JPH0520010Y2 - - Google Patents

Info

Publication number
JPH0520010Y2
JPH0520010Y2 JP2534685U JP2534685U JPH0520010Y2 JP H0520010 Y2 JPH0520010 Y2 JP H0520010Y2 JP 2534685 U JP2534685 U JP 2534685U JP 2534685 U JP2534685 U JP 2534685U JP H0520010 Y2 JPH0520010 Y2 JP H0520010Y2
Authority
JP
Japan
Prior art keywords
transistor
power supply
collector
emitter
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2534685U
Other languages
Japanese (ja)
Other versions
JPS61143321U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP2534685U priority Critical patent/JPH0520010Y2/ja
Publication of JPS61143321U publication Critical patent/JPS61143321U/ja
Application granted granted Critical
Publication of JPH0520010Y2 publication Critical patent/JPH0520010Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 〈技術分野〉 この考案は高周波信号用の多重帰還増幅器に関
し、特に限られた電源電圧で多重帰還増幅器の出
力の高振幅化を計ろうとするものである。
[Detailed Description of the Invention] <Technical Field> This invention relates to a multiple feedback amplifier for high frequency signals, and in particular aims to increase the amplitude of the output of the multiple feedback amplifier with a limited power supply voltage.

〈従来技術の説明〉 第3図に従来の多重帰還増幅器の回路図を示
す。電源用端子13からの電源電圧Vccは抵抗器
16を通じて第一トランジスタ14のコレクタ及
び第二トランジスタ15のベースに、抵抗器18
を通じて第二トランジスタ15のコレクタに供給
される。第二トランジスタ15のコレクタ側の信
号は抵抗器17を通じて第一トランジスタ14の
エミツタに帰還されており、第二トランジスタ1
5のエミツタ側の信号は抵抗器19を通じて第一
トランジスタ14のベースに帰還されている。ま
た第一トランジスタ14のエミツタ、第二トラン
ジスタ15のエミツタはそれぞれ抵抗器20,2
1を通じて接地されている。そして入力端子11
より入力した高周波信号はこの回路で増幅されて
出力端子12より出力される。
<Description of Prior Art> FIG. 3 shows a circuit diagram of a conventional multiple feedback amplifier. The power supply voltage Vcc from the power supply terminal 13 is applied to the collector of the first transistor 14 and the base of the second transistor 15 through the resistor 16, and the resistor 18
It is supplied to the collector of the second transistor 15 through. A signal on the collector side of the second transistor 15 is fed back to the emitter of the first transistor 14 through a resistor 17.
The signal on the emitter side of transistor 5 is fed back to the base of first transistor 14 through resistor 19. Further, the emitter of the first transistor 14 and the emitter of the second transistor 15 are connected to resistors 20 and 2, respectively.
It is grounded through 1. and input terminal 11
A high frequency signal inputted from the circuit is amplified by this circuit and outputted from the output terminal 12.

今、出力端子12に例えば抵抗値50Ωの外部負
荷が接続されている場合について考える。外部負
荷から増幅器側に電流を引つ張る状態、即ち、第
二トランジスタ15の電流が増加する状態では出
力ドライブ能力が大きい。逆に外部負荷側に電流
が流れ出す状態では第二トランジスタ15の電流
が減少する状態になり、絶対電流が不足して外部
負荷を十分にドライブする事ができず、波形に歪
を生じる。この出力ドライブ能力を増加させるた
めには、増幅器を構成している抵抗器の抵抗値を
小さくして各部を流れる電流を大きくすればよい
のであるが、その結果、増幅器の入出力インピー
ダンスが小さくなり、抵抗値が50Ωの外部抵抗と
整合しなくなる。従つて上記の回路では電源電圧
を変更しなければ出力信号の振幅を大きくできな
いという欠点がある。
Now, consider a case where an external load having a resistance value of 50Ω is connected to the output terminal 12, for example. In a state where current is drawn from the external load to the amplifier side, that is, in a state where the current of the second transistor 15 increases, the output drive capability is large. On the other hand, when current flows to the external load side, the current of the second transistor 15 decreases, and the absolute current is insufficient to drive the external load sufficiently, causing distortion in the waveform. In order to increase this output drive capability, the resistance values of the resistors that make up the amplifier can be reduced to increase the current flowing through each part, but as a result, the input and output impedance of the amplifier becomes smaller. , the resistance value will no longer match the external resistance of 50Ω. Therefore, the above circuit has the disadvantage that the amplitude of the output signal cannot be increased unless the power supply voltage is changed.

また第4図に他の従来の多重帰還増幅器の回路
図を示す。これは第3図のNPN型の第二トラン
ジスタ15の代わりにPNP型の第二トランジス
タ24を用いたものであり、電源用端子13から
の電源電圧Vccは抵抗器16を通じて第一トラン
ジスタ14のコレクタ及び第二トランジスタ24
のベースに、抵抗器21を通じて第二トランジス
タ24のエミツタに供給される。第二トランジス
タ24のコレクタ側の信号は抵抗器17を通じて
第一トランジスタ14のエミツタに帰還されてお
り、第二トランジスタ24のエミツタ側の信号は
抵抗器19を通じて第一トランジスタ14のベー
スに帰還されている。第一トランジスタ14のエ
ミツタは抵抗器20を通じて接地されている。
Further, FIG. 4 shows a circuit diagram of another conventional multiple feedback amplifier. This uses a PNP type second transistor 24 instead of the NPN type second transistor 15 shown in FIG . Collector and second transistor 24
is supplied through a resistor 21 to the emitter of a second transistor 24. The signal on the collector side of the second transistor 24 is fed back to the emitter of the first transistor 14 via the resistor 17, and the signal on the emitter side of the second transistor 24 is fed back to the base of the first transistor 14 via the resistor 19. There is. The emitter of the first transistor 14 is grounded through a resistor 20.

この場合にも外部負荷側に電流が流れ出す状態
では、第二トランジスタ24の電流が増加する状
態となつて出力ドライブ能力が大きいが、逆に外
部負荷から増幅器側に電流を引つ張る状態では、
第二トランジスタ24の電流が減少する状態にな
り、外部負荷を流れる電流が減少して出力ドライ
ブ能力が小さくなる。従つてこの回路でも出力信
号の振幅を大きくできないという欠点がある。
In this case as well, when the current flows to the external load side, the current of the second transistor 24 increases and the output drive capability becomes large, but on the other hand, when the current flows from the external load to the amplifier side,
The current of the second transistor 24 is reduced, the current flowing through the external load is reduced, and the output drive capability is reduced. Therefore, this circuit also has the disadvantage that the amplitude of the output signal cannot be increased.

〈考案の目的〉 この考案は限られた電源電圧で高振幅の高周波
信号を出力できる多重帰還増幅器を提供すること
を目的とする。
<Purpose of the invention> The object of this invention is to provide a multiple feedback amplifier that can output a high-amplitude, high-frequency signal with a limited power supply voltage.

〈考案の概要〉 この考案による多重帰還増幅器は、第4図に示
すように第一トランジスタ、ベースが該第一トラ
ンジスタのコレクタに接続され、第一トランジス
タと逆極性の第二トランジスタ、第二トランジス
タのコレクタと第一トランジスタのエミツタ間に
接続された第一帰還回路、及び第二トランジスタ
のエミツタと第一トランジスタのベース間に接続
された第二帰還回路とからなる第一増幅手段と、
この第一増幅手段と同じ構成であるがトランジス
タ及び電源用端子が逆極性である第二増幅手段と
により構成されたものである。
<Summary of the invention> As shown in FIG. 4, the multiple feedback amplifier according to this invention includes a first transistor, the base of which is connected to the collector of the first transistor, a second transistor of opposite polarity to the first transistor, and a second transistor whose base is connected to the collector of the first transistor. a first feedback circuit connected between the collector of the first transistor and the emitter of the first transistor; and a second feedback circuit connected between the emitter of the second transistor and the base of the first transistor;
The second amplifying means has the same structure as the first amplifying means, but has transistors and power supply terminals of opposite polarity.

〈考案の実施例〉 第1図にこの考案の一実施例である多重帰還増
幅器の回路図を示す。図中、第4図と同じものは
同一符号で示す。この回路では第一トランジスタ
14のエミツタは抵抗器20を通じて負の電圧−
Veeが供給されている電源用端子25に接続され
ている。この増幅器は正の電源用端子13、負の
電源用端子25、NPN型の第一トランジンスタ
14,PNP型の第二トランジスタ24、及び抵
抗器16,17,19,20,21から成る第一
増幅手段と、PNP型の第一トランジスタ14′,
NPN型の第二トランジスタ24′、負の電源用端
子13′、正の電源用端子25′、及び抵抗器1
6′,17′,19′,20′,21′から成る第二
増幅手段とにより構成され、トランジスタ14及
び14′のベースはそれぞれコンデンサ22,2
2′を通じて入力端子11に接続され、トランジ
スタ24及び24′のコレクタはコンデンサ23
を通じて出力端子12に接続されている。
<Embodiment of the invention> FIG. 1 shows a circuit diagram of a multiple feedback amplifier which is an embodiment of the invention. In the figure, the same parts as in FIG. 4 are indicated by the same symbols. In this circuit, the emitter of the first transistor 14 is connected to a negative voltage -
It is connected to the power supply terminal 25 to which Vee is supplied. This amplifier consists of a positive power supply terminal 13, a negative power supply terminal 25, a first transistor 14 of NPN type, a second transistor 24 of PNP type, and resistors 16, 17, 19, 20, 21. means and a first transistor 14' of PNP type;
NPN type second transistor 24', negative power supply terminal 13', positive power supply terminal 25', and resistor 1
6', 17', 19', 20', and 21', and the bases of transistors 14 and 14' are connected to capacitors 22 and 2, respectively.
2' to the input terminal 11, and the collectors of the transistors 24 and 24' are connected to the capacitor 23.
It is connected to the output terminal 12 through.

上記の構成において、出力端子12に接続され
た外部負荷から増幅器側に電流を引つ張る状態で
はトランジスタ24′が電流を引つ張る状態にな
る。逆に外部負荷側に電流が流れ出す状態になる
とトランジスタ24から電流が流れ出す状態とな
る。従つてこの回路では第3図及び第4図の回路
と比較して、同一の電源電圧に対する出力電圧の
最大振幅を入出力インピーダンスを変えずに増加
させることができる。例えば第3図に示した回路
では電源電圧が10Vの時、出力信号の最大振幅が
2Vp-pであるのに対し、第1図に示した回路では
電源電圧が±5Vの時、出力信号の最大振幅を
5Vp-pまで得ることができ、従来の回路と比較し
て約2.5倍の最大振幅を得ることができる。
In the above configuration, when a current is pulled from the external load connected to the output terminal 12 to the amplifier side, the transistor 24' is in a state where the current is pulled. Conversely, when the current starts to flow to the external load side, the current starts to flow from the transistor 24. Therefore, in comparison with the circuits of FIGS. 3 and 4, this circuit can increase the maximum amplitude of the output voltage for the same power supply voltage without changing the input/output impedance. For example, in the circuit shown in Figure 3, when the power supply voltage is 10V, the maximum amplitude of the output signal is
2V pp , whereas in the circuit shown in Figure 1, when the power supply voltage is ±5V, the maximum amplitude of the output signal is
It is possible to obtain up to 5V pp , and the maximum amplitude is about 2.5 times that of conventional circuits.

また第2図に示すように第二トランジスタ24
のコレクタ側の信号を第三トランジスタ26及び
抵抗器17を通じて第一トランジスタ14のエミ
ツタに帰還し、同時に第二トランジスタ24′の
コレクタ側の信号も第三トランジスタ26′及び
抵抗器17′を通じて第一トランジスタ14′のエ
ミツタに帰還するように構成してもよい。
In addition, as shown in FIG.
The signal on the collector side of the second transistor 24' is fed back to the emitter of the first transistor 14 through the third transistor 26' and the resistor 17, and at the same time, the signal on the collector side of the second transistor 24' is also fed back to the emitter of the first transistor 14 through the third transistor 26' and the resistor 17'. It may be configured to feed back to the emitter of the transistor 14'.

〈考案の効果〉 以上説明したようにこの考案による多重帰還増
幅器は互いに極性の異なるトランジスタ及び電源
用端子を有する2個の増幅手段により構成されて
いるので、少ない電源電圧で高振幅の出力信号を
得ることができる。
<Effects of the invention> As explained above, the multiple feedback amplifier according to this invention is composed of two amplifying means having transistors and power supply terminals with different polarities, so it is possible to output high-amplitude output signals with a small power supply voltage. Obtainable.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図はこの考案による多重帰還増
幅器の回路図、第3図及び第4図は従来の多重帰
還増幅器の回路図である。 11……入力端子、12……出力端子、13,
13′,25,25′……電源用端子、14,1
4′……第一トランジスタ、15,24,24′…
…第二トランジスタ、16,16′,17,1
7′,18,19,19′,20,20′,21,
21′……抵抗器、22,22′,23……コンデ
ンサ、26,26′……第三トランジスタ。
1 and 2 are circuit diagrams of a multiple feedback amplifier according to this invention, and FIGS. 3 and 4 are circuit diagrams of a conventional multiple feedback amplifier. 11...Input terminal, 12...Output terminal, 13,
13', 25, 25'... Power supply terminal, 14, 1
4'...first transistor, 15, 24, 24'...
...Second transistor, 16, 16', 17, 1
7', 18, 19, 19', 20, 20', 21,
21'...Resistor, 22, 22', 23...Capacitor, 26, 26'...Third transistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 正の電源用端子と、負の電源用端子と、上記正
の電源用端子に抵抗器を介してコレクタが接続さ
れ、上記負の電源用端子に抵抗器を介してエミツ
タが接続され、さらに入力端子にコンデンサを介
してベースが接続されたNPN型の第一トランジ
スタと、該第一トランジスタのコレクタにベース
が接続され上記正の電源用端子に抵抗器を介して
エミツタが接続され、さらに出力端子にコンデン
サを介してコレクタが接続されたPNP型の第二
トランジスタと、該第二トランジスタのコレクタ
と上記第一トランジスタのエミツタ間に接続され
た第一帰還回路と、上記第二トランジスタのエミ
ツタと上記第一トランジスタのベース間に接続さ
れた第二帰還回路から成る第一増幅手段と該第一
増幅手段と同じ構成であるがトランジスタ及び電
源用端子が互いに逆の特性を持つ第二増幅手段が
それぞれ入力側はコンデンサを介して接続され、
出力側は直接コレクタどうしが接続された構成を
特徴とする多重帰還増幅器。
A positive power supply terminal, a negative power supply terminal, a collector is connected to the above positive power supply terminal via a resistor, an emitter is connected to the above negative power supply terminal via a resistor, and an input terminal is connected to the collector via a resistor. a first NPN transistor whose base is connected to the terminal via a capacitor; the base is connected to the collector of the first transistor; the emitter is connected to the positive power supply terminal via a resistor; and an output terminal. a PNP type second transistor whose collector is connected to the collector via a capacitor, a first feedback circuit connected between the collector of the second transistor and the emitter of the first transistor, and the emitter of the second transistor and the A first amplifying means consisting of a second feedback circuit connected between the bases of the first transistor and a second amplifying means having the same configuration as the first amplifying means but having opposite characteristics of the transistor and the power supply terminal, respectively. The input side is connected via a capacitor,
The output side is a multiple feedback amplifier characterized by a configuration in which the collectors are directly connected to each other.
JP2534685U 1985-02-22 1985-02-22 Expired - Lifetime JPH0520010Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2534685U JPH0520010Y2 (en) 1985-02-22 1985-02-22

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2534685U JPH0520010Y2 (en) 1985-02-22 1985-02-22

Publications (2)

Publication Number Publication Date
JPS61143321U JPS61143321U (en) 1986-09-04
JPH0520010Y2 true JPH0520010Y2 (en) 1993-05-26

Family

ID=30520337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2534685U Expired - Lifetime JPH0520010Y2 (en) 1985-02-22 1985-02-22

Country Status (1)

Country Link
JP (1) JPH0520010Y2 (en)

Also Published As

Publication number Publication date
JPS61143321U (en) 1986-09-04

Similar Documents

Publication Publication Date Title
JPS6212691B2 (en)
JPS6133708Y2 (en)
JPH02892B2 (en)
US4290026A (en) Power amplifier whose bias voltage changes depending on power supply voltage
JPH0520010Y2 (en)
JPS6228087Y2 (en)
JP3682122B2 (en) Full-wave rectifier circuit
JPH0342741Y2 (en)
JP2548419B2 (en) Amplifier circuit
JPS5827539Y2 (en) audio amplifier
JPS599447Y2 (en) B class amplifier circuit
JP2623954B2 (en) Variable gain amplifier
JPH0345568B2 (en)
JPS6123687B2 (en)
JPS6133710Y2 (en)
JPS6259926B2 (en)
JPH0328580Y2 (en)
JPS6325765Y2 (en)
JPH0258911A (en) Power amplifier circuit
JPS6127210Y2 (en)
JPS6336747Y2 (en)
JPS6241447Y2 (en)
KR830001979B1 (en) Power amplification circuit
JPH0141253Y2 (en)
JPS6119547Y2 (en)