JP3042631B2 - パターン認識 - Google Patents

Description

【発明の詳細な説明】 本発明は、パターン認識装置に関する。

そのような装置は一般にスカラ値またはベクトルと呼
ばれるそのような多くの値を生成するために処理される
入力パターンのビットをデジタル形態で受信する。これ
らは装置に供給された知られていないパターンの特性を
示す出力を供給するためにしきい値動作を行われること
ができる。そのような多くの装置は特定のパターンを認
識するように構成されていない学習装置であり、使用
前、学習パターンを供給され、装置の出力はパターンの
特性として情報と比較されるか、或いはその種類に属す
るものであるとして確認し、その比較結果は装置内に記
憶されたパラメータを変化するためにフィードバックと
して使用される。

入力スペースおよび出力スペースに関してそのような
システムを検視することは普通である。例えば、５個の
スカラ値の組を受信し２個のスカラを生成することは５
次元入力パターンスペースにおける点から２次元出力パ
ターンスペースにおける点へのマッピングを実行すると
して検討されることができる。

提案された認識装置の１形態は１組の入力値の１つ以
上の加重された合計を形成するパーセプトロン（percep
tron）であり、加重係数は学習過程中に適応して変化さ
れる。これらの主な欠点は入力スペースから出力スペー
スへの非線形マッピングを実行することができないこと
である。それ故、排他的オア関数のような一見簡単な関
数を学習することができない。この問題に対する解決法
は多重レベルパーセプトロンであり、その場合パーセプ
トロンの第１の層の出力は入力を第２の層に供給する：
しかしながら、多くの学習はかなり簡単な非線形マッピ
ング（すなわち収斂が遅くなる）を学習するために必要
であり、これは音声認識のような現実問題に対する多層
認識の応用を非常に難しくさせる。

認識装置の別の形態は欧州特許出願0183389B号明細書
および米国特許4282459号明細書に記載されている。こ
れは第１図に示されているようにそれぞれ８ビットの16
要素を有する入力ベクトルがそれぞれ記憶される入力記
憶装置１を有する。ビットのグループ（“ｎ組”）は多
数のランダムアクセスメモリ２の各々に対するｎビット
のアドレスを形成するために採用されるので、アドレス
されたメモリ位置の内容はスカラ出力を形成するために
加算器３において加算される。学習中、この出力は減算
器４においてそれに入力される所望の出力および入力と
比較され、その差はメモリ内容の更新を制御するために
使用される。図示の装置の１応用は電気通信用のエコー
消去器である。その場合記憶装置１は送信された信号の
連続してデジタル的にコード化された時間的サンプルを
受信するシフトレジスタの形態をとる。この装置の目的
は、伝送路のエコー特性をモデルとするマッピングを学
習することである。

以下詳細に説明されるように、学習中に与えられた例
から概括するそのような認識装置の能力は記憶装置１中
の入力データがコード化される形態に幾分依存する。信
号のデジタル値を表すために２進コードを用いることは
もちろん一般的であるが［論文（1979年２月、“Guide
to pattern and recognition using random−access me
mories"−Aleksander and Stonham、computers and dig
ital techniques、Vol 2 No1、36頁の“6.3 coding of
physical data"）に記載されているように］、これはパ
ターン認識装置のこの種類に特に適していない。それは
信号スペースにかなり近い信号値はハミング距離に比例
せずにずっと離れている。前記文献の著者はこの問題を
克服するためにグレーコード（２進コードと同数のビッ
トを使用する）を提案しているが、これは大幅に異なる
入力信号レベルがハミング距離に接近できるようなスプ
リアスな結果を導くことができることに注意すべきであ
る。それは最も適切なコードは信号レベルにあるビット
と同数のビットが用いられるＮ中の１コード（以後バー
コードと呼ばれる）であることを指摘する。このコード
は上記欠点のいずれも有しない。しかしながら、それは
あまり効率的でなく、大きい入力スペースを必要とす
る：例えば、256レベルを有する入力データ（すなわち
８ビットのデジタル−アナログ変換器の典型的な出力）
に対して、256ビット幅の広い入力バッファが必要であ
り、それは明らかに実用的ではない。（もちろん２進お
よびグレーコード変化はわずか８ビットを必要とす
る）。

したがって、本発明は第１の概念において： 認識されるべきパターンを表している１組のデジタル
信号値を受信する入力部と、入力されたデジタル信号値
のデジタル表示を形成するためにデジタル信号値をコー
ド化するコード化手段と、メモリの位置をアドレスする
ための１以上のアドレスラインをそれぞれ有し、それら
のアドレスラインによりコード化手段により生成された
デジタル表示のビットを受信する複数のメモリと、メモ
リのアドレスされた位置から読取られたデータ信号に依
存する認識されるべきパターンを表す複合デジタル出力
信号を生成するために前記メモリからの信号を受けるよ
うに接続されている手段とを具備し、 前記コード化手段は、検討するコードに対する最大信
号距離の10％以上の予め定められたレベルまでの信号距
離範囲の信号距離に対して、受信された信号の信号距離
d_sと最大信号距離d_smaxとの比である正規化信号距離
d_s′（＝d_s/d_smax）と、実際に受信した信号に対するハ
ミング距離d_hと最大ハミング距離d_hmaxとの比である正
規化ハミング距離d_h′（＝d_h/d_hmax）との間の関係を表
す曲線の平均勾配、すなわちd_h′/d_s′の平均が１より
大きくなるような冗長コードを使用して入力されたデジ
タル信号値をコード化するパターン認識装置を提供す
る。

勾配は1.5以上であることが好ましく、２以上である
ことがより好ましい。

本発明の別の概念は： 認識されるべきパターンを示す１組のデジタル値を受
信する入力と、 位置をアドレスし、その値の組のデジタル表示からビ
ットを受信するために接続される少なくとも１つのアド
レスラインをそれぞれ有する複数のメモリと、 メモリのアドレスされた位置からの読取られたデータ
に依存する複合出力を生成する手段とを具備し、 ｉ）２進コードが等しい数の信号レベルを示すのに必要
であるよりも大きく、 ii）その信号レベルの数よりも少ない数であり、前記値
の大きさに関係なく２進コードよりも高い単調性（ここ
で限定されるような）を有するように選択される複数の
ビットを用いるコードを使用する前記デジタル表示を形
成するために入力値をコード化する手段を含む。

以下記載されるように、本発明の第１の概念はバーコ
ード認識位置に類似する特性を有するパターン認識装置
を提供するが、構成するために物理的に実用的である。
本発明の第２の概念（上述のように現実的に少数のビッ
トを使用するコードを用いることが好ましい）は、バー
コード型式の認識装置の良好な正規化特性をさらに維持
する複雑なマッピング機能（以下記載される）を学習す
ることが可能な認識装置を提供する。

さらに、本発明によると、上記型式の冗長コードを使
用してｎ組認識装置を学習する方法が提供される。他の
好ましい特徴は請求の範囲に記載される。

本発明の幾つかの実施例は単なる例示であり添付図面
を参照して説明される。

第１図は、パターン認識装置の既知の形態を示す。

第２図は、本発明によるパターン認識装置を示す。

第３図は、補間核の概念を示す。

第4a図および第4b図は、Ｎの中の１つまたはバーコー
ドを示す。

第5a図は、第２図の装置の第４図のコードの核関数を
示す。

第5b図および第5c図は、簡単な２進コードおよびグレ
ーコードをそれぞれ用いて対応して得られた核関数をそ
れぞれ示す。

第5d図は、本発明によりコードを用いて得られた核の
１例を示す。

第６図は、第１の測定を使用する「悪い状態」の概念
を示す。

第７図は、悪い状態の異なる測定を示す。

第8a図および第8b図は、２進コードおよびグレーコー
ドのハミング距離対信号距離プロットをそれぞれ示す。

第8c図および第8d図は、本発明の実施例に対応するプ
ロットを示す。

第8e図は、バーコードに対応するプロットを示す。

第２図を参照すると、デジタルサンプル形態の時間変
化信号を受信する入力を有するパターン認識装置を示
す。このデジタルサンプルは（例えば）16個のサンプル
x₁...x₁₅（またはベクトル記号Ｘ）のフレームに分割さ
れ、記憶装置10に記憶される。混乱を避けるために、フ
レームは概念的な16次元入力スペースにおける点を示す
16要素ベクトル（すなわち１次元アレイまたはサンプル
パターン）と呼ばれることができる。

例として、１次元アレイの場合では、多次元アレイ
（すなわち画像認識用の）は同様に可能であることに注
意すべきである。

例えば、入力は１次元アレイであるが、各サンプルに
対して多数のビットを形成しなければならないので、一
般に記憶装置10を２次元として考えられるのが便利であ
る。ｎ組の接続ライン11は第１図のようにメモリの複数
のバンク12に対するアドレスラインを形成するために記
憶装置に接続される。接続は記憶装置のビットにわたっ
て分布される、すなわちそれらの割当てはデータのｘ−
ｙ構成と非相関にある。割当てはランダムにされること
が好ましい。第１のバンクのメモリはRAM_1,1...RA
M_1,Q、Ｎ番目のバンクのメモリはRAM_N,1...RAM_N,Qと示
され、各バンクにおいてＱ個のメモリが設けられてい
る。バンクのメモリの出力は出力y₁...y_N（出力ベクト
ルＹと見なされる）を形成するためにそれぞれの加算器
S₁...S_N中で加算される。

装置はベクトルＸをその入力に供給することによって
学習される。これは各メモリ中の対応する内容をアクセ
スする特定のｎ組のアドレスを発生させる。メモリの各
バンクの出力の合計は出力ベクトルＹの要素を生成す
る。このベクトルは制御装置13によって所望の出力また
は目標ベクトルＴと比較され、その結果はｎ組のライン
によってアドレスされたメモリ位置C_ijの内容を更新す
るために使用される（C_ijはｉ番目のバンクのｊ番目の
メモリ内のアドレスされた位置の内容である）。

異なる学習ベクトルの反復供給は装置が必要の入力か
ら出力へのマッピングＹ＝ｆ（Ｘ）を学習することを許
容する。１つのバンク当りのメモリのｎ組の順番および
数の適切な選択により、装置は幾分稀薄な学習セットを
結合して優秀な関数ｆ（Ｘ）を推定することが可能であ
る。すなわち、全ての可能な入力・出力ベクトル対に機
械を露出することは不必要である。なぜなら、学習点の
間の必要な関数を補間することができるためである。こ
の特性は詳細に後述される。

装置は一度学習されると所望の出力ベクトルＹを生成
することにより知られていない入力ベクトルＸの受信に
応答すべきである。

第２図の装置と第１図の装置の相違点の１つは多要素
出力ベクトルの発生を可能にするために多重バンクを設
けることであることがわかる。しかしながら、さらに、
装置は記憶装置に入力されるべき入力サンプルを表わす
ビットを決定するエンコーダ14を含む。この形態を詳し
く述べる前に、補間の問題が紹介される。

管理学習機械装置はマッピング関数Ｙ＝ｆ（Ｘ）を学
習するのに必要である。しかしながら、実用的なシステ
ムにおいて、全て可能な入力ベクトルＸに露出すること
は一般に不可能であるため、システムが与えた学習例間
を補間できるときのみ、満足な結果が得られる。すなわ
ち学習に使用されたものの１つではない入力ベクトルへ
の所望の応答を生成することができる。必要な連続関数
のサンプルされた変形であるときの学習の結果はサンプ
ル関数および補間核の混乱と見なす。これは１次元関数
の場合について第３図に示されている。

第２図の装置によって生成された補間核の形態は入力
ベクトルＸがコード化される方法に強く依存する。入力
ベクトルＸが２つの要素だけを有する装置を考える。こ
れは入力パターンスペースが２次元であるときに視覚化
することが容易である。Ｘは各要素がバーチャート形式
でコード化されると仮定する（説明のために）。すなわ
ち、エンコーダ14はＸの全次元の全インクレメントに対
する出力ビットを生成する。８レベル信号の場合では記
憶装置10の典型的な内容はX₁＝５、X₂＝３として第４図
に示され、対応するパターンスペースは第4b図に示され
ている。もし３つのメモリのアドレスラインが図示のビ
ットに接続されるならば、任意のビットの値の変化はア
ドレスの変化を生じさせる。故に、装置の出力に対する
関連するメモリの影響の変化を生じさせる。これは第4b
図において破線で示されたように入力スペースを有効に
分割し、しきい値ラインの交差は出力Ｙの変化を生じさ
せることが可能である。別のアドレスラインの接続はパ
ターンスペースのより小さい領域を描く。

この簡単な２次元の場合では、補間核は単一入力ベク
トルＸで繰返して学習されるとき、装置の応答として描
かれることが可能である。第5a図は中心にある単一の点
で学習されるときパターンスペース中の全点に対する装
置の出力y₁を示す。各次元に対してＷ＝24の量子化レベ
ルを使用した装置は、４組（ｎ＝４）のアドレス接続あ
入力記憶装置にわたってランダムに配列される。核の幅
はｎの実用的な値およびパターンスペースの次元の数に
対して大きい。したがって、学習可能なマッピング関数
の複雑さはかなり低い。バーチャートコードは多数のコ
ード化されたビットを生成するので、入力記憶装置の寸
法およびメモリの数は入力次元の数と共に急速に増加す
る。故に、入力次元の数が低いか、或いは所望のマッピ
ング関数が非常に簡単でなければ、それは満足でない。

第5b図および第5c図はＸが５ビットの簡単な２進コー
ドおよびグレーコードでそれぞれコード化されている場
合における補間核を示す。核の中心はバーチャートの場
合よりもずっと狭いので核の不規則性は明らかである。

パターンスペース内で移動するときの装置からの出力
は学習パターンによって生成された元のアドレスをなお
受信するメモリの数によって影響される。要するに、ｎ
組のアドレス変化値の確率は電流入力ベクトルと元の学
習ベクトルの間のハミング距離に比例する。バーチャー
トコードは規則的な補間核を与えると信じられている。
なぜなら、信号距離（すなわち表示された実際値の差）
と対応するエンコードされた値間のハミング距離との関
係は単調であるが、一方これは簡単な２進コード（第5b
図参照）またはグレーコードに対してそのようではな
く、後者はハミング距離が入力値の単位変化に対して１
だけ変化する前者よりも良好である。

ハミング距離と信号距離との関係の完全な単調性は示
された各信号レベルに対して１ビットを有する高度に冗
長なコード（バーチャートコードのような）の使用によ
ってのみ得られる。エンコーダ14はバーコードよりも短
い冗長コードを使用して入力値をコード化することによ
って改良された補間核を提供することを目的とする。

典型的に、エンコーダは入力信号ビットを供給される
アドレスラインを有するROM装置であり、そのデータラ
インから入力ビットの組合わせに対応するアドレスに記
憶されるコードワードが読取られる。

これを実行する１つの簡単な方法はグレーコードの複
数のシフト変化の連続によって各入力値を示すコードを
使用することである。したがって、不規則の平均が生じ
る。１つの可能な複合コードは次の表１に示されてい
る。

２要素ベクトルの場合においてこのコードを使用して
得られた核関数が前述のように同じフォーマットで第5d
図に示されている。

バーチャートコードの使用が大きい核幅を生じる理由
は、ハミング距離と信号距離との線形関係を有するコー
ドでは（信号レベル間の線形ステップと仮定すると）、
その関係の勾配が比較的低いことであると信じられてい
る。他方では、２進コードにおいて、勾配は比較的急峻
であり、核幅は小さい。

d_hが実際のハミング距離であり、d_hmaxが検討中のコ
ードに対する最大ハミング距離である場合において、正
規化ハミング距離をｄ′_ｈ＝d_h/d_hmaxと定義し、d_sが信
号距離であり、d_smaxがそのコードに対する最大信号距
離である場合において、正規化信号距離をｄ′_ｓ＝d_s/d
_smaxと定義する。16レベル（線形）システムに関して、
最大信号距離は15であるが、しかしながら、比較のため
に、最大値は16である（すなわちレベル数）と仮定する
ことが好ましい。

したがって、任意の点における平均勾配（瞬間勾配に
対向するものとして）はｄ′_h/d′_ｓである。それによ
り小さい信号レベル（例えば最大信号距離の10％以上、
好ましくは15％、さらに好ましくは20％乃至25％以下）
では勾配は１より大きいことは明白である。したがっ
て、バーチャートの場合において改良を示すことができ
る。

一般に、ハミング距離（すなわち勾配）はスタートす
る信号レベルに依存するため信号距離の唯一の関数では
ない。上記基準は全ての可能なスタート点（信号距離の
両方向における）の平均勾配の平均を採用することによ
って得られた勾配は１より大きいが、各スタート点に対
する平均勾配は１よりも大きいことが好ましい。

第5a図乃至第5d図に示された核プロットの中心から離
れる「雑音」はハミング距離と信号距離の関係の非単調
性の結果であることがまた仮定される。したがって、高
い単調性を有するコードを使用することが好ましい。

この点を検討する前に、単調性からのずれを測定でき
る方法を検討する。第６図は任意の信号レベルからスタ
ートするハミング距離対信号距離の仮定的なグラフを示
す。前の最大値よりも少ない正規化ハミング距離を有す
るプロットの任意の点は単調性からのずれを示し、悪い
状態の１つの可能な尺度は第６図において破線で示され
たこれらのずれの合計である。またグラフの左半分によ
って示されたスタートレベルよりも低い信号レベルを考
慮に入れる。全スタート点にわたって得たこれらの合計
の平均はここでは「悪い状態２」と呼ばれる。これは第
６図のハッチングで示された区域を検討することと類似
している（有効な別の方法である）。

その代りに、負の方向に進むときの前の最小値からの
ずれ（第６図のクロスハッチングで示された区域内の鎖
線を参照）またはこの平均と悪い状態２を加算すること
ができる。

別の類似する方法は、直ぐ前を先行する点が高いなら
ばそこからの差、すなわち第７図において点線で示され
た距離の加算（悪い状態１）を採用する。高い測定およ
び低い測定は常に同値を与えるので、この場合それらの
可能性は有り得ない。

別の選択は（所定の絶対寸法の「ねじれ」は高い距離
よりも低い距離において重要であることに基づいて）加
算前に信号距離によって各距離を分割することによって
これらのずれの重要性を加重することである。したがっ
て、「加重された悪い状態」を形成することができる。

上記を集約するために、悪い状態の測定は以下のよう
に数学的に定義されることができる： ここで、ｄ′_ｈ（i,j）は信号レベルｉとｊを示す各コ
ード間の正規化ハミング距離であり、ｄ′_ｈ（i,j）は
コードｊとそのコードｊより前の（加算の方向におい
て）任意のコードの間の最大正規化ハミング距離であ
り、dsmaxは（信号レベルの数マイナス１と等しい）最
大信号距離であり、かぎ括弧は負の値はゼロになること
を示す（すなわちＸ≦０では＜Ｘ＞＝０）。

要するに、単調性はここではその通常の意味を有す
る。ここで、以下示される正確な値を引用し、単調性を
悪い状態の逆数であると定義する。

次の表では多くの16レベルのコードに対する悪い状態
１および悪い状態２の形態を示す。これらの形態は正規
化されていないが、４ビットよりも多いビット数を有す
る形態は４ビットに調整される。

連結グレーコードの結果は使用されたシフトに依存す
ることに注意すべきである。８ビットコードに関して、
奇数シフトによって得られたこの結果は偶数シフトによ
って得られたものよりもかなり良好である。

これらの形態は４ビットグレーコードは２進コードよ
りも良好な単調性を有することを示す。12ビット連結グ
レーコードは［そのコードに対する最も高い単調性形態
を与えるために発見された（＋1,＋７）のシフトを有す
る］、８ビット連結グレーコードほど良好ではないが、
かなり良好である。７ビットロイドコードは本発明の目
的には必要ではないグレーコードの周期的な特性を省く
ことにより、良好な単調性を達成するために（手動で）
設計された。８ビット連結グレーコードより少し良いか
悪くてもほとんど変わらない。このコードは（任意のス
タート値からの）３以下の信号距離（すなわち15の最大
信号距離の20％）に対して（線形ハミング距離と信号距
離の関係と共に）完全に単調であることに注意すべきで
ある。小さい変更（信号レベル12では1111011）によっ
て、この制限は４まで増加される。

コードは次の表３に示される。

第8a図および第8b図は（ゼロからの）信号距離に対す
る（正規化）ハミング距離をプロットとしてこれらのコ
ードを示す。バーコードはまた比較のために図示されて
いる（第8e図参照）。

一般に、使用されたコードの単調性は等しい数の信号
レベルを示す２進コードの単調性よりも大きく、それは
少なくとも1.5倍または２倍大きいことが好ましい。

シフトされた２進コードの連結は貧弱な単調性を有
し、使用されたコードは好ましくはそのようなコードの
所望の量を超過することが予想される。

学習位相中にメモリの内容を適応して調節するために
制御装置によって利用された手段が説明される。

必要なマッピング関数を発展するためにRAMメモリ内
容の変更は勾配降下手順を使用して行われることができ
る。勾配は非常に容易に計算され、システム用のエラー
表面は２次式であるが示されるので、収斂はいつも可能
であることを示すことができる。

システム中の各メモリはｎ組のアドレスによってアド
レスされ、その値は入力ベクトルＸに依存する。したが
って、システム中の各メモリの出力はＸに関して複雑な
方法によって依存し、一般にｉ番目のバンク中のｊ番目
のメモリの出力はC_ji（Ｘ）として示されることができ
る。

ｉ番目の出力は以下の通りである： ここで、Ｑは１バンク当りのメモリの数である。

Ｘが入力であるときの目標出力ベクトルはＴ＝
［t₁...t_N］である。システムの平均２乗出力エラーは
以下のように示されることができる： 式（２）への式（１）の置換はメモリの内容に関する平
均２乗エラーの式を与える： 式（３）は平均２乗エラーの式中のC_ij（Ｘ）を含む最
高累乗項は２であることを示す。これは単一最小２次表
面を示し、それ故全体的な最良的に対する収斂は勾配演
算法を使用して保証される。

勾配降下演算法は以下のように現在アドレスされたメ
モリの内容に基づいて動作する： ここで、ｋ（Ｋ≦１）は収斂の速度を決定する定数であ
る。

式（４）に必要である勾配項は次のように式（３）か
ら簡単に計算される： ここで、e_iはｉ番目のバンクの出力とその目標の値との
差である。故に、内容を変更する演算法は次のようにな
る： かなり多くの学習パターンが利用できるならば、各パ
ターンに対する単一露出で十分である。しかしながら、
実際、システムを学習セットに繰返して露出することは
エラーの所望のレベルに対する収斂が得られるまで普通
必要である。学習パターンが与えられる順番を連続して
変化することが有効であることが認められた。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 欧州公開300648（ＥＰ，Ａ１) 欧州公開183389（ＥＰ，Ａ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06T 7/00

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】認識されるべきパターンを表している１組
   のデジタル信号値を受信する入力部と、 入力されたデジタル信号値のデジタル表示を形成するた
   めにデジタル信号値をコード化するコード化手段と、 メモリの位置をアドレスするための１以上のアドレスラ
   インをそれぞれ有し、それらのアドレスラインにより前
   記コード化手段により生成されたデジタル表示のビット
   を受信する複数のメモリと、 メモリのアドレスされた位置から読取られたデータ信号
   に依存する、認識されるべきパターンを表す複合デジタ
   ル出力信号を生成するために前記メモリからの信号を受
   けるように接続されている手段とを具備し、 前記コード化手段は、検討するコードに対する最大信号
   距離の10％以上の予め定められたレベルまでの信号距離
   範囲の信号距離に対して、受信された信号の信号距離d_s
   と最大信号距離d_smaxとの比である正規化信号距離d_s′
   （＝d_s/d_smax）と、実際に受信した信号に対するハミン
   グ距離d_hと最大ハミング距離d_hmaxとの比である正規化
   ハミング距離d_h′（＝d_h/d_hmax）との間の関係を表す曲
   線の平均勾配、すなわちd_h′/d_s′の平均が１より大き
   くなるような冗長コードを使用して入力されたデジタル
   信号値をコード化することを特徴とするパターン認識装
   置。
2. 【請求項２】勾配は1.5以上である請求項１記載の装
   置。
3. 【請求項３】予め定められたレベルは15％である請求項
   ２記載の装置。
4. 【請求項４】前記冗長コードは、等しい数の信号レベル
   を表すのに必要な２進コードのビット数よりも大きく、
   その信号レベル数よりも少ないビット数を有し、前記２
   進コードよりも高い単調性を有する請求項１乃至３のい
   ずれか１項記載の装置。
5. 【請求項５】認識されるべきパターンを表している１組
   のデジタル信号値を受信する入力部と、 入力されたデジタル信号値のデジタル表示を形成するた
   めにデジタル信号値をコード化するコード化手段と、 メモリの位置をアドレスするための１以上のアドレスラ
   インをそれぞれ有し、それらのアドレスラインにより前
   記コード化手段により生成されたデジタル表示のビット
   を受信する複数のメモリと、 メモリのアドレスされた位置から読取られたデータ信号
   に依存する認識されるべきパターンを表す複合デジタル
   出力信号を生成するために前記メモリ装置からの信号を
   受けるように接続されている手段とを具備し、 前記コード化手段によりコード化されるコードは、 ｉ）等しい数の信号レベルを示すのに必要な２進コード
   のビット数よりも大きく、 ii）その信号レベルの数よりも少ないビット数を有し、 受信された信号の信号距離d_sと最大信号距離d_smaxとの
   比である正規化信号距離d_s′（＝d_s/d_smax）と、実際に
   受信した信号に対するハミング距離d_hと最大ハミング距
   離d_hmaxとの比である正規化ハミング距離d_h′（＝d_h/d
   _hmax）との間の関係を表す曲線が前記２進コードよりも
   高い単調性を有するように選択された冗長コードである
   パターン認識装置。