JP3039463B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3039463B2
JP3039463B2 JP9203406A JP20340697A JP3039463B2 JP 3039463 B2 JP3039463 B2 JP 3039463B2 JP 9203406 A JP9203406 A JP 9203406A JP 20340697 A JP20340697 A JP 20340697A JP 3039463 B2 JP3039463 B2 JP 3039463B2
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
semiconductor device
integrated circuit
active element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9203406A
Other languages
Japanese (ja)
Other versions
JPH1154643A (en
Inventor
建一 丸橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9203406A priority Critical patent/JP3039463B2/en
Publication of JPH1154643A publication Critical patent/JPH1154643A/en
Application granted granted Critical
Publication of JP3039463B2 publication Critical patent/JP3039463B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子に形成
された能動素子が気密封止された半導体装置及びその製
造方法に関する。
The present invention relates to a semiconductor device in which active elements formed on a semiconductor element are hermetically sealed, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来の半導体装置では、半導体素子、あ
るいは半導体素子を用いた高周波回路を有するものを基
板に実装する際に気密封止を行う必要が生じる場合があ
る。図10は、従来の半導体装置の一例を示す断面図で
ある。
2. Description of the Related Art In a conventional semiconductor device, it may be necessary to hermetically seal a semiconductor device or a device having a high-frequency circuit using the semiconductor device on a substrate. FIG. 10 is a cross-sectional view illustrating an example of a conventional semiconductor device.

【0003】従来の半導体装置では、図10に示される
ように、基板としての金属キャリア91の表面に半導体
素子92がマウントされている。金属キャリア91表面
における半導体素子92の周囲にスルー線路96が形成
され、スルー線路96の周囲に線路95が形成されてい
る。半導体素子92とスルー線路96との電気的な接続
や、スルー線路96と線路95との電気的な接続がボデ
ィングワイヤ97によって行われている。このような金
属キャリア91の、半導体素子92などが備えらた面
に、半導体素子92を覆うように上蓋93を接着するこ
とによって、気密封止が行われている。この場合、金属
キャリア91と上蓋93との間を貫通している線路95
を介して、入力信号及び出力信号のやりとり、またはバ
イアスの印加が行われる。
In a conventional semiconductor device, as shown in FIG. 10, a semiconductor element 92 is mounted on a surface of a metal carrier 91 as a substrate. A through line 96 is formed around the semiconductor element 92 on the surface of the metal carrier 91, and a line 95 is formed around the through line 96. The electrical connection between the semiconductor element 92 and the through line 96 and the electrical connection between the through line 96 and the line 95 are made by a boding wire 97. Hermetic sealing is performed by bonding an upper lid 93 to a surface of the metal carrier 91 provided with the semiconductor element 92 and the like so as to cover the semiconductor element 92. In this case, the line 95 passing between the metal carrier 91 and the upper lid 93
, An input signal and an output signal are exchanged, or a bias is applied.

【0004】図11は、従来の半導体装置の別の例を示
す断面図である。図11に示される従来の半導体装置で
は、金属キャリア101の表面に半導体素子102がマ
ウントされており、基板としての金属キャリア101表
面における半導体素子102の周囲に、スルー線路10
3が形成されている。半導体素子102とスルー線路1
03とが内部配線104により電気的に接続されいてい
る。半導体素子102表面の、露出している部分や、内
部配線104表面の一部に樹脂105を形成し、半導体
素子102を樹脂105で覆うことによって気密封止が
行われている。
FIG. 11 is a sectional view showing another example of a conventional semiconductor device. In the conventional semiconductor device shown in FIG. 11, a semiconductor element 102 is mounted on the surface of a metal carrier 101, and a through line 10 is formed around the semiconductor element 102 on the surface of the metal carrier 101 as a substrate.
3 are formed. Semiconductor element 102 and through line 1
03 are electrically connected by the internal wiring 104. A resin 105 is formed on an exposed portion of the surface of the semiconductor element 102 and a part of the surface of the internal wiring 104, and the semiconductor element 102 is covered with the resin 105 to perform hermetic sealing.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、図10
に示した従来の半導体装置では、上蓋93が金属キャリ
ア91に密着するように金属キャリア91の半導体素子
92側の面及び、上蓋93の接合面の面精度が良好であ
ることが必須となり、金属キャリア91及び上蓋93を
製作する際に優れた加工精度が要求される。その際、例
えば、上蓋93の材質がプラスチックまたはセラミック
などであると、高い加工精度を得ることは容易でなく、
また、上蓋93の材料として金属材料を用いた場合でも
価格が高くなってしまうなどの問題点がある。
However, FIG.
In the conventional semiconductor device shown in (1), it is essential that the surface accuracy of the surface of the metal carrier 91 on the semiconductor element 92 side and the bonding surface of the upper cover 93 be good so that the upper cover 93 is in close contact with the metal carrier 91. When the carrier 91 and the upper lid 93 are manufactured, excellent processing accuracy is required. At this time, for example, if the material of the upper lid 93 is plastic or ceramic, it is not easy to obtain high processing accuracy,
Further, even when a metal material is used as the material of the upper lid 93, there is a problem that the price is increased.

【0006】また、図11に示した従来の半導体装置で
は、特に数GHzを越える高い周波数で、樹脂105の
誘電体損失や寄生容量の増大によって著しい高周波特性
の劣化が招かれるという問題点がある。
In addition, the conventional semiconductor device shown in FIG. 11 has a problem that remarkable deterioration of high-frequency characteristics is caused by an increase in dielectric loss and parasitic capacitance of the resin 105 particularly at a high frequency exceeding several GHz. .

【0007】本発明の目的は、上述した従来技術の問題
点に鑑み、安価に、かつ、高周波特性が損なわれないよ
うに、気密封止された半導体装置及びその製造方法を提
供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a hermetically sealed semiconductor device and a method of manufacturing the same at low cost and without damaging high frequency characteristics in view of the above-mentioned problems of the prior art. .

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
の本発明は、一面に能動素子が形成された半導体素子
と、該半導体素子が実装される基板とを有する半導体装
置において、前記基板の一面に凹部が形成され、前記基
板の凹部側の面と、前記半導体素子の能動素子側の面と
が、前記凹部に前記能動素子が納まるようにフォトレジ
ストを介して貼り合わされていることを特徴とする。
According to the present invention, there is provided a semiconductor device having a semiconductor element having an active element formed on one surface and a substrate on which the semiconductor element is mounted. recess is formed on one surface, and the concave side surface of the substrate, and the surface of the active element side of the semiconductor element, photoresistive as the active element fits in the recess
It is characterized in that it is bonded via a strike .

【0009】上記の発明では、基板の凹部の内部には
基板と半導体素子とがフォトレジストを介して貼り合わ
せられる時の雰囲気が封止され、半導体素子の能動素子
が気密封止される。
[0009] In the above invention, the inside of the concave portion of the substrate,
The atmosphere when the substrate and the semiconductor element are bonded together via the photoresist is sealed, and the active element of the semiconductor element is hermetically sealed.

【0010】また、前記基板の材質として半導体が用い
られていることが好ましい。これにより、基板は、加工
精度の高い半導体の製造プロセスを経て形成されるた
め、基板の面精度が高くなり、基板と半導体素子との貼
り合わせ面で密着性が向上する。従って、能動素子の気
密封止で、高い気密性能が確保される。
Preferably, a semiconductor is used as a material of the substrate. Thus, since the substrate is formed through a semiconductor manufacturing process with high processing accuracy, the surface accuracy of the substrate is increased, and the adhesion between the substrate and the semiconductor element is improved. Therefore, high hermetic performance is ensured by hermetic sealing of the active element.

【0011】さらに、前記半導体素子が集積回路である
ことが好ましい。
Further, it is preferable that the semiconductor element is an integrated circuit.

【0012】[0012]

【0013】[0013]

【0014】[0014]

【0015】さらに、前記半導体素子または前記基板の
少なくとも一部の面には、導電性の金属層が形成されて
いることが好ましい。これにより、半導体素子に形成さ
れた能動素子が導電性の金属層によってシールドされ
る。
Furthermore, it is preferable that a conductive metal layer is formed on at least a part of the surface of the semiconductor element or the substrate. Thereby, the active element formed on the semiconductor element is shielded by the conductive metal layer.

【0016】さらに、前記基板の凹部の内壁には、導電
性の金属層が形成されていることが好ましい。これによ
り、半導体素子に形成された能動素子の凹部側が、凹部
の内壁に形成された導電性の金属層によって覆われ、そ
の導電性の金属層によって能動素子がシールドされる。
Further, it is preferable that a conductive metal layer is formed on the inner wall of the concave portion of the substrate. Thus, the concave side of the active element formed in the semiconductor element is covered with the conductive metal layer formed on the inner wall of the concave section, and the active element is shielded by the conductive metal layer.

【0017】さらに、前記半導体素子の、前記能動素子
側と反対側の面に外部端子が形成され、前記半導体素子
に、該外部端子と前記能動素子とを電気的に接続するた
めのバイアホールまたはスルーホールが形成されている
ことが好ましい。これにより、外部端子を介して、能動
素子が半導体装置の外部と電気的に接続される。
Further, an external terminal is formed on a surface of the semiconductor element opposite to the active element side, and a via hole or a via hole for electrically connecting the external terminal and the active element to the semiconductor element. Preferably, a through hole is formed. Thus, the active element is electrically connected to the outside of the semiconductor device via the external terminal.

【0018】さらに、前記基板の凹部の内部に柱状突起
部が形成され、該柱状突起部の先端が、前記半導体素子
または、前記半導体素子に形成された能動素子に接触し
ていることが好ましい。これにより、半導体素子及び能
動素子から発生した熱が、柱状突起部を介して基板から
半導体装置の外部へ放射され、高い放熱性を有する半導
体装置が得られる。
Further, it is preferable that a columnar projection is formed inside the concave portion of the substrate, and a tip of the columnar projection contacts the semiconductor element or an active element formed on the semiconductor element. Thereby, heat generated from the semiconductor element and the active element is radiated from the substrate to the outside of the semiconductor device via the columnar protrusion, and a semiconductor device having high heat dissipation is obtained.

【0019】さらに、前記基板の凹部の内部に柱状突起
部が形成されると共に、該柱状突起部の先端面及び側面
に導電層が形成され、該導電層を介して前記半導体素子
と前記基板との間が電気的に接続されていることが好ま
しい。これにより、基板にも集積回路を形成して、その
基板の集積回路と、半導体素子の能動素子とを、外柱状
突起部の先端面及び側面に形成された導電層を介して電
気的に接続することができる。これにより、小型で、よ
り高密度に集積化された回路を有する半導体装置が得ら
れる。
Further, a columnar projection is formed inside the concave portion of the substrate, and a conductive layer is formed on the tip end surface and side surfaces of the columnar projection, and the semiconductor element and the substrate are connected via the conductive layer. Are preferably electrically connected. Thus, an integrated circuit is also formed on the substrate, and the integrated circuit on the substrate and the active element of the semiconductor element are electrically connected via the conductive layer formed on the tip end surface and side surface of the outer columnar projection. can do. Thus, a semiconductor device having a small-sized and higher-density integrated circuit can be obtained.

【0020】さらに、前記基板の、前記凹部側と反対側
の面に外部端子が形成され、前記基板に、該外部端子
と、前記柱状突起部の先端面及び側面の前記導電層とを
電気的に接続するためのスルーホールが形成されている
ことが好ましい。これにより、基板の、半導体素子側と
反対側の面にも、半導体素子の能動素子と電気的に接続
された外部端子を形成することができる。
Further, an external terminal is formed on a surface of the substrate opposite to the concave side, and the substrate is electrically connected to the external terminal and the conductive layer on a tip end surface and a side surface of the columnar protrusion. It is preferable that a through-hole for connecting to the first hole be formed. Thus, external terminals electrically connected to the active element of the semiconductor element can be formed also on the surface of the substrate opposite to the semiconductor element.

【0021】また、本発明は、第1の半導体基板の一面
に、第2の半導体基板の一面に形成された複数の能動素
子の各々に対応する凹部を複数形成する工程と、前記第
2の半導体基板の各能動素子が、各能動素子に対応する
凹部に納まるように前記第1の半導体基板と前記第2の
半導体基板とを貼り合わせる工程と、前記第1及び第2
の半導体基板が貼り合わされたものをチップに分割する
工程とを少なくとも含むことを特徴とする。
Further, according to the present invention, a step of forming a plurality of concave portions corresponding to each of a plurality of active elements formed on one surface of a second semiconductor substrate on one surface of a first semiconductor substrate; Bonding the first semiconductor substrate and the second semiconductor substrate so that each active element of the semiconductor substrate fits into a recess corresponding to each active element;
The step of dividing the bonded semiconductor substrate into chips.

【0022】上記の発明では、凹部が形成された第1の
半導体基板の一部と、能動素子が形成された第2の半導
体基板の一部とが、凹部に能動素子が納められるように
貼り合わされて成る半導体装置が製造される。従って、
能動素子が凹部に納められて気密封止された半導体装置
が安価に、大量に製造される。
In the above invention, a part of the first semiconductor substrate on which the concave portion is formed and a part of the second semiconductor substrate on which the active element is formed are bonded so that the active element is accommodated in the concave portion. A combined semiconductor device is manufactured. Therefore,
Semiconductor devices in which active elements are housed in recesses and hermetically sealed are manufactured inexpensively and in large quantities.

【0023】さらに、本発明は、第1の半導体基板の一
面に、第2の半導体基板の一面に形成された複数の能動
素子の各々に対応する凹部を複数形成する工程と、記第
2の半導体基板の各能動素子が、各能動素子に対応する
凹部に納まるように前記第1の半導体基板と前記第2の
半導体基板とを貼り合わせる工程と、前記第2の半導体
基板にスルーホールを形成する工程と、前記第1及び第
2の半導体基板が貼り合わされたものをチップに分割す
る工程とをこの順番で行うことを特徴とする。
Further, the present invention provides a step of forming a plurality of concave portions corresponding to each of a plurality of active elements formed on one surface of a second semiconductor substrate on one surface of a first semiconductor substrate. Bonding the first semiconductor substrate and the second semiconductor substrate so that each active element of the semiconductor substrate fits into a recess corresponding to each active element; and forming a through hole in the second semiconductor substrate. And a step of dividing the bonded first and second semiconductor substrates into chips in this order.

【0024】上記の発明では、能動素子が凹部に納めら
れて気密封止されると共に、能動素子がスルーホールを
介して凹部の外部と電気的に接続される半導体装置が製
造される。
In the above invention, a semiconductor device is manufactured in which the active element is housed in the recess and hermetically sealed, and the active element is electrically connected to the outside of the recess through the through hole.

【0025】さらに、前記第1の半導体基板の一面に前
記凹部を複数形成する工程の前に前記第1の半導体基板
の他面にサファイア基板を貼り合わせて前記第1の半導
体基板の一面に前記凹部を複数形成した後、前記第1の
半導体基板の凹部側の面にスクライブ線を形成し、前記
第1及び第2の半導体基板を貼り合わせる工程を行う際
に、前記サファイア基板及び前記スクライブ線を通して
前記第2の半導体基板の能動素子側の面を透視して前記
第1の半導体基板と前記第2の半導体基板とを目合わせ
することが好ましい。このような半導体装置の製造方法
では、第1の半導体基板と第2の半導体基板とを貼り合
わせる際、第1の半導体基板の凹部に第2の半導体基板
の能動素子を納めるために、高い目合わせの精度が得ら
れる。
Further, before the step of forming the plurality of recesses on one surface of the first semiconductor substrate, a sapphire substrate is attached to the other surface of the first semiconductor substrate, and the sapphire substrate is bonded on one surface of the first semiconductor substrate. After forming a plurality of recesses, a scribe line is formed on the surface of the first semiconductor substrate on the side of the recess, and the sapphire substrate and the scribe line are formed when performing a step of bonding the first and second semiconductor substrates. It is preferable that the first semiconductor substrate and the second semiconductor substrate are aligned by seeing through the surface of the second semiconductor substrate on the active element side. In such a method of manufacturing a semiconductor device, when the first semiconductor substrate and the second semiconductor substrate are bonded to each other, the active element of the second semiconductor substrate is placed in the concave portion of the first semiconductor substrate. Accuracy of alignment is obtained.

【0026】さらに、前記第1及び第2の半導体基板を
貼り合わせる工程を行う際に、前記第1の半導体基板の
凹部側の面の、凹部以外の部分に金属層を形成し、該金
属層を介して前記第1及び第2の半導体基板を貼り合わ
せることが好ましい。
Further, when performing the step of bonding the first and second semiconductor substrates, a metal layer is formed on a portion other than the concave portion on the concave side of the first semiconductor substrate. It is preferable that the first and second semiconductor substrates are bonded to each other via the substrate.

【0027】さらに、前記第1の半導体基板の凹部の内
壁に、さらに金属層を形成することが好ましい。
Further, it is preferable that a metal layer is further formed on the inner wall of the concave portion of the first semiconductor substrate.

【0028】さらに、前記第1及び第2の半導体基板を
貼り合わせる工程を行う際に、前記第1の半導体基板の
凹部側の面の、凹部以外の部分に有機化合物を形成し、
該有機化合物を介して前記第1及び第2の半導体基板を
貼り合わせることが好ましい。
Further, when performing the step of bonding the first and second semiconductor substrates, an organic compound is formed on a portion other than the concave portion of the concave-side surface of the first semiconductor substrate,
It is preferable that the first and second semiconductor substrates are bonded together via the organic compound.

【0029】さらに、前記第1及び第2の半導体基板を
貼り合わせる工程を行う際に、前記第1の半導体基板の
凹部側の面の、凹部以外の部分にフォトレジストを形成
し、該フォトレジストを介して前記第1及び第2の半導
体基板を貼り合わせることが好ましい。
Further, when performing the step of bonding the first and second semiconductor substrates, a photoresist is formed on a portion other than the concave portion on the concave side of the first semiconductor substrate, and the photoresist is formed. It is preferable that the first and second semiconductor substrates are bonded to each other via the substrate.

【0030】[0030]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0031】(第1の実施の形態)図1は、本発明の第
1の実施形態の半導体装置を説明するための斜視図であ
る。図1(a)では、本実施形態の半導体装置が分解さ
れた状態が示されており、図1(b)では、本実施形態
の半導体装置の、図1(a)に示された状態から組み立
てられた状態が示されている。
(First Embodiment) FIG. 1 is a perspective view for explaining a semiconductor device according to a first embodiment of the present invention. FIG. 1A shows a state in which the semiconductor device of the present embodiment is disassembled, and FIG. 1B shows a state of the semiconductor device of the present embodiment from the state shown in FIG. The assembled state is shown.

【0032】本実施形態の半導体装置では、図1(a)
に示すように、半導体素子である半導体集積回路基板2
の、シリコン基板1側と反対側の面に、接地導体3、高
周波信号電極パッド4及びバイアス供給電極パッド5が
それぞれ、所望の位置に形成されている。半導体集積回
路基板2のシリコン基板1側の面には、トランジスタ
(不図示)などの能動素子が形成されている。接地導体
3、高周波信号電極パッド4及び、バイアス供給電極パ
ッド5はそれぞれ、半導体集積回路基板2の所定の位置
に形成されたスルーホール(不図示)によって、半導体
集積回路基板2の能動素子側の面に形成されている電極
(不図示)と電気的に接続されている。一方、半導体集
積回路基板2が実装されるシリコン基板1の一面には凹
部6が形成されている。
In the semiconductor device of this embodiment, FIG.
As shown in FIG. 1, a semiconductor integrated circuit substrate 2 which is a semiconductor element
The ground conductor 3, the high-frequency signal electrode pad 4, and the bias supply electrode pad 5 are formed at desired positions on the surface opposite to the silicon substrate 1 side. Active elements such as transistors (not shown) are formed on the surface of the semiconductor integrated circuit substrate 2 on the silicon substrate 1 side. The ground conductor 3, the high-frequency signal electrode pad 4, and the bias supply electrode pad 5 are respectively formed on the active element side of the semiconductor integrated circuit board 2 by through holes (not shown) formed at predetermined positions of the semiconductor integrated circuit board 2. It is electrically connected to an electrode (not shown) formed on the surface. On the other hand, a concave portion 6 is formed on one surface of the silicon substrate 1 on which the semiconductor integrated circuit substrate 2 is mounted.

【0033】図1(b)に示すように、本実施形態の半
導体装置では、シリコン基板1の凹部6側の面と、半導
体集積回路基板2の能動素子側の面とが、凹部6に半導
体集積回路基板2の能動素子が納まるように貼り合わさ
れている。この時、凹部6の内部に窒素ガスなどを導入
することにより、凹部6内に清浄な雰囲気が封止され
る。このように、気密封止を行うために樹脂を用いない
ので、樹脂の誘電体損失や寄生容量の増大による高周波
特性の劣化がない。
As shown in FIG. 1B, in the semiconductor device according to the present embodiment, the surface of the silicon substrate 1 on the side of the recess 6 and the surface of the semiconductor integrated circuit substrate 2 on the side of the active element are formed in the recess 6 by the semiconductor. It is bonded so that the active elements of the integrated circuit board 2 are accommodated. At this time, a clean atmosphere is sealed in the concave portion 6 by introducing a nitrogen gas or the like into the concave portion 6. As described above, since no resin is used for hermetic sealing, there is no deterioration in high-frequency characteristics due to an increase in dielectric loss or parasitic capacitance of the resin.

【0034】また、シリコン基板1及び半導体集積回路
基板2は共に半導体基板であるため、それらの基板は、
加工精度の高い半導体の製造プロセスを経て製作され、
それぞれの貼り合わせ面の面精度が良好である。従っ
て、凹部6の高い気密性能を確保することができる。シ
リコン基板1の代わりに、その他の半導体基板または半
導体プロセスが適用可能な材料で形成された基板を用い
ることができる。凹部6が形成されたシリコン基板1に
集積回路を形成すれば、さらに高密度に集積化された半
導体装置が得られる。
Since both the silicon substrate 1 and the semiconductor integrated circuit substrate 2 are semiconductor substrates, these substrates are:
Manufactured through a semiconductor manufacturing process with high processing accuracy,
The surface accuracy of each bonding surface is good. Therefore, high airtightness of the recess 6 can be ensured. Instead of the silicon substrate 1, another semiconductor substrate or a substrate formed of a material to which a semiconductor process can be applied can be used. If an integrated circuit is formed on the silicon substrate 1 on which the concave portions 6 are formed, a semiconductor device integrated at a higher density can be obtained.

【0035】次に、図1に示した半導体装置の製造方法
について図2を参照して説明する。図2は、本実施形態
の半導体装置の製造方法を説明するための図である。本
実施形態の半導体装置は、図2に示される図(a)〜図
(e)の工程を経て製造される。
Next, a method of manufacturing the semiconductor device shown in FIG. 1 will be described with reference to FIG. FIG. 2 is a diagram illustrating the method for manufacturing the semiconductor device according to the present embodiment. The semiconductor device of the present embodiment is manufactured through the steps shown in FIGS. 2A to 2E shown in FIG.

【0036】まず、図2(a)において、第1の半導体
基板であるシリコン基板712を形成する。
First, in FIG. 2A, a silicon substrate 712 as a first semiconductor substrate is formed.

【0037】次に、図2(b)において、シリコン基板
712の表面に、フォトレジスト塗布、マスク露光及び
エッチング除去などの工程を経て、複数の凹部713を
形成する。それぞれの凹部713は、図2(c)に基づ
いて後述する、第2の半導体基板である半導体集積回路
基板715の一面に形成された複数の能動素子の各々と
対応している。
Next, in FIG. 2B, a plurality of recesses 713 are formed on the surface of the silicon substrate 712 through processes such as photoresist coating, mask exposure, and etching removal. Each concave portion 713 corresponds to each of a plurality of active elements formed on one surface of a semiconductor integrated circuit substrate 715 as a second semiconductor substrate, which will be described later with reference to FIG.

【0038】次に、図2(c)及び(d)において、別
の工程で作製された、一面に能動素子(不図示)が複数
形成された半導体集積回路基板715をシリコン基板7
12の凹部713側の面に貼りつける。この時、半導体
集積回路基板715の能動素子側の面をシリコン基板7
12の凹部713側の面に対向させ、半導体集積回路基
板715の各能動素子が、各能動素子に対応する凹部7
13に納まるように目合わせを行う。
Next, referring to FIGS. 2C and 2D, a semiconductor integrated circuit substrate 715 formed in another step and having a plurality of active elements (not shown) formed on one surface is replaced with a silicon substrate 7.
It is stuck on the surface of the twelve concave portions 713 side. At this time, the surface of the semiconductor integrated circuit substrate 715 on the active element side is
12, each active element of the semiconductor integrated circuit substrate 715 is placed in a recess 7 corresponding to each active element.
Adjustment is made to fit in 13.

【0039】次に、図2(e)において、半導体集積回
路基板715の、能動素子側と反対側の面に、スクライ
ブ線716を形成する。
Next, in FIG. 2E, a scribe line 716 is formed on the surface of the semiconductor integrated circuit substrate 715 opposite to the active element side.

【0040】その後、スクライブ線716でチップ分割
を行うことによって、図1に示したような構造の半導体
装置が製造される。
Thereafter, the semiconductor device having the structure shown in FIG. 1 is manufactured by dividing the chip by the scribe lines 716.

【0041】上述した半導体装置の製造方法によって、
基板に半導体素子を実装する際に基板の凹部に半導体素
子の能動素子が納められた半導体装置が得られる。ま
た、このような半導体装置の製造方法では、加工精度や
面精度が非常に高い半導体プロセスが用いられているた
め、優れた封止性能を有する半導体装置を安価で大量に
製造できる。従って、高周波特性が損なわれないように
気密封止された半導体装置を安価で大量に製造すること
ができる。
According to the above-described semiconductor device manufacturing method,
When a semiconductor element is mounted on a substrate, a semiconductor device in which an active element of the semiconductor element is accommodated in a concave portion of the substrate is obtained. Further, in such a method for manufacturing a semiconductor device, a semiconductor process having extremely high processing accuracy and surface accuracy is used, and therefore, a large number of semiconductor devices having excellent sealing performance can be manufactured at low cost. Therefore, it is possible to manufacture a large number of inexpensive semiconductor devices that are hermetically sealed so that high-frequency characteristics are not impaired.

【0042】次に、図2を参照して説明した半導体装置
の製造方法の具体的な例について説明する。
Next, a specific example of the method of manufacturing the semiconductor device described with reference to FIG. 2 will be described.

【0043】まず、図2(a)及び図2(b)におい
て、シリコン基板712の一面に、AuSnをスパッタ
リング法により蒸着させる。シリコン基板712上のA
uSnの表面にフォトレジストを塗布し、そのフォトレ
ジストを、マスクを用いて露光した後、凹部713が形
成される領域のフォトレジストを除去する。フォトレジ
ストを除去することにより露出したAuSnを、ミリン
グにより除去する。これにより、シリコン基板712
の、凹部713が形成される領域で、シリコン基板71
2が露出する。そして、シリコン基板712の露出部分
に、ウェットエッチングにより複数の凹部713を形成
する。その後、シリコン基板712上のフォトレジスト
を除去する。この図2(a)及び図2(b)での工程に
より、シリコン基板712の一面に凹部713が形成さ
れると共に、シリコン基板712の一面の、凹部713
以外の部分にAuSnが残される。
First, in FIGS. 2A and 2B, AuSn is deposited on one surface of a silicon substrate 712 by a sputtering method. A on silicon substrate 712
A photoresist is applied to the surface of the uSn, and the photoresist is exposed using a mask, and then the photoresist in a region where the concave portion 713 is formed is removed. AuSn exposed by removing the photoresist is removed by milling. Thereby, the silicon substrate 712
In the region where the concave portion 713 is formed, the silicon substrate 71
2 is exposed. Then, a plurality of recesses 713 are formed in the exposed portions of the silicon substrate 712 by wet etching. After that, the photoresist on the silicon substrate 712 is removed. 2A and 2B, a recess 713 is formed on one surface of the silicon substrate 712, and the recess 713 is formed on one surface of the silicon substrate 712.
AuSn is left in other parts.

【0044】次に、図2(c)及び図2(d)におい
て、別の工程で製造されたGaAsを主成分とする半導
体集積回路基板715を、シリコン基板712の凹部7
13側の面に貼り合わせる。ここで、半導体集積回路基
板715の一面には複数の能動素子が形成されており、
半導体集積回路基板715の能動素子側の面と、シリコ
ン基板712の凹部713側の面とを対向させ、各能動
素子が、各能動素子に対応する凹部713に納まるよう
に目合わせが行われる。また、半導体集積回路基板71
5の能動素子側の面での、シリコン基板712の凹部7
13に対応する部分を除く部分には、スパッタリング法
によりAuが蒸着されている。半導体集積回路基板71
5及びシリコン基板712の目合わせを行った後に、前
述したようにシリコン基板712の一面に残されたAu
Snや、半導体集積回路基板715の能動素子側の面に
蒸着されたAuを接着材として、摂氏300度の環境下
で熱圧着によってシリコン基板712と半導体集積回路
基板715とが接合される。その後、図示されていない
が、スルーホールの形成、及び外部端子と接地導体の形
成を行う。
Next, referring to FIGS. 2C and 2D, the semiconductor integrated circuit substrate 715 containing GaAs as a main component manufactured in another process is inserted into the concave portion 7 of the silicon substrate 712.
Glue to the 13 side. Here, a plurality of active elements are formed on one surface of the semiconductor integrated circuit substrate 715,
The surface of the semiconductor integrated circuit substrate 715 on the side of the active element and the surface of the silicon substrate 712 on the side of the concave part 713 are opposed to each other, and alignment is performed so that each active element fits in the concave part 713 corresponding to each active element. Further, the semiconductor integrated circuit board 71
5 of the silicon substrate 712 on the active element side surface.
Au is vapor-deposited on portions other than the portion corresponding to 13 by a sputtering method. Semiconductor integrated circuit board 71
5 and the silicon substrate 712, the Au remaining on one surface of the silicon substrate 712 as described above.
The silicon substrate 712 and the semiconductor integrated circuit substrate 715 are joined by thermocompression bonding in an environment of 300 degrees Celsius using Sn or Au deposited on the surface of the semiconductor integrated circuit substrate 715 on the active element side as an adhesive. Thereafter, though not shown, formation of through holes and formation of external terminals and ground conductors are performed.

【0045】次に、図2(e)において、半導体集積回
路基板715の、シリコン基板712側と反対側の面
に、ダイアモンドカッターなどでスクライブ線716を
形成する。
Next, in FIG. 2E, a scribe line 716 is formed on the surface of the semiconductor integrated circuit substrate 715 on the side opposite to the silicon substrate 712 by using a diamond cutter or the like.

【0046】その後、スクライブ線716でチップ分割
を行うことによって半導体装置が製造される。
Thereafter, the semiconductor device is manufactured by dividing the chip by the scribe lines 716.

【0047】上述した半導体装置の製造方法では、フォ
トレジストをマスクとして用い、接着材となるAuSn
を残すと共に凹部713を形成したが、凹部713の形
成と、接着材の形成は別の工程で行ってもよい。
In the above-described method of manufacturing a semiconductor device, a photoresist is used as a mask and AuSn serving as an adhesive is used.
And the recess 713 is formed, but the formation of the recess 713 and the formation of the adhesive may be performed in different steps.

【0048】(第2の実施の形態)本発明の第2の実施
形態の半導体装置では、第1の実施形態と比較して、半
導体装置の製造方法が異なっている。以下では、半導体
装置の製造方法について図3及び図4を参照して説明す
る。
(Second Embodiment) The semiconductor device according to the second embodiment of the present invention is different from the first embodiment in the method of manufacturing the semiconductor device. Hereinafter, a method for manufacturing a semiconductor device will be described with reference to FIGS.

【0049】図3及び図4は、本実施形態の半導体装置
の製造方法を説明するための図である。本実施形態の半
導体装置は、図3及び図4に示される図(a)〜図
(f)の工程を経て製造される。
FIGS. 3 and 4 are views for explaining a method of manufacturing the semiconductor device of the present embodiment. The semiconductor device of the present embodiment is manufactured through the steps shown in FIGS. 3A and 4A to FIG. 4F.

【0050】まず、図3(a)において、第1の半導体
基板であるシリコン基板812をサファイア基板811
の表面に貼りつける。
First, in FIG. 3A, a silicon substrate 812 as a first semiconductor substrate is replaced with a sapphire substrate 811.
Paste on the surface of

【0051】次に、図3(b)において、シリコン基板
812の、サファイア基板811側と反対側の面に、フ
ォトレジスト塗布、マスク露光及びエッチング除去など
の工程を経て、複数の凹部813を形成する。それぞれ
の凹部813は、図4(d)に基づいて後述する、第2
の半導体基板である半導体集積回路基板815の一面に
形成された複数の能動素子の各々と対応している。
Next, in FIG. 3B, a plurality of recesses 813 are formed on the surface of the silicon substrate 812 on the side opposite to the sapphire substrate 811 through processes such as photoresist coating, mask exposure and etching removal. I do. Each of the recesses 813 is provided with a second recess 813 described later with reference to FIG.
Corresponds to each of a plurality of active elements formed on one surface of a semiconductor integrated circuit substrate 815 which is a semiconductor substrate.

【0052】次に、図3(c)において、シリコン基板
812の凹部813側の面に、フォトレジストまたは金
属膜をマスクにしてエッチング除去を行うことによって
第1のスクライブ線814を形成し、チップ分割する。
Next, in FIG. 3C, a first scribe line 814 is formed on the surface of the silicon substrate 812 on the side of the concave portion 813 by etching using a photoresist or a metal film as a mask to form a chip. To divide.

【0053】次に、図4(d)及び図4(e)におい
て、別の工程で作製された、一面に能動素子(不図示)
が複数形成された半導体集積回路基板815をシリコン
基板812の凹部813側の面に貼りつける。この時、
半導体集積回路基板815の能動素子側の面をシリコン
基板812の凹部813側の面に対向させ、半導体集積
回路基板815の各能動素子が、各能動素子に対応する
凹部813に納まるように目合わせを行う。この工程で
は、サファイア基板811の、シリコン基板812側と
反対側の面から、サファイア基板811及び第1のスク
ライブ線814を通して半導体集積回路基板815の能
動素子側の貼り合わせ面を透視できるので、高い目合わ
せ精度が得られる。
Next, in FIG. 4 (d) and FIG. 4 (e), the active element (not shown) is formed on one side by another process.
Is attached to the surface of the silicon substrate 812 on the concave side 813 side. At this time,
The surface of the semiconductor integrated circuit substrate 815 on the side of the active element is opposed to the surface of the silicon substrate 812 on the side of the concave part 813, and alignment is performed so that each active element of the semiconductor integrated circuit substrate 815 fits in the concave part 813 corresponding to each active element. I do. In this step, the bonding surface of the semiconductor integrated circuit substrate 815 on the active element side can be seen through the sapphire substrate 811 and the first scribe line 814 from the surface of the sapphire substrate 811 opposite to the silicon substrate 812 side. The alignment accuracy is obtained.

【0054】このシリコン基板812と半導体集積回路
基板815との目合わせの方法としては、サファイア基
板811及び第1のスクライブ線814を通して半導体
集積回路基板815の能動素子側の貼り合わせ面を透視
した時に、第1のスクライブ線814から半導体集積回
路基板815の回路を構成している素子が見えないよう
に、シリコン基板812及び半導体集積回路基板815
を位置決めする。あるいは、より正確に目合わせを行う
方法としては、半導体集積回路基板815の能動素子側
の貼り合わせ面の所定の位置に、目合わせを行うための
目印を予め形成しておく。半導体集積回路基板815に
形成される目印の位置としては、目合わせが完了した時
に、サファイア基板811の、シリコン基板812側と
反対側の面から、第1のスクライブ線814を通して半
導体集積回路基板815の目印が見えることが望まし
い。そして、サファイア基板811及び第1のスクライ
ブ線814を通して半導体集積回路基板815の能動素
子側の貼り合わせ面を透視して、半導体集積回路基板8
15の目印を観察しながらシリコン基板812及び半導
体集積回路基板815の位置決めを行う。
The method of aligning the silicon substrate 812 with the semiconductor integrated circuit substrate 815 is as follows: when the bonding surface on the active element side of the semiconductor integrated circuit substrate 815 is seen through the sapphire substrate 811 and the first scribe line 814. The silicon substrate 812 and the semiconductor integrated circuit substrate 815 are so arranged that the elements constituting the circuit of the semiconductor integrated circuit substrate 815 cannot be seen from the first scribe line 814.
Position. Alternatively, as a method of performing the alignment more accurately, a mark for performing the alignment is formed in advance at a predetermined position on the bonding surface of the semiconductor integrated circuit substrate 815 on the active element side. The position of the mark formed on the semiconductor integrated circuit substrate 815 is such that when the alignment is completed, the semiconductor integrated circuit substrate 815 is passed through the first scribe line 814 from the surface of the sapphire substrate 811 opposite to the silicon substrate 812 side. It is desirable that the mark of can be seen. Then, through the sapphire substrate 811 and the first scribe line 814, the bonding surface on the active element side of the semiconductor integrated circuit substrate 815 is seen through, and the semiconductor integrated circuit substrate 8
The silicon substrate 812 and the semiconductor integrated circuit substrate 815 are positioned while observing the fifteen marks.

【0055】次に、図4(f)において、半導体集積回
路基板815の、能動素子側と反対側の面に、第2のス
クライブ線816を形成する。
Next, in FIG. 4F, a second scribe line 816 is formed on the surface of the semiconductor integrated circuit substrate 815 on the side opposite to the active element side.

【0056】その後、第2のスクライブ線816でチッ
プ分割を行うことによって半導体装置が製造される。
Thereafter, the semiconductor device is manufactured by dividing the chip at the second scribe line 816.

【0057】上述したように、本実施形態の半導体装置
の製造方法では、サファイア基板811に貼り付けられ
たシリコン基板812の凹部813を形成した後に、そ
のシリコン基板812の凹部813側の面に第1のスク
ライブ線814を形成する。従って、シリコン基板81
2の凹部813側の面と、半導体集積回路基板715の
能動素子側の面とを貼り合わせる際に、サファイア基板
811の、シリコン基板812側と反対側の面から、サ
ファイア基板811及び第1のスクライブ線814を通
して半導体集積回路基板815の能動素子側の面を透視
することで、高い目合わせ精度が得られる。
As described above, in the method of manufacturing a semiconductor device according to the present embodiment, after the recess 813 of the silicon substrate 812 attached to the sapphire substrate 811 is formed, the surface of the silicon substrate 812 on the recess 813 side is formed. One scribe line 814 is formed. Therefore, the silicon substrate 81
2 and the surface of the semiconductor integrated circuit substrate 715 on the active element side, the sapphire substrate 811 and the first surface of the sapphire substrate 811 are bonded together from the surface on the side opposite to the silicon substrate 812 side. By seeing through the surface of the semiconductor integrated circuit substrate 815 on the active element side through the scribe line 814, high alignment accuracy can be obtained.

【0058】(第3の実施の形態)図5は、本発明の半
導体装置の第3の実施形態を示す断面図である。
(Third Embodiment) FIG. 5 is a sectional view showing a semiconductor device according to a third embodiment of the present invention.

【0059】本実施形態の半導体装置では、図5に示す
ように、半導体素子である半導体集積回路基板21のシ
リコン基板20側の面に、能動素子であるトランジスタ
22と、トランジスタ22と電気的に接続された配線2
3とが形成されている。半導体集積回路基板21の、ト
ランジスタ22側と反対側の面には、外部端子25及び
接地導体26が形成されている。また、半導体集積回路
基板21の所定の位置にはスルーホール24が形成され
ており、スルーホール24によって配線23と外部端子
25とが電気的に接続されている。さらに、半導体集積
回路基板21のトランジスタ22側の面には接地電極
(不図示)が形成されている。その接地電極は、半導体
集積回路基板21に形成された、スルーホール24と異
なる別のスルーホール(不図示)によって、接地導体2
6と電気的に接続されている。
In the semiconductor device of the present embodiment, as shown in FIG. 5, a transistor 22 as an active element and a transistor 22 electrically connected to a surface of the semiconductor integrated circuit substrate 21 as a semiconductor element on the silicon substrate 20 side. Connected wiring 2
3 are formed. External terminals 25 and a ground conductor 26 are formed on a surface of the semiconductor integrated circuit board 21 opposite to the transistor 22 side. A through hole 24 is formed at a predetermined position of the semiconductor integrated circuit board 21, and the wiring 23 and the external terminal 25 are electrically connected by the through hole 24. Further, a ground electrode (not shown) is formed on the surface of the semiconductor integrated circuit substrate 21 on the transistor 22 side. The ground electrode is formed by another through-hole (not shown) different from the through-hole 24 formed on the semiconductor integrated circuit board 21.
6 are electrically connected.

【0060】一方、シリコン基板20の半導体集積回路
基板21側の面には凹部28が形成されている。このシ
リコン基板20の凹部28側の面と、半導体集積回路基
板21のトランジスタ22側の面とが、凹部28にトラ
ンジスタ22が納まるように接着材27を介して貼り合
わされている。接着材27としては、例えばAuSnな
どの金属や、フォトレジストなどの有機材料などが用い
られるが、接着の機能を有する材料であれば特に限定さ
れない。凹部28の内部には、半導体集積回路基板21
とシリコン基板20とを貼り合わせる際に、例えば乾燥
した窒素など、貼り合わせ時の雰囲気が封止されてい
る。
On the other hand, a concave portion 28 is formed on the surface of the silicon substrate 20 on the semiconductor integrated circuit substrate 21 side. The surface of the silicon substrate 20 on the side of the concave portion 28 and the surface of the semiconductor integrated circuit substrate 21 on the side of the transistor 22 are bonded via an adhesive 27 so that the transistor 22 is accommodated in the concave portion 28. As the adhesive 27, for example, a metal such as AuSn or an organic material such as a photoresist is used. However, the material is not particularly limited as long as it has a bonding function. The semiconductor integrated circuit board 21 is
At the time of bonding the silicon substrate 20 with the silicon substrate 20, an atmosphere at the time of bonding such as dried nitrogen is sealed.

【0061】上述したように本実施形態の半導体装置で
は、半導体集積回路基板21のトランジスタ22がシリ
コン基板20の凹部28に納められて気密封止される。
半導体集積回路基板21及びシリコン基板20は、加工
精度が非常に高い半導体の製造プロセスを経て製造され
ているので、それらの基板の面精度は良好であり、半導
体集積回路基板21とシリコン基板20との密着性が向
上する。従って、優れた封止性能を有する半導体装置が
得られる。また、従来の半導体装置のように、気密封止
を行うために樹脂を用いる必要がないので、高周波特性
が損なわれないようにして気密封止された半導体装置が
得られる。
As described above, in the semiconductor device of this embodiment, the transistor 22 of the semiconductor integrated circuit board 21 is housed in the recess 28 of the silicon substrate 20 and hermetically sealed.
Since the semiconductor integrated circuit substrate 21 and the silicon substrate 20 are manufactured through a semiconductor manufacturing process with extremely high processing accuracy, the surface accuracy of these substrates is good, and the semiconductor integrated circuit substrate 21 and the silicon substrate 20 Adhesion is improved. Therefore, a semiconductor device having excellent sealing performance can be obtained. Further, unlike a conventional semiconductor device, it is not necessary to use a resin for hermetic sealing, so that a hermetically sealed semiconductor device can be obtained without deteriorating high-frequency characteristics.

【0062】図6は、図5に示した半導体装置の変形例
を示す断面図である。図6に示される半導体装置は、図
5に示した半導体装置において、シリコン基板20の、
凹部28側と反対側の面や、シリコン基板20の側面、
及び半導体集積回路基板21の側面に、導電性の金属層
として接地導体36が形成されたものである。
FIG. 6 is a sectional view showing a modification of the semiconductor device shown in FIG. The semiconductor device shown in FIG. 6 is different from the semiconductor device shown in FIG.
A surface opposite to the concave portion 28 side, a side surface of the silicon substrate 20,
In addition, a ground conductor 36 is formed as a conductive metal layer on the side surface of the semiconductor integrated circuit board 21.

【0063】図6に示した半導体装置では、半導体集積
回路基板21が接地導体26及び36によって覆われて
いるので、半導体集積回路基板21の、外部端子25が
形成された部分を除いて、接地導体26及び36によっ
て半導体集積回路基板21が外部から電気的にシールド
される。
In the semiconductor device shown in FIG. 6, since the semiconductor integrated circuit board 21 is covered with the ground conductors 26 and 36, the semiconductor integrated circuit board 21 is grounded except for the portion where the external terminals 25 are formed. Semiconductor integrated circuit board 21 is electrically shielded from outside by conductors 26 and 36.

【0064】図7は、図6に示した半導体装置の変形例
を示す断面図である。図7に示される半導体装置では、
シリコン基板40の半導体集積回路基板21側の面に凹
部48が形成されており、シリコン基板40の半導体集
積回路基板21側の面や、凹部48の内壁に、導電性の
金属層として接地導体47が形成されている。そのシリ
コン基板40の凹部48側の面と、半導体集積回路基板
21のトランジスタ22側の面とが、接地導体47を介
して貼り合わされている。そして、シリコン基板40
の、凹部48側と反対側の面や、シリコン基板40の側
面、及び半導体集積回路基板21の側面に接地導体46
が形成されている。接地導体46は、接地導体47の、
半導体装置の側面に露出した部分にも形成されるので、
接地導体46と接地導体47とが電気的に接続されてい
る。凹部48の内部には、例えば乾燥した窒素など、半
導体集積回路基板21とシリコン基板40とを貼り合わ
せた時の雰囲気が封止されている。
FIG. 7 is a sectional view showing a modification of the semiconductor device shown in FIG. In the semiconductor device shown in FIG.
A concave portion 48 is formed on the surface of the silicon substrate 40 on the side of the semiconductor integrated circuit substrate 21, and a ground conductor 47 as a conductive metal layer is formed on the surface of the silicon substrate 40 on the side of the semiconductor integrated circuit substrate 21 or on the inner wall of the concave portion 48. Are formed. The surface of the silicon substrate 40 on the side of the concave portion 48 and the surface of the semiconductor integrated circuit substrate 21 on the side of the transistor 22 are bonded via a ground conductor 47. Then, the silicon substrate 40
Of the ground conductor 46 on the surface opposite to the concave portion 48 side, the side surface of the silicon substrate 40, and the side surface of the semiconductor integrated circuit substrate 21.
Are formed. The ground conductor 46 is a
Since it is also formed on the part exposed on the side of the semiconductor device,
The ground conductor 46 and the ground conductor 47 are electrically connected. The atmosphere when the semiconductor integrated circuit substrate 21 and the silicon substrate 40 are bonded together, such as dried nitrogen, is sealed inside the recess 48.

【0065】上記の半導体装置の接地導体47を形成す
る方法としては、第1の実施形態の図2(b)に示した
ようにシリコン基板712の凹部713を形成した後、
あるいは、第2の実施形態の図3(b)に示したように
シリコン基板812に凹部813を形成した後に、シリ
コン基板の凹部側の面や、凹部の内壁に導体金属を蒸着
させたり、導電性の有機材料を塗布したりする。
As a method of forming the ground conductor 47 of the semiconductor device described above, after forming the concave portion 713 of the silicon substrate 712 as shown in FIG. 2B of the first embodiment,
Alternatively, as shown in FIG. 3B of the second embodiment, after forming the concave portion 813 in the silicon substrate 812, a conductive metal is deposited on the surface of the silicon substrate on the concave side or the inner wall of the concave portion, Or to apply organic material of nature.

【0066】図7に示した半導体装置では、半導体集積
回路基板21が接地導体26,46,47によって覆わ
れているので、半導体集積回路基板21の、外部端子2
5が形成された部分を除いて、接地導体26,46,4
7によって半導体集積回路基板21が外部から電気的に
シールドされる。
In the semiconductor device shown in FIG. 7, since the semiconductor integrated circuit board 21 is covered by the ground conductors 26, 46 and 47, the external terminals 2 of the semiconductor integrated circuit board 21
The ground conductors 26, 46, 4
7, the semiconductor integrated circuit board 21 is electrically shielded from the outside.

【0067】(第4の実施の形態)図8は、本発明の半
導体装置の第4の実施形態を示す断面図である。本実施
形態の半導体装置では、図8に示すように、半導体素子
である半導体集積回路基板51のシリコン基板50側の
面に、能動素子であるトランジスタ52と、トランジス
タ52と電気的に接続された配線53とが形成されてい
る。半導体集積回路基板51の、トランジスタ52側と
反対側の面には、外部端子55及び接地導体56が形成
されている。また、半導体集積回路基板51の所定の位
置にはスルーホール54が形成されており、スルーホー
ル54によって配線53と外部端子55とが電気的に接
続されている。さらに、半導体集積回路基板51のトラ
ンジスタ52側の面には接地電極(不図示)が形成され
ている。その接地電極は、半導体集積回路基板51に形
成された、スルーホール54と異なる別のスルーホール
(不図示)によって、接地導体56と電気的に接続され
ている。
(Fourth Embodiment) FIG. 8 is a sectional view showing a semiconductor device according to a fourth embodiment of the present invention. In the semiconductor device of the present embodiment, as shown in FIG. 8, a transistor 52 as an active element and a transistor 52 are electrically connected to a surface of a semiconductor integrated circuit substrate 51 as a semiconductor element on the silicon substrate 50 side. The wiring 53 is formed. An external terminal 55 and a ground conductor 56 are formed on a surface of the semiconductor integrated circuit board 51 opposite to the transistor 52 side. Further, a through hole 54 is formed at a predetermined position of the semiconductor integrated circuit board 51, and the wiring 53 and the external terminal 55 are electrically connected by the through hole 54. Further, a ground electrode (not shown) is formed on the surface of the semiconductor integrated circuit substrate 51 on the transistor 52 side. The ground electrode is electrically connected to the ground conductor 56 by another through hole (not shown) formed in the semiconductor integrated circuit board 51 and different from the through hole 54.

【0068】一方、シリコン基板50の半導体集積回路
基板51側の面には凹部59が形成され、その凹部59
内部の、トランジスタ52に対応する部分に、柱状突起
部58が形成されている。このシリコン基板50の凹部
59側の面と、半導体集積回路基板51のトランジスタ
52側の面とが、凹部59にトランジスタ52が納まる
ように接着材57を介して貼り合わされている。ここ
で、トランジスタ52に柱状突起部58の先端はトラン
ジスタ52に接触する。例えば、半導体集積回路基板5
1がGaAsで形成されている場合、半導体集積回路基
板51で発生した熱が柱状突起部58を経由して、熱伝
導率の高いシリコン基板50から効率よく放射される。
本実施形態では、トランジスタ52に柱状突起部58の
先端を接触させたが、半導体集積回路基板51のトラン
ジスタ52側の面に形成されたトランジスタなどの能動
素子の電極に柱状突起部58の先端を接触させてもよ
い。凹部59の内部には、第3の実施形態と同様に、半
導体集積回路基板51とシリコン基板50とを貼り合わ
せた時の雰囲気が封止されている。
On the other hand, a concave portion 59 is formed on the surface of the silicon substrate 50 on the side of the semiconductor integrated circuit substrate 51.
A columnar protrusion 58 is formed in a portion corresponding to the transistor 52 inside. The surface of the silicon substrate 50 on the side of the concave portion 59 and the surface of the semiconductor integrated circuit substrate 51 on the side of the transistor 52 are bonded together via the adhesive 57 so that the transistor 52 is accommodated in the concave portion 59. Here, the tip of the columnar projection 58 contacts the transistor 52. For example, the semiconductor integrated circuit board 5
When 1 is formed of GaAs, the heat generated in the semiconductor integrated circuit board 51 is efficiently radiated from the silicon substrate 50 having high thermal conductivity via the columnar projections 58.
In the present embodiment, the tip of the columnar projection 58 is brought into contact with the transistor 52, but the tip of the columnar projection 58 is connected to the electrode of an active element such as a transistor formed on the surface of the semiconductor integrated circuit board 51 on the transistor 52 side. You may contact. As in the third embodiment, the atmosphere when the semiconductor integrated circuit substrate 51 and the silicon substrate 50 are bonded to each other is sealed inside the concave portion 59.

【0069】上記の半導体装置の柱状突起部58を形成
する方法としては、第1の実施形態の図2を参照して半
導体装置の製造方法を具体的に説明したように、図2
(b)において、凹部713を形成するためにシリコン
基板712にフォトレジストを塗布してマスク露光を行
う際に、シリコン基板712表面の、凹部713が形成
される領域内における、柱状突起部を形成する部分に選
択的にフォトレジストを残す。そして、エッチング除去
を行うことにより、シリコン基板712の、フォトレジ
ストを残した部分に、図8に示したような柱状突起部5
8及び凹部59が形成される。
As a method of forming the columnar projections 58 of the semiconductor device, as described in detail in the method of manufacturing the semiconductor device with reference to FIG.
In (b), when a photoresist is applied to the silicon substrate 712 to form the concave portion 713 and mask exposure is performed, columnar protrusions are formed on the surface of the silicon substrate 712 in a region where the concave portion 713 is formed. The photoresist is selectively left on the portion to be formed. Then, by performing the etching removal, the columnar protrusions 5 as shown in FIG.
8 and a recess 59 are formed.

【0070】上述したように、本実施形態の半導体装置
では、凹部58内部の、トランジスタ52に対応する部
分に柱状突起部58が形成され、半導体集積回路基板5
1とシリコン基板50とを貼り合わせた際に、柱状突起
部58の先端がトランジスタ52に接触した状態となっ
ている。これにより、半導体集積回路基板51やトラン
ジスタ52で発生した熱が柱状突起部58を経由してシ
リコン基板50から放射されるので、放熱性が高い半導
体装置が得られる。
As described above, in the semiconductor device of the present embodiment, the columnar projection 58 is formed in a portion corresponding to the transistor 52 inside the recess 58, and the semiconductor integrated circuit substrate 5 is formed.
When the substrate 1 and the silicon substrate 50 are bonded to each other, the tip of the columnar projection 58 is in contact with the transistor 52. Thereby, heat generated in the semiconductor integrated circuit substrate 51 and the transistor 52 is radiated from the silicon substrate 50 via the columnar protrusions 58, so that a semiconductor device having high heat dissipation can be obtained.

【0071】(第5の実施の形態)図9は、本発明の半
導体装置の第5の実施形態を示す断面図である。本実施
形態の半導体装置では、図9に示すように、半導体素子
である半導体集積回路基板602のシリコン基板601
側の面に、能動素子であるトランジスタ603と、トラ
ンジスタ603と電気的に接続された配線604とが形
成されている。半導体集積回路基板602の、トランジ
スタ603側と反対側の面には、外部端子606及び接
地導体607aが形成されている。また、半導体集積回
路基板602の所定の位置にはスルーホール605が形
成されており、スルーホール604によって配線604
と外部端子606とが電気的に接続されている。さら
に、半導体集積回路基板602のトランジスタ603側
の面には接地電極(不図示)が形成されている。その接
地電極は、半導体集積回路基板602に形成された、ス
ルーホール605と異なる別のスルーホール(不図示)
によって、接地導体607aと電気的に接続されてい
る。
(Fifth Embodiment) FIG. 9 is a sectional view showing a semiconductor device according to a fifth embodiment of the present invention. In the semiconductor device of this embodiment, as shown in FIG. 9, a silicon substrate 601 of a semiconductor integrated circuit substrate 602 which is a semiconductor element
On the side surface, a transistor 603 as an active element and a wiring 604 electrically connected to the transistor 603 are formed. An external terminal 606 and a ground conductor 607a are formed on a surface of the semiconductor integrated circuit substrate 602 opposite to the transistor 603. Further, a through hole 605 is formed at a predetermined position of the semiconductor integrated circuit substrate 602, and the wiring 604 is formed by the through hole 604.
And the external terminal 606 are electrically connected. Further, a ground electrode (not shown) is formed on the surface of the semiconductor integrated circuit substrate 602 on the transistor 603 side. The ground electrode is formed on the semiconductor integrated circuit substrate 602 and has another through hole (not shown) different from the through hole 605.
Is electrically connected to the ground conductor 607a.

【0072】一方、シリコン基板601の半導体集積回
路基板602側の面には凹部614が形成されている。
凹部614内部の、配線604に対応する部分に、柱状
突起部608が形成されている。シリコン基板601
の、凹部614側と反対側の面には、外部端子612及
び接地導体607bが形成されている。また、シリコン
基板601には、シリコン基板601の、外部端子61
2が形成された面から、凹部614の底面に貫通するス
ルーホール611が形成され、スルーホール611の一
端と外部電極612とが電気的に接続している。
On the other hand, a concave portion 614 is formed on the surface of the silicon substrate 601 on the semiconductor integrated circuit substrate 602 side.
A columnar protrusion 608 is formed in a portion corresponding to the wiring 604 inside the concave portion 614. Silicon substrate 601
The external terminal 612 and the ground conductor 607b are formed on the surface of the side opposite to the concave portion 614 side. The external terminals 61 of the silicon substrate 601 are provided on the silicon substrate 601.
A through hole 611 penetrating the bottom surface of the recess 614 is formed from the surface where the second electrode 2 is formed, and one end of the through hole 611 is electrically connected to the external electrode 612.

【0073】このようなシリコン基板601の凹部61
4側の面と、半導体集積回路基板602のトランジスタ
603側の面とが、凹部614にトランジスタ603が
納まるように接着材613を介して貼り合わされてい
る。半導体集積回路基板602とシリコン基板601と
を貼り合わせる際、突起部608の先端面及び、突起部
608の側面、凹部614底面の、スルーホール611
が形成された部分に選択的に導電性接着材601を付着
させる。これにより、柱状突起部608の先端と配線6
04とが導電性接着材610を介して貼り合わせられる
と共に、配線604と外部端子612とが導電性接着材
610を介して電気的に接続される。
The recess 61 of such a silicon substrate 601
The surface on the fourth side and the surface on the transistor 603 side of the semiconductor integrated circuit substrate 602 are bonded to each other via an adhesive 613 so that the transistor 603 is accommodated in the concave portion 614. When the semiconductor integrated circuit substrate 602 and the silicon substrate 601 are bonded to each other, a through hole 611 at the tip end surface of the protrusion 608, the side surface of the protrusion 608, and the bottom of the recess 614.
The conductive adhesive 601 is selectively adhered to the portion where is formed. Thereby, the tip of the columnar projection 608 and the wiring 6
04 are bonded via a conductive adhesive 610, and the wiring 604 and the external terminal 612 are electrically connected via the conductive adhesive 610.

【0074】また、図9では示されていないが、半導体
集積回路基板602の接地導体607aと、シリコン基
板601の接地導体607bとが、必要に応じて、凹部
614の内部の、柱状突起部608と異なる柱状突起部
(不図示)の先端面及び側面に形成される導電性接着材
と、半導体集積回路基板602及びシリコン基板601
のそれぞれに形成されるスルーホール(不図示)とによ
って電気的に接続される。凹部614の内部には、半導
体集積回路基板602とシリコン基板601とを貼り合
わせた時の雰囲気が封止されている。
Although not shown in FIG. 9, the grounding conductor 607a of the semiconductor integrated circuit board 602 and the grounding conductor 607b of the silicon substrate 601 may be connected to the columnar projection 608 inside the recess 614 as necessary. Conductive adhesive formed on the tip end surface and side surface of a columnar projection (not shown) different from the above, and a semiconductor integrated circuit substrate 602 and a silicon substrate 601
Are electrically connected to each other by through holes (not shown) formed in each of them. The atmosphere when the semiconductor integrated circuit substrate 602 and the silicon substrate 601 are bonded to each other is sealed inside the concave portion 614.

【0075】上記の半導体装置の導電性接着材610を
形成する方法としては、柱状突起部608を形成した
後、フォトマスク塗布、マスク露光、金属蒸着及び、リ
フトオフ法の工程を行うことによって、柱状突起部60
8の先端面及び側面や、凹部614の底面などに選択的
に導電性接着材610を形成する。また、スルーホール
611、外部端子612及び接地導体607bを形成す
る工程としては、第1の実施形態で半導体装置の製造方
法を説明した図2(d)の工程において、シリコン基板
712と半導体集積回路基板715とを貼り合わせた後
に、シリコン基板712の、半導体集積回路基板715
側と反対側の面にスルーホールや接地導体を形成すれば
よい。
As a method of forming the conductive adhesive 610 of the semiconductor device, a columnar projection 608 is formed, and then photomask coating, mask exposure, metal deposition, and a lift-off method are performed. Protrusion 60
The conductive adhesive material 610 is selectively formed on the front end surface and side surface of the substrate 8, the bottom surface of the concave portion 614, and the like. The process of forming the through hole 611, the external terminal 612, and the ground conductor 607b is the same as the process of FIG. 2D for describing the method of manufacturing a semiconductor device in the first embodiment. After bonding the substrate 715, the semiconductor integrated circuit substrate 715 of the silicon substrate 712 is
A through hole or a ground conductor may be formed on the surface opposite to the side.

【0076】上述したように、本実施形態の半導体装置
では、柱状突起部608の先端面及び側面や、凹部61
4の底面に形成された導電性接着材610を介して、半
導体集積回路基板602とシリコン基板601との間で
電気的な接続を行われる。シリコン基板601にも集積
回路を形成して、その集積回路と半導体集積回路基板6
02とを、凹部614内の柱状突起部を用いて電気的に
接続することにより、小型で高密度化された半導体装置
が得られる。
As described above, in the semiconductor device of the present embodiment, the tip end face and side face of the columnar projection 608 and the recess 61
Electrical connection is made between the semiconductor integrated circuit substrate 602 and the silicon substrate 601 via the conductive adhesive 610 formed on the bottom surface of the substrate 4. An integrated circuit is also formed on the silicon substrate 601 and the integrated circuit and the semiconductor integrated circuit substrate 6 are formed.
02 is electrically connected using the columnar projections in the recess 614, whereby a small-sized and high-density semiconductor device can be obtained.

【0077】上述した第3〜第5の実施形態において、
図中では外部端子が2個しか示されていないが、信号用
及びバイアス用に多くの外部端子が形成されていてもよ
い。
In the third to fifth embodiments described above,
Although only two external terminals are shown in the figure, many external terminals may be formed for signal and bias.

【0078】また、第3〜第5の実施形態における半導
体装置に用いられた接着材としては、AuSnなどの金
属や、フォトレジストなどの有機材料などが用いられ
る。
As the adhesive used for the semiconductor device in the third to fifth embodiments, a metal such as AuSn or an organic material such as a photoresist is used.

【0079】[0079]

【発明の効果】以上説明したように本発明は、半導体素
子が貼り合わせられる基板の一面に凹部が形成され、基
板の凹部側の面と、半導体素子の、能動素子が形成され
た面とが、凹部に能動素子が納まるようにフォトレジス
トを介して貼り合わせられるので、凹部の内部に、その
貼り合わせ時の雰囲気が封止され、凹部によって能動素
子が気密封止される。従って、気密封止するために樹脂
を用いる必要がないので、高周波特性の劣化がなく、気
密封止された半導体装置が得られるという効果がある。
As described above, according to the present invention, a concave portion is formed on one surface of a substrate to which a semiconductor element is bonded, and the surface of the substrate on the concave side and the surface of the semiconductor element on which the active element is formed are formed. , Photoresist so that the active element fits into the recess
Because it is bonded via the bets, the inside of the recess, the atmosphere during bonding that is sealed, an active device is hermetically sealed by the recess. Accordingly, since it is not necessary to use a resin for hermetic sealing, there is an effect that a high-frequency characteristic is not deteriorated and a hermetically sealed semiconductor device is obtained.

【0080】また、上記の基板の材質として半導体が用
いられることにより、基板及び半導体素子は、加工精度
の高い半導体の製造プロセスを経て製作されるので、基
板及び半導体素子の面精度は良好である。その結果、高
い気密性が確保された半導体装置が得られるという効果
がある。
Further, since a semiconductor is used as a material of the above-described substrate, the substrate and the semiconductor element are manufactured through a semiconductor manufacturing process with high processing accuracy, so that the surface accuracy of the substrate and the semiconductor element is good. . As a result, there is an effect that a semiconductor device with high airtightness can be obtained.

【0081】さらに、基板の凹部の内壁に導電性の金属
層を形成することにより、電気的に良好にシールドされ
た半導体装置が得られるという効果がある。
Further, by forming a conductive metal layer on the inner wall of the concave portion of the substrate, there is an effect that a semiconductor device that is electrically well shielded can be obtained.

【0082】また、本発明は、半導体装置の製造方法に
おいて、一面に複数の凹部が形成された第1の半導体基
板と、一面に複数の能動素子が形成された第2の半導体
基板とを、各能動素子が、各能動素子に対応する凹部に
納まるように貼り合わせた後、チップ分割を行って半導
体装置を製造するので、凹部に能動素子が納められて気
密封止された半導体装置を安価で大量に製造することが
できるという効果がある。
According to the present invention, in a method of manufacturing a semiconductor device, a first semiconductor substrate having a plurality of recesses formed on one surface and a second semiconductor substrate having a plurality of active elements formed on one surface are provided. After bonding each active element so that it fits into the concave part corresponding to each active element, the semiconductor device is manufactured by dividing the chip, so that the active element is stored in the concave part and the hermetically sealed semiconductor device is inexpensive. This has the effect that it can be mass-produced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態の半導体装置を説明す
るための斜視図である。
FIG. 1 is a perspective view illustrating a semiconductor device according to a first embodiment of the present invention.

【図2】図1に示される半導体装置の製造方法を説明す
るための図である。
FIG. 2 is a view illustrating a method of manufacturing the semiconductor device shown in FIG. 1;

【図3】本発明の第2の実施形態の半導体装置の製造方
法を説明するための図である。
FIG. 3 is a diagram illustrating a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図4】本発明の第2の実施形態の半導体装置の製造方
法を説明するための図である。
FIG. 4 is a view illustrating a method of manufacturing a semiconductor device according to a second embodiment of the present invention.

【図5】本発明の第3の実施形態の半導体装置を示す断
面図である。
FIG. 5 is a sectional view showing a semiconductor device according to a third embodiment of the present invention.

【図6】図1に示される半導体装置の変形例を示す断面
図である。
FIG. 6 is a sectional view showing a modification of the semiconductor device shown in FIG. 1;

【図7】図6に示される半導体装置の変形例を示す断面
図である。
FIG. 7 is a sectional view showing a modification of the semiconductor device shown in FIG. 6;

【図8】本発明の第4の実施形態の半導体装置を示す断
面図である。
FIG. 8 is a sectional view showing a semiconductor device according to a fourth embodiment of the present invention.

【図9】本発明の第5の実施形態の半導体装置を示す断
面図である。
FIG. 9 is a sectional view showing a semiconductor device according to a fifth embodiment of the present invention.

【図10】従来の技術による半導体装置を示す断面図で
ある。
FIG. 10 is a sectional view showing a semiconductor device according to a conventional technique.

【図11】従来の技術による半導体装置を示す断面図で
ある。
FIG. 11 is a sectional view showing a semiconductor device according to a conventional technique.

【符号の説明】 1、20、40、50、601、712、812 シ
リコン基板 2、21、51、602、715、815 半導体集
積回路基板 3、26、36、46、47、56、607a、607
b 接地導体 4 高周波電極パッド 5 バイアス供給電極パッド 6、28、48、59、614、713、813 凹
部 22、52、603 トランジスタ 23、53、604 配線 24、54、605、611 スルーホール 25、55、606、612 外部端子 27、57、613 接着材 58、608 柱状突起部 610 導電性接着材 716 スクライブ線 811 サファイア基板 814 第1のスクライブ線 816 第2のスクライブ線
[Description of Signs] 1, 20, 40, 50, 601, 712, 812 Silicon substrate 2, 21, 51, 602, 715, 815 Semiconductor integrated circuit substrate 3, 26, 36, 46, 47, 56, 607a, 607
b Ground conductor 4 High-frequency electrode pad 5 Bias supply electrode pad 6, 28, 48, 59, 614, 713, 813 Concave portion 22, 52, 603 Transistor 23, 53, 604 Wiring 24, 54, 605, 611 Through hole 25, 55 , 606, 612 External terminal 27, 57, 613 Adhesive 58, 608 Columnar protrusion 610 Conductive adhesive 716 Scribe line 811 Sapphire substrate 814 First scribe line 816 Second scribe line

Claims (16)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一面に能動素子が形成された半導体素子
と、該半導体素子が実装される基板とを有する半導体装
置において、 前記基板の一面に凹部が形成され、前記基板の凹部側の
面と、前記半導体素子の能動素子側の面とが、前記凹部
に前記能動素子が納まるようにフォトレジストを介して
貼り合わされていることを特徴とする半導体装置。
1. A semiconductor device having a semiconductor element having an active element formed on one surface and a substrate on which the semiconductor element is mounted, wherein a concave portion is formed on one surface of the substrate, and a surface of the substrate on the concave side is provided. A semiconductor device, wherein a surface of the semiconductor element on the active element side is bonded via a photoresist so that the active element fits in the recess.
【請求項2】 前記基板の材質として半導体が用いられ
ている請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein a semiconductor is used as a material of said substrate.
【請求項3】 前記半導体素子が集積回路である請求項
1または2に記載の半導体装置。
3. The semiconductor device according to claim 1, wherein said semiconductor element is an integrated circuit.
【請求項4】 前記半導体素子または前記基板の少なく
とも一部の面には、導電性の金属層が形成されている請
求項1〜3のいずれか1項に記載の半導体装置。
4. The semiconductor device according to claim 1, wherein a conductive metal layer is formed on at least a part of the surface of the semiconductor element or the substrate.
【請求項5】 前記基板の凹部の内壁には、導電性の金
属層が形成されている請求項1〜4のいずれか1項に記
載の半導体装置。
5. The semiconductor device according to claim 1, wherein a conductive metal layer is formed on an inner wall of the concave portion of the substrate.
【請求項6】 前記半導体素子の、前記能動素子側と反
対側の面に外部端子が形成され、前記半導体素子に、該
外部端子と前記能動素子とを電気的に接続するためのバ
イアホールまたはスルーホールが形成されている請求項
1〜5のいずれか1項に記載の半導体装置。
6. An external terminal is formed on a surface of the semiconductor element opposite to the active element side, and a via hole or a via hole for electrically connecting the external terminal and the active element to the semiconductor element. The semiconductor device according to claim 1, wherein a through hole is formed.
【請求項7】 前記基板の凹部の内部に柱状突起部が形
成され、該柱状突起部の先端が、前記半導体素子また
は、前記半導体素子に形成された能動素子に接触してい
る請求項1〜6のいずれか1項に記載の半導体装置。
7. A columnar projection is formed inside a recess of the substrate, and a tip of the columnar projection contacts the semiconductor element or an active element formed on the semiconductor element. 7. The semiconductor device according to any one of 6.
【請求項8】 前記基板の凹部の内部に柱状突起部が形
成されると共に、該柱状突起部の先端面及び側面に導電
層が形成され、該導電層を介して前記半導体素子と前記
基板との間が電気的に接続されている請求項1〜7のい
ずれか1項に記載の半導体装置。
8. A columnar projection is formed inside a concave portion of the substrate, and a conductive layer is formed on a tip surface and a side surface of the columnar projection, and the semiconductor element and the substrate are connected to each other via the conductive layer. The semiconductor device according to any one of claims 1 to 7, wherein the semiconductor device is electrically connected between the semiconductor devices.
【請求項9】 前記基板の、前記凹部側と反対側の面に
外部端子が形成され、前記基板に、該外部端子と、前記
柱状突起部の先端面及び側面の前記導電層とを電気的に
接続するためのスルーホールが形成されている請求項8
に記載の半導体装置。
9. An external terminal is formed on a surface of the substrate opposite to the concave side, and the substrate is electrically connected to the conductive layer on a tip end surface and a side surface of the columnar protrusion. 9. A through-hole for connecting to a hole is formed.
3. The semiconductor device according to claim 1.
【請求項10】 第1の半導体基板の一面に、第2の半
導体基板の一面に形成された複数の能動素子の各々に対
応する凹部を複数形成する工程と、前記第2の半導体基
板の各能動素子が、各能動素子に対応する凹部に納まる
ように前記第1の半導体基板と前記第2の半導体基板と
を貼り合わせる工程と、前記第1及び第2の半導体基板
が貼り合わされたものをチップに分割する工程とを少な
くとも含むことを特徴とする半導体装置の製造方法。
10. A step of forming a plurality of concave portions corresponding to each of a plurality of active elements formed on one surface of a second semiconductor substrate on one surface of a first semiconductor substrate; A step of bonding the first semiconductor substrate and the second semiconductor substrate so that an active element fits into a recess corresponding to each active element; and a step of bonding the first and second semiconductor substrates together. A method of manufacturing a semiconductor device, comprising at least a step of dividing into chips.
【請求項11】 第1の半導体基板の一面に、第2の半
導体基板の一面に形成された複数の能動素子の各々に対
応する凹部を複数形成する工程と、前記第2の半導体基
板の各能動素子が、各能動素子に対応する凹部に納まる
ように前記第1の半導体基板と前記第2の半導体基板と
を貼り合わせる工程と、前記第2の半導体基板にスルー
ホールを形成する工程と、前記第1及び第2の半導体基
板が貼り合わされたものをチップに分割する工程とをこ
の順番で行うことを特徴とする半導体装置の製造方法。
11. A step of forming, on one surface of a first semiconductor substrate, a plurality of recesses corresponding to each of a plurality of active elements formed on one surface of a second semiconductor substrate; A step of bonding the first semiconductor substrate and the second semiconductor substrate so that the active element fits into a recess corresponding to each active element; and a step of forming a through hole in the second semiconductor substrate. And a step of dividing the bonded first and second semiconductor substrates into chips in this order.
【請求項12】 前記第1の半導体基板の一面に前記凹
部を複数形成する工程の前に前記第1の半導体基板の他
面にサファイア基板を貼り合わせて前記第1の半導体基
板の一面に前記凹部を複数形成した後、前記第1の半導
体基板の凹部側の面にスクライブ線を形成し、前記第1
及び第2の半導体基板を貼り合わせる工程を行う際に、
前記サファイア基板及び前記スクライブ線を通して前記
第2の半導体基板の能動素子側の面を透視して前記第1
の半導体基板と前記第2の半導体基板とを目合わせする
請求項10または11に記載の半導体装置の製造方法。
12. A sapphire substrate is attached to the other surface of the first semiconductor substrate before the step of forming the plurality of recesses on one surface of the first semiconductor substrate. After forming a plurality of recesses, a scribe line is formed on the surface of the first semiconductor substrate on the side of the recesses,
And when performing the step of bonding the second semiconductor substrate,
The first sapphire substrate and the scribe lines are used to see through the surface of the second semiconductor substrate on the active element side, and the first
The method of manufacturing a semiconductor device according to claim 10, wherein the semiconductor substrate is aligned with the second semiconductor substrate.
【請求項13】 前記第1及び第2の半導体基板を貼り
合わせる工程を行う際に、前記第1の半導体基板の凹部
側の面の、凹部以外の部分に金属層を形成し、該金属層
を介して前記第1及び第2の半導体基板を貼り合わせる
請求項10、11または12に記載の半導体装置の製造
方法。
13. A step of bonding the first and second semiconductor substrates, wherein a metal layer is formed on a portion of the first semiconductor substrate on the concave side other than the concave, and The method of manufacturing a semiconductor device according to claim 10, wherein the first and second semiconductor substrates are bonded to each other via a substrate.
【請求項14】 前記第1の半導体基板の凹部の内壁
に、さらに金属層を形成する請求項13に記載の半導体
装置の製造方法。
14. The method according to claim 13, further comprising forming a metal layer on an inner wall of the concave portion of the first semiconductor substrate.
【請求項15】 前記第1及び第2の半導体基板を貼り
合わせる工程を行う際に、前記第1の半導体基板の凹部
側の面の、凹部以外の部分に有機化合物を形成し、該有
機化合物を介して前記第1及び第2の半導体基板を貼り
合わせる請求項10、11または12に記載の半導体装
置の製造方法。
15. An organic compound is formed in a portion other than the concave portion on the concave portion side surface of the first semiconductor substrate when performing the step of bonding the first and second semiconductor substrates. The method of manufacturing a semiconductor device according to claim 10, wherein the first and second semiconductor substrates are bonded to each other via a substrate.
【請求項16】 前記第1及び第2の半導体基板を貼り
合わせる工程を行う際に、前記第1の半導体基板の凹部
側の面の、凹部以外の部分にフォトレジストを形成し、
該フォトレジストを介して前記第1及び第2の半導体基
板を貼り合わせる請求項10、11または12に記載の
半導体装置の製造方法。
16. When performing the step of bonding the first and second semiconductor substrates, a photoresist is formed on a portion other than the concave portion of the concave-side surface of the first semiconductor substrate;
The method of manufacturing a semiconductor device according to claim 10, wherein the first and second semiconductor substrates are bonded together via the photoresist.
JP9203406A 1997-07-29 1997-07-29 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3039463B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9203406A JP3039463B2 (en) 1997-07-29 1997-07-29 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9203406A JP3039463B2 (en) 1997-07-29 1997-07-29 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH1154643A JPH1154643A (en) 1999-02-26
JP3039463B2 true JP3039463B2 (en) 2000-05-08

Family

ID=16473542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9203406A Expired - Fee Related JP3039463B2 (en) 1997-07-29 1997-07-29 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3039463B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818464B2 (en) * 2001-10-17 2004-11-16 Hymite A/S Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes
JP2006173557A (en) * 2004-11-22 2006-06-29 Toshiba Corp Hollow type semiconductor apparatus and its manufacture
US20070004079A1 (en) * 2005-06-30 2007-01-04 Geefay Frank S Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips
JP4837328B2 (en) * 2005-08-01 2011-12-14 新光電気工業株式会社 Semiconductor device and manufacturing method of semiconductor device
JP5663999B2 (en) * 2010-07-27 2015-02-04 住友電気工業株式会社 Semiconductor device and manufacturing method thereof
US8759950B2 (en) * 2011-05-05 2014-06-24 Intel Corporation Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same

Also Published As

Publication number Publication date
JPH1154643A (en) 1999-02-26

Similar Documents

Publication Publication Date Title
US6114635A (en) Chip-scale electronic component package
US5606198A (en) Semiconductor chip with electrodes on side surface
US3996603A (en) RF power semiconductor package and method of manufacture
JPH01166543A (en) Vlsi package
US4246697A (en) Method of manufacturing RF power semiconductor package
US4949163A (en) Semiconductor integrated circuit device particularly for high speed logic operations
JP2008524836A (en) Small microwave package and method of manufacturing the package
KR100420793B1 (en) Power Microwave Hybrid Integrated Circuits
JPH11177027A (en) Integrated-circuit semiconductor chip and single-sided package containing inductive coil and manufacture thereof
JP3287408B2 (en) Semiconductor device and method of forming semiconductor substrate through conductor
US4736273A (en) Power semiconductor device for surface mounting
JP3039463B2 (en) Semiconductor device and manufacturing method thereof
JP2003007910A (en) Semiconductor device
CA1301949C (en) Device for interconnection and protection of a bare microwave componentchip
JPH1041420A (en) High frequency device package
JP2991168B2 (en) Semiconductor device and manufacturing method thereof
US6884656B2 (en) Semiconductor device having a flip-chip construction
JP3601462B2 (en) Electronic component package structure
JPH03132101A (en) Surface mounting type semiconductor device andits method
JP2002368027A (en) Method of manufacturing semiconductor device
JPH0228335A (en) Manufacture of monolithic integrated circuit element
JP2970622B2 (en) Semiconductor device and manufacturing method thereof
JP2773685B2 (en) Semiconductor device
JP2666156B2 (en) Film carrier for high frequency IC
JPH06104641A (en) Surface mount type oscillator

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees