JP3038961B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3038961B2
JP3038961B2 JP3069631A JP6963191A JP3038961B2 JP 3038961 B2 JP3038961 B2 JP 3038961B2 JP 3069631 A JP3069631 A JP 3069631A JP 6963191 A JP6963191 A JP 6963191A JP 3038961 B2 JP3038961 B2 JP 3038961B2
Authority
JP
Japan
Prior art keywords
diffusion layer
type diffusion
layer region
connection hole
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3069631A
Other languages
Japanese (ja)
Other versions
JPH04304629A (en
Inventor
誠 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3069631A priority Critical patent/JP3038961B2/en
Publication of JPH04304629A publication Critical patent/JPH04304629A/en
Application granted granted Critical
Publication of JP3038961B2 publication Critical patent/JP3038961B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にタングステンの選択気相成長法によるp型の
拡散層領域との接続部の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a connection portion with a p-type diffusion layer region by selective vapor deposition of tungsten.

【0002】[0002]

【従来の技術】拡散層領域に開口した接続孔に選択気相
成長法によるタングステン層を埋込む方法が、例えば特
開昭63−280442号公報に開示されている。図3
に示す工程順の縦断面図により、この開示内容を説明す
る。
2. Description of the Related Art A method of burying a tungsten layer by selective vapor deposition in a connection hole opened in a diffusion layer region is disclosed in, for example, Japanese Patent Application Laid-Open No. 63-280442. FIG.
This disclosure will be described with reference to longitudinal sectional views in the order of steps shown in FIG.

【0003】まず、n型シリコン基板301表面にLO
COS法によりフィールド酸化膜302を形成し、B+
イオンのイオン注入によりp+ 型拡散層領域303を形
成する。続いて、全面に層間絶縁膜305を堆積し、p
+ 型拡散層領域303に達する接続孔306を開口する
〔図3(a)〕。
[0003] First, an LO is placed on the surface of an n-type silicon substrate 301.
A field oxide film 302 is formed by the COS method, and B +
A p + -type diffusion layer region 303 is formed by ion implantation of ions. Subsequently, an interlayer insulating film 305 is deposited on the entire surface,
A connection hole 306 reaching the + type diffusion layer region 303 is opened [FIG. 3 (a)].

【0004】次に、接続孔306の底部に露出したp+
型拡散層領域303に、再びB+ イオンのイオン注入を
行なう〔図3(b)〕。
Next, the p + exposed at the bottom of the connection hole 306 is formed.
B + ions are again implanted into the mold diffusion layer region 303 (FIG. 3B).

【0005】次に、接続孔306内に、選択気相成長法
によりタングステン層308を埋込む〔図3(c)〕。
これにより、層間絶縁膜305上に形成する金属配線
(図示せず)とp+ 型拡散層領域303との間の電気的
な接続を行なう。
Next, a tungsten layer 308 is buried in the connection hole 306 by a selective vapor deposition method (FIG. 3C).
As a result, an electrical connection is made between the metal wiring (not shown) formed on interlayer insulating film 305 and p + type diffusion layer region 303.

【0006】[0006]

【発明が解決しようとする課題】従来のタングステン層
による接続孔の埋込み方法では、n+ 型拡散層領域に対
する接続に比べてp+ 型拡散層領域に対する接続はコン
タクト抵抗が高く,かつばらつくという問題点を有して
いる。
In the conventional method of burying a contact hole with a tungsten layer, the connection to the p + -type diffusion layer region has a higher contact resistance and varies as compared with the connection to the n + -type diffusion layer region. Have a point.

【0007】このようなp+ 型拡散層領域に対する接続
孔へのタングステン層の埋込みによる特有の抵抗値の不
安定性は選択気相成長法において原料ガスとなるWF6
とp+ 型の拡散層,あるいはn+ 型の拡散層との間の反
応における核生成点の数の差に基ずくものであること
が、本発明者の詳細な実験を結果より明かになった。
[0007] The peculiar instability of the resistance value due to the embedding of the tungsten layer in the contact hole with respect to the p + type diffusion layer region is caused by the fact that WF 6 serving as a source gas in the selective vapor deposition method is used.
It is clear from the results of detailed experiments by the inventor that the present invention is based on the difference in the number of nucleation points in the reaction between the p + type diffusion layer and the n + type diffusion layer. Was.

【0008】図4は、本発明者により調べられたp+
の拡散層,およびn+ 型の拡散層とWF6 との反応の違
いを示すグラフである。基板温度を230℃,WF6
分圧を0.5mTorrとしたとき、p+ 型の拡散層,
およびn+ 型の拡散層とWF6 との間で (2/3)・WF6 +Si→(2/3)・W+SiF4 ↑…………(1) というSi還元反応を起したとき、生成するSiF4
生成量と反応時間との関係を示したグラフである。
FIG. 4 is a graph showing the difference in the reaction between WF 6 and the p + -type diffusion layer and the n + -type diffusion layer examined by the present inventors. When the substrate temperature is 230 ° C. and the partial pressure of WF 6 is 0.5 mTorr, the p + type diffusion layer
And (2/3) ・ WF 6 + Si → (2/3) ・ W + SiF 4で between the n + -type diffusion layer and WF 6 , which is generated when 4 is a graph showing the relationship between the amount of SiF 4 produced and the reaction time.

【0009】この結果から、n+ 型の拡散層に比べてp
+ 型の拡散層の方が、(1)式の反応が停止するまでの
時間が長いことがわかる。このことは、p+ 型の拡散層
の方がn+ 型の拡散層に比べて成膜初期にタングステン
の核生成を生ずる数が少なく、核生成による結晶粒同志
の接触に基ずく結晶成長,これによる緻密な膜の形成に
時間が長くかかることを示している。
From these results, it can be seen that p is smaller than that of the n + type diffusion layer.
It can be seen that the + type diffusion layer has a longer time until the reaction of the formula (1) stops. This means that the p + -type diffusion layer has a smaller number of nucleation of tungsten in the initial stage of film formation than the n + -type diffusion layer, and the crystal growth based on the contact of crystal grains by nucleation, This indicates that it takes a long time to form a dense film by this.

【0010】一般に、タングステンの選択気相成長法で
は、H2 還元,あるいはSiH4 還元等により成膜を行
なうため、(1)式のようなWF6 とSiとの反応は成
膜初期におけるごく短かい時間でのみ進行する。p+
の拡散層では核生成点が少ないため、W/Si界面にお
ける実効的な接触面積がn+ 型の拡散層に比べて小さく
なる。このため、コンタクト抵抗の増加を引き起す。更
にこのように核生成点が少なく実効的な接触面積が小さ
い場合には、その空隙に未反応の弗化タングステン(W
X )を含有しているため、大気中およびその後のウェ
ット工程を経ることにより、W/Si界面でWが酸化さ
れ、抵抗が不安定となることが、本発明者の実験から明
かになった。
In general, in the selective vapor deposition of tungsten, a film is formed by H 2 reduction, SiH 4 reduction, or the like. Therefore, the reaction between WF 6 and Si as shown in the equation (1) is very small in the early stage of film formation. Progress only for a short time. Since the nucleation points are small in the p + type diffusion layer, the effective contact area at the W / Si interface is smaller than that in the n + type diffusion layer. This causes an increase in contact resistance. Further, when the nucleation point is small and the effective contact area is small, unreacted tungsten fluoride (W
Because it contains the F X), by passing through the atmosphere and subsequent wet process, the W is oxidized in W / Si interface, the resistance that becomes unstable, revealed from the experiments conducted by the present inventors Was.

【0011】[0011]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の所定領域に3b族元素を含む不
純物を拡散してp型の拡散層領域を形成する工程と、半
導体基板上に層間絶縁膜を形成してp型の拡散層領域に
達する接続孔を層間絶縁膜に形成する工程と、接続孔底
部に露出したp型の拡散層領域に3b族元素を含む不純
物の拡散,および5b族元素を含む不純物の拡散を行な
う工程と、接続孔内に選択気相成長法によりタングステ
ン層を埋込む工程と、を有している。
According to a method of manufacturing a semiconductor device of the present invention, a step of diffusing an impurity containing a Group 3b element into a predetermined region of a semiconductor substrate to form a p-type diffusion layer region; Forming a contact hole reaching the p-type diffusion layer region in the interlayer insulation film by forming an interlayer insulating film in the interlayer insulating film; diffusing an impurity containing a 3b group element into the p-type diffusion layer region exposed at the bottom of the contact hole; A step of diffusing impurities containing Group 5b and 5b elements; and a step of embedding a tungsten layer in the connection holes by selective vapor deposition.

【0012】[0012]

【実施例】次に、本発明について図面を参照して説明す
る。図1は、本発明の第1の実施例を説明するための工
程順の縦断面図である。
Next, the present invention will be described with reference to the drawings. FIG. 1 is a longitudinal sectional view in the order of steps for explaining a first embodiment of the present invention.

【0013】まず、図1(a)に示すように、n型シリ
コン基板101表面にフィールド酸化膜102を形成し
た後、熱酸化によりn型シリコン基板101表面に膜厚
30nm程度のシリコン酸化膜(図示せず)を形成す
る。70keVの加速電圧,5×1015cm-2のドース
量でBF2 + のイオン注入を行ない、900℃の窒素雰
囲気中で熱処理を行ない、p+ 型拡散層領域103を形
成する。続いて、上述のシリコン酸化膜を除去した後、
気相成長法により全面に膜厚100nm程度のシリコン
酸化膜104,膜厚1μm程度のBPSG膜105を順
次堆積する。
First, as shown in FIG. 1A, after a field oxide film 102 is formed on the surface of an n-type silicon substrate 101, a silicon oxide film (about 30 nm thick) is formed on the surface of the n-type silicon substrate 101 by thermal oxidation. (Not shown). BF 2 + ions are implanted at an acceleration voltage of 70 keV and a dose of 5 × 10 15 cm −2 , and heat treatment is performed in a nitrogen atmosphere at 900 ° C. to form a p + -type diffusion layer region 103. Subsequently, after removing the silicon oxide film described above,
A silicon oxide film 104 having a thickness of about 100 nm and a BPSG film 105 having a thickness of about 1 μm are sequentially deposited on the entire surface by a vapor phase growth method.

【0014】次に、図1(b)に示すように、通常のフ
ォトリソグラフィー技術により接続孔106を形成した
後、気相成長法により膜厚30nm程度のシリコン酸化
膜107を全面に堆積する。続いて、70keVの加速
電圧,5×1015cm-2のドース量でBF2 + のイオン
注入を行ない、引き続いて、30keVの加速電圧,5
×1014cm-2のドース量で燐イオン(P+ )のイオン
注入を行なう。その後、900℃の窒素雰囲気中で10
分間の熱処理を行ない、ボロン,および燐の活性化を行
なう。なお、再度BF2 + のイオン注入を行うのは、n
型不純物の拡散による接続孔106部分でのp+ 型拡散
層領域103の層抵抗の上昇を防止するためである。
Next, as shown in FIG. 1B, after a connection hole 106 is formed by a usual photolithography technique, a silicon oxide film 107 having a thickness of about 30 nm is deposited on the entire surface by a vapor growth method. Subsequently, ion implantation of BF 2 + was performed at an acceleration voltage of 70 keV and a dose amount of 5 × 10 15 cm −2 , and subsequently, an acceleration voltage of 30 keV, 5
Phosphorus ion (P + ) ion implantation is performed at a dose of × 10 14 cm −2 . Then, in a nitrogen atmosphere at 900 ° C., 10
A heat treatment is performed for one minute to activate boron and phosphorus. It should be noted that the ion implantation of BF 2 + is performed again for n
This is to prevent an increase in the layer resistance of the p + -type diffusion layer region 103 at the connection hole 106 due to diffusion of the type impurity.

【0015】次に、図1(c)に示すように、シリコン
酸化膜107を除去した後、WF6のSiH4 還元によ
る選択気相成長法により、タングステン層108を接続
孔106内に埋込む。続いて、スパッタ法により全面に
アルミニウム膜を堆積し、通常のフォトリソグラフィー
技術によりこれをパターニングし、アルミニウム配線1
09を形成する。
Next, as shown in FIG. 1C, after the silicon oxide film 107 is removed, a tungsten layer 108 is buried in the connection hole 106 by a selective vapor deposition method using SiH 4 reduction of WF 6. Subsequently, an aluminum film is deposited on the entire surface by a sputtering method, and is patterned by a normal photolithography technique.
09 is formed.

【0016】本実施例においては、タングステン層10
8が成長するp+型拡散層領域103には燐(P)が含
まれており、WF6 とSiとの反応によるWの核生成点
の数が通常のp+ 型拡散層領域の場合より増加する。こ
れにより、W/Si界面での実効的な接触面積が増加
し、コンタクト抵抗は低減すると同時にばらつきの少な
い安定な値となる。
In this embodiment, the tungsten layer 10
The p + -type diffusion layer region 103 in which 8 grows contains phosphorus (P), and the number of W nucleation points due to the reaction between WF 6 and Si is larger than that in the normal p + -type diffusion layer region. To increase. As a result, the effective contact area at the W / Si interface is increased, and the contact resistance is reduced and, at the same time, a stable value with little variation is obtained.

【0017】図2は、本発明の第2の実施例を説明する
ための工程順の縦断面図である。第1の実施例と比べ
て、本実施例は接続孔に対する不純物の拡散方法が異な
っている。
FIG. 2 is a longitudinal sectional view in the order of steps for explaining a second embodiment of the present invention. This embodiment is different from the first embodiment in the method of diffusing impurities into the connection holes.

【0018】まず、第1の実施例と同様に、n型シリコ
ン基板201表面にフィールド酸化膜202,BF2 +
のイオン注入および窒素雰囲気中での熱処理によるp+
型拡散層領域203を形成し、気相成長法により全面に
膜厚100nm程度のシリコン酸化膜204,膜厚1μ
m程度のBPSG膜205を順次堆積する。続いて、接
続孔206を形成した後、気相成長法により膜厚30n
m程度のシリコン酸化膜207を全面に堆積する。次
に、図2(a)に示すように、30keVの加速電圧,
1×1014cm-2のドース量で砒素イオン(As+ )の
イオン注入を行なう。
First, as in the first embodiment, a field oxide film 202 and a BF 2 +
P of by heat treatment in ion implantation and in a nitrogen atmosphere +
Type diffusion layer region 203 is formed, a silicon oxide film 204 having a thickness of about 100 nm,
An about m BPSG film 205 is sequentially deposited. Subsequently, after forming the connection hole 206, a film thickness of 30 n
An about m silicon oxide film 207 is deposited on the entire surface. Next, as shown in FIG. 2A, an acceleration voltage of 30 keV,
Arsenic ions (As + ) are implanted at a dose of 1 × 10 14 cm −2 .

【0019】次に、図2(b)に示すように、シリコン
酸化膜207を除去した後、10Torrの水素
(H2 )雰囲気中で900℃に加熱して接続孔206底
部の自然酸化膜を除去し、B2 6 ガスを導入して接続
孔206底部にボロンを熱拡散する。イオン注入による
砒素は、これらの熱工程により活性化される。
Next, as shown in FIG. 2B, after removing the silicon oxide film 207, the silicon oxide film 207 is heated to 900 ° C. in a hydrogen (H 2 ) atmosphere of 10 Torr to remove the natural oxide film at the bottom of the connection hole 206. Then, B 2 H 6 gas is introduced to thermally diffuse boron at the bottom of the connection hole 206. Arsenic by ion implantation is activated by these thermal processes.

【0020】次に、図2(c)に示すように、WF6
SiH4還元を250℃で行ない、タングステン層20
8を接続孔206内に埋込む。続いて、スパッタ法によ
り全面にアルミニウム膜を500nm程度堆積し、通常
のフォトリソグラフィー技術によりこれをパターニング
し、アルミニウム配線209を形成する。
Next, as shown in FIG. 2C, WF 6 is reduced by SiH 4 at 250 ° C.
8 is embedded in the connection hole 206. Subsequently, an aluminum film is deposited on the entire surface to a thickness of about 500 nm by a sputtering method, and is patterned by a normal photolithography technique to form an aluminum wiring 209.

【0021】本実施例においては、接続孔206に拡散
する5b族元素が砒素であるため、表面近傍にのみ拡散
させることが可能になる。さらに、B2 6 を3b族元
素の拡散源とそして用いるため、拡散,活性化とタング
ステン層208の埋込みとが同一装置内で行なうことが
でき、しかも表面でのボロン濃度を高濃度化できるとい
う特徴を持っている。加えて、自然酸化膜の除去が可能
なため、より安定なコンタクト抵抗を得ることができ
る。
In this embodiment, since the group 5b element that diffuses into the connection hole 206 is arsenic, it can be diffused only near the surface. Further, since B 2 H 6 is used as a diffusion source of a 3b group element, diffusion and activation and the embedding of the tungsten layer 208 can be performed in the same device, and the boron concentration on the surface can be increased. It has the characteristic. In addition, since the natural oxide film can be removed, more stable contact resistance can be obtained.

【0022】[0022]

【発明の効果】以上説明したように本発明は、p+ 型拡
散層領域上へのタングステンの選択気相成長法におい
て、p+ 型拡散層領域表面に5b族元素を含む不純物拡
散を行ない、WF6 ガスのSi還元反応によるタングス
テンの核生成の数を増加させることにより安定なW/S
i界面を形成することになり、コンタクト抵抗の低減
化,安定化が行なえる。
The present invention described above, according to the present invention is the selective vapor deposition of tungsten on the p + -type diffusion layer region performs impurity diffusion comprising 5b group element p + -type diffusion layer region surface, Stable W / S by increasing the number of nucleation of tungsten by Si reduction reaction of WF 6 gas
An i-interface is formed, so that the contact resistance can be reduced and stabilized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を説明するための工程順
の縦断面図である。
FIG. 1 is a longitudinal sectional view in the order of steps for explaining a first embodiment of the present invention.

【図2】本発明の第2の実施例を説明するための工程順
の縦断面図である。
FIG. 2 is a longitudinal sectional view in the order of steps for explaining a second embodiment of the present invention.

【図3】従来の半導体装置の製造方法を説明するための
工程順の縦断面図である。
FIG. 3 is a longitudinal sectional view in the order of steps for explaining a conventional method of manufacturing a semiconductor device.

【図4】従来の半導体装置の製造方法の問題点を説明す
るための図であり、WF6 ガスのSi還元反応における
SiF4 ガス発生量の時間変化を示すグラフである。
FIG. 4 is a diagram for explaining a problem of a conventional method of manufacturing a semiconductor device, and is a graph showing a change over time of a generation amount of a SiF 4 gas in a Si reduction reaction of a WF 6 gas.

【符号の説明】[Explanation of symbols]

101,201,301 n型シリコン基板 102,202,302 フィールド酸化膜 103,203,303 p+ 型拡散層領域 104,107,204,207 シリコン酸化膜 105,205 BPSG膜 106,206,306 接続孔 108,208,308 タングステン層 109,209 アルミニウム配線 305 層間絶縁膜101, 201, 301 n-type silicon substrate 102, 202, 302 field oxide film 103, 203, 303 p + -type diffusion layer region 104, 107, 204, 207 silicon oxide film 105, 205 BPSG film 106, 206, 306 connection hole 108,208,308 Tungsten layer 109,209 Aluminum wiring 305 Interlayer insulating film

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−67630(JP,A) 月刊セミコンダクターワールド,Vo l.10,No.17(1991.11.20)p. 214−221 電子情報通信学会技術研究報告(信学 技報)Vo.91,No.332(1991.11. 21)p.19−24(SDM91−133) (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 H01L 21/768 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-4-67630 (JP, A) Monthly Semiconductor World, Vol. 10, No. 17 (November 20, 1991) p. 214-221 IEICE Technical Report (Technical Report of IEICE) Vo. 91, No. 332 (November 21, 1991) p. 19-24 (SDM91-133) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/28 H01L 21/768

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板の所定領域に3b族元素を含
む不純物を拡散してp型の拡散層領域を形成する工程
と、前記半導体基板上に層間絶縁膜を形成し、前記p型
の拡散層領域に達する接続孔を前記層間絶縁膜に形成す
る工程と、前記接続孔底部に露出した前記p型の拡散層
領域に、3b族元素を含む不純物の拡散,および5b族
元素を含む不純物の拡散を行なう工程と、前記接続孔内
に、選択気相成長法によりタングステン層を埋込む工程
と、を有することを特徴とする半導体装置の製造方法。
A step of diffusing an impurity containing a group 3b element into a predetermined region of a semiconductor substrate to form a p-type diffusion layer region; and forming an interlayer insulating film on the semiconductor substrate to form a p-type diffusion layer. Forming a connection hole reaching the layer region in the interlayer insulating film; diffusing an impurity containing a group 3b element and an impurity containing a group 5b element into the p-type diffusion layer region exposed at the bottom of the connection hole; A method of manufacturing a semiconductor device, comprising: a step of performing diffusion; and a step of burying a tungsten layer in the connection hole by a selective vapor deposition method.
【請求項2】 前記3b族元素を含む不純物が、2弗化
ボロンイオン,あるいはジボランであることを特徴とす
る請求項1記載の半導体装置の製造方法。
2. The method according to claim 1, wherein the impurity containing a Group 3b element is boron difluoride ion or diborane.
【請求項3】 前記5b族元素を含む不純物が、燐,あ
りいは砒素であることを特徴とする請求項1記載の半導
体装置の製造方法。
3. The method according to claim 1, wherein the impurity containing a group 5b element is phosphorus or arsenic.
JP3069631A 1991-04-02 1991-04-02 Method for manufacturing semiconductor device Expired - Lifetime JP3038961B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3069631A JP3038961B2 (en) 1991-04-02 1991-04-02 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3069631A JP3038961B2 (en) 1991-04-02 1991-04-02 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH04304629A JPH04304629A (en) 1992-10-28
JP3038961B2 true JP3038961B2 (en) 2000-05-08

Family

ID=13408402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3069631A Expired - Lifetime JP3038961B2 (en) 1991-04-02 1991-04-02 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3038961B2 (en)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
月刊セミコンダクターワールド,Vol.10,No.17(1991.11.20)p.214−221
電子情報通信学会技術研究報告(信学技報)Vo.91,No.332(1991.11.21)p.19−24(SDM91−133)

Also Published As

Publication number Publication date
JPH04304629A (en) 1992-10-28

Similar Documents

Publication Publication Date Title
JP2978748B2 (en) Method for manufacturing semiconductor device
JPH0367334B2 (en)
JPH0969496A (en) Polysilicon/tungsten silicide multilayer composite formed onintegrated circuit structure and manufacture thereof
KR100685205B1 (en) Semiconductor device having a hmp metal gate and method for manufacturing the same
JPS6050920A (en) Manufacture of semiconductor device
JP2000223571A (en) Method of forming contact of semiconductor element
JPH0794731A (en) Semiconductor device and its manufacturing method
JP3131436B2 (en) Method for manufacturing semiconductor device
JPH073819B2 (en) Refractory metal growth method
JP3038961B2 (en) Method for manufacturing semiconductor device
US5329161A (en) Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
JP3185235B2 (en) Method for manufacturing semiconductor device
JP3182833B2 (en) Thin film transistor and method of manufacturing the same
JPH09102469A (en) Manufacture of semiconductor device
JP3366053B2 (en) Method for manufacturing semiconductor device
JPH03209834A (en) Manufacture of mis semiconductor device
JPH02172218A (en) Manufacture of semiconductor device
JP2789930B2 (en) Method for manufacturing semiconductor device
KR920010125B1 (en) Method for fabricating devices and devices formed thereby
JPH0227769A (en) Semiconductor device
JPH05102074A (en) Mos transistor
JP3157194B2 (en) Method for manufacturing semiconductor device
JPH11176959A (en) Manufacture of semiconductor device
JPH05251358A (en) Manufacture of semiconductor device
JPH08250507A (en) Deposition method of semiconductor film

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000201