JP3037989B2 - Multi-chip type photoelectric conversion device - Google Patents
Multi-chip type photoelectric conversion deviceInfo
- Publication number
- JP3037989B2 JP3037989B2 JP2266334A JP26633490A JP3037989B2 JP 3037989 B2 JP3037989 B2 JP 3037989B2 JP 2266334 A JP2266334 A JP 2266334A JP 26633490 A JP26633490 A JP 26633490A JP 3037989 B2 JP3037989 B2 JP 3037989B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- signal
- chip
- common
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マルチチップ型光電変換装置に係り、特に
各チップ間のレベル差を小さくし、SN比を向上させたマ
ルチチップ型光電変換装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-chip photoelectric conversion device, and more particularly to a multi-chip photoelectric conversion device in which a level difference between chips is reduced and an SN ratio is improved. About.
［従来の技術］ 以下、従来のマルチチップ型光電変換装置及びその装
置に使用されるチップの構成について、第６図および第
５図を用いて説明する。[Prior Art] Hereinafter, a conventional multi-chip type photoelectric conversion device and a configuration of a chip used in the device will be described with reference to FIGS. 6 and 5. FIG.
第５図は、一チップ内に設けられる光電変換素子及び
信号読み出し回路の回路構成図である。FIG. 5 is a circuit configuration diagram of a photoelectric conversion element and a signal readout circuit provided in one chip.
第６図は、マルチチップ型光電変換装置の構成を説明
するための概略的構成図である。FIG. 6 is a schematic configuration diagram for explaining a configuration of a multi-chip photoelectric conversion device.
第５図に示すように、チップ内には、光電変換素子と
なる画素10、画素10から読出された光電変換信号を一時
的に蓄積する蓄積容量20、蓄積容量20から出力信号線に
信号を出力するための走査回路30、出力信号線を基準電
位にリセットするためのリセット用のトランジスタ40、
出力信号線の信号を増幅するアンプ50、アンプ50の外部
出力を制御する出力スイッチ用のトランジスタ60、画素
10のエミッタ及び水平出力線をリセットするトランジス
タ21、画素10から読出された信号を蓄積容量20に転送す
る転送用のトランジスタ22、蓄積容量20をリセットする
トランジスタ23、蓄積容量20に蓄積された信号を出力信
号線に転送する転送用のトランジスタ24から成ってい
る。また、各画素及び回路を駆動するロジック回路70も
内蔵されている。As shown in FIG. 5, a pixel 10 serving as a photoelectric conversion element, a storage capacitor 20 for temporarily storing a photoelectric conversion signal read from the pixel 10, and a signal from the storage capacitor 20 to an output signal line are provided in the chip. A scanning circuit 30 for outputting, a reset transistor 40 for resetting an output signal line to a reference potential,
Amplifier 50 that amplifies the signal of the output signal line, transistor 60 for an output switch that controls the external output of amplifier 50, pixel
A transistor 21 for resetting the emitter and horizontal output line of the transistor 10, a transfer transistor 22 for transferring a signal read from the pixel 10 to a storage capacitor 20, a transistor 23 for resetting the storage capacitor 20, and a signal stored in the storage capacitor 20 To the output signal line. Further, a logic circuit 70 for driving each pixel and circuit is also incorporated.
なお、本構成例では画素10は、バイポーラトランジス
タと同等な構成を有し、ベースに光照射により生成され
たキャリアを蓄積し、エミッタから該キャリアに対応す
る信号を出力するバイポーラ型センサＴと、ベースをリ
セットするためのトランジスタＭとから構成されてい
る。In the present configuration example, the pixel 10 has a configuration equivalent to a bipolar transistor, stores a carrier generated by light irradiation on a base, and outputs a signal corresponding to the carrier from an emitter. And a transistor M for resetting the base.
φHS，φH1，φH2は走査回路30を制御するパルス、φ
VC，φRF，φT，φCR，φHC，φOUTはそれぞれトランジ
スタ21,M,22,23,40,60を制御するパルスである。φ HS , φ H1 and φ H2 are pulses for controlling the scanning circuit 30,
VC , φ RF , φ T , φ CR , φ HC , and φ OUT are pulses for controlling the transistors 21, M, 22, 23, 40, and 60, respectively.
第５図に示した光電変換素子及び信号読み出し回路を
有するチップは、複数個接続されて、第６図のようなマ
ルチチップ型光電変換装置を構成する。A plurality of chips each having the photoelectric conversion element and the signal readout circuit shown in FIG. 5 are connected to form a multi-chip photoelectric conversion device as shown in FIG.
本例のマルチチップ型光電変換装置は、３個のチップ
で構成されている。各チップにはパルスφclockが入力
され、また、出力端子は、共通接続される。The multi-chip type photoelectric conversion device of the present example is configured by three chips. A pulse φclock is input to each chip, and output terminals are commonly connected.
マルチチップ型光電変換装置は、パルスφstartによ
り動作が開始される。画素10のバイポーラ型センサＴに
光キャリアが蓄積されて、その蓄積動作が終了した後、
各チップからの画素信号は、蓄積容量20に一括読出しさ
れ、チップ１から順に信号（図中、Vout）が出力され
る。チップ１の信号がすべて出力されると、チップ１か
たチップ２へパルスφoが送られ（図に示すように、出
力端子Poから出力端子Pinへパルスφoが送られる）、そ
の結果、引き続いてチップ２から信号が出力される。同
様にして、チップ２の信号がすべて出力されると、チッ
プ２からチップ３へパルスφoが送られ、チップ３から
信号が出力される。The operation of the multichip photoelectric conversion device is started by a pulse φstart. After the photocarriers are accumulated in the bipolar sensor T of the pixel 10 and the accumulation operation is completed,
Pixel signals from each chip are collectively read out to the storage capacitor 20, and signals (Vout in the figure) are sequentially output from the chip 1. When all the signals of the chip 1 are output, a pulse φ o is sent to the chip 1 or the chip 2 (as shown in the figure, a pulse φ o is sent from the output terminal Po to the output terminal Pin). Subsequently, a signal is output from the chip 2. Similarly, when the signal of the chip 2 is output all pulses phi o from the chip 2 to the chip 3 is sent, the signal is output from the chip 3.
［発明が解決しようとする課題］ しかしながら、上記従来のマルチチップ型光電変換装
置では、各チップからの出力信号には、各チップ間のア
ンプ50のオフセットバラツキにより、レベル差が発生す
る。以下、第７図を用いてこのオフセットバラツキにつ
いて説明する。[Problems to be Solved by the Invention] However, in the above-described conventional multi-chip type photoelectric conversion device, a level difference occurs in an output signal from each chip due to an offset variation of the amplifier 50 between the chips. Hereinafter, this offset variation will be described with reference to FIG.
第７図は、第６図に示したマルチチップ型光電変換装
置の暗時の出力信号の模式図である。FIG. 7 is a schematic diagram of an output signal of the multi-chip type photoelectric conversion device shown in FIG. 6 in a dark state.
同図に示すように、チップ1,チップ2,チップ３からの
出力信号には、各チップ間のアンプ50のオフセットバラ
ツキ（Δv1,Δv2、Δv3）により、レベル差が発生して
いる。このレベル差は信号1vに対し数mvから数10mvあ
り、最終的には、縦スジのように、プリントあるいは表
示され、画質を著しく悪化させていた。As shown in the drawing, a level difference is generated in the output signals from chip 1, chip 2, and chip 3 due to offset variations (Δv1, Δv2, Δv3) of amplifier 50 between the chips. This level difference is several mv to several tens of mv per 1v of the signal, and is finally printed or displayed like a vertical streak, which significantly deteriorates the image quality.
従来、このレベル差を少なくするために、チップ選別
を行なっていたが、チップ歩留まりを著しく低下させる
とともに、高コスト化の原因となっていた。Conventionally, chip sorting has been performed to reduce this level difference, but this has resulted in a significant reduction in chip yield and an increase in cost.
［課題を解決するための手段］ 上記の問題点は、複数の光電変換チップを接続したマ
ルチチップ型光電変換装置であって、 前記光電変換チップのそれぞれは、複数の光電変換素
子と、前記複数の光電変換素子からの光電変換信号を出
力するための前記複数の光電変換素子で共通に設けられ
た共通アンプと、前記共通アンプの入力部にリセット信
号を供給するためのリセット手段と、前記複数の光電変
換素子からの光電変換信号を前記共通アンプに転送する
ための転送手段と、を少なくとも含み、 前記リセット手段を制御することによって、前記共通
アンプの入力部にリセット信号を供給し、前記共通アン
プのオフセット成分に相当するオフセット信号を前記共
通アンプから出力する第１の処理と、前記転送手段を制
御することによって、前記複数の光電変換素子からの光
電変換信号を順次前記共通アンプに転送し、前記複数の
光電変換素子からの光電変換信号を順次前記共通アンプ
から出力する第２の処理とを制御する制御手段と、 前記第１の処理によって出力された前記オフセット信
号を用いて、前記第２の処理によって出力された前記光
電変換信号に含まれるオフセット成分を補正する、前記
複数の光電変換チップで共通に設けられた共通補正手段
と、 前記複数の光電変換チップのそれぞれに含まれる前記
共通アンプから前記光電変換信号及び前記オフセット信
号を前記共通補正手段に選択的に入力するための選択手
段と、 を有することを特徴とする本発明のマルチチップ型光電
変換装置によって解決される。[Means for Solving the Problems] The above problem is a multi-chip photoelectric conversion device in which a plurality of photoelectric conversion chips are connected, wherein each of the photoelectric conversion chips includes a plurality of photoelectric conversion elements and a plurality of A common amplifier provided in common among the plurality of photoelectric conversion elements for outputting a photoelectric conversion signal from the photoelectric conversion element; a reset unit for supplying a reset signal to an input unit of the common amplifier; A transfer unit for transferring a photoelectric conversion signal from the photoelectric conversion element to the common amplifier, and supplying a reset signal to an input unit of the common amplifier by controlling the reset unit. A first process of outputting an offset signal corresponding to an offset component of the amplifier from the common amplifier, and controlling the transfer unit to thereby realize a first process. Control means for sequentially transferring photoelectric conversion signals from a plurality of photoelectric conversion elements to the common amplifier, and controlling a second process of sequentially outputting the photoelectric conversion signals from the plurality of photoelectric conversion elements from the common amplifier; Using the offset signal output by the first process, an offset component included in the photoelectric conversion signal output by the second process is corrected, and the offset component is provided in common by the plurality of photoelectric conversion chips. Common correction means, and selection means for selectively inputting the photoelectric conversion signal and the offset signal from the common amplifier included in each of the plurality of photoelectric conversion chips to the common correction means. The multi-chip type photoelectric conversion device according to the present invention described above.
また上記の問題点は、複数の光電変換素子を含む光電
変換チップを複数接続したマルチチップ型光電変換装置
において、 前記光電変換チップのオフセット信号を用いて光電変
換信号に含まれるオフセット成分を補正する、前記複数
の光電変換チップで共通に設けられた共通補正手段と、 前記光電変換チップからの前記オフセット信号を保持
するための保持手段と、 前段の前記光電変換チップからの前記光電変換信号が
前記共通補正手段に出力される期間中に、後段の前記光
電変換チップの前記オフセット信号を前記保持手段に保
持するように制御する制御手段と、 を有することを特徴とする本発明のマルチチップ型光電
変換装置によって解決される。Further, the above problem is that in a multi-chip type photoelectric conversion device in which a plurality of photoelectric conversion chips including a plurality of photoelectric conversion elements are connected, an offset component included in a photoelectric conversion signal is corrected using an offset signal of the photoelectric conversion chip. Common correction means provided in common among the plurality of photoelectric conversion chips, holding means for holding the offset signal from the photoelectric conversion chip, and the photoelectric conversion signal from Control means for controlling the holding means to hold the offset signal of the photoelectric conversion chip at a subsequent stage during a period of outputting to the common correction means; and a multi-chip type photoelectric conversion apparatus according to the present invention, Solved by the conversion device.
［作用］ 本発明は、各光電変換チップの共通アンプから出力さ
れるオフセット信号を用いて前記共通アンプから出力さ
れる光電変換信号を補正し、光電変換信号のオフセット
バラツキを除去するものである。[Operation] The present invention corrects a photoelectric conversion signal output from the common amplifier using an offset signal output from a common amplifier of each photoelectric conversion chip, and removes offset variations of the photoelectric conversion signal.
この結果、チップ間のレベル差をなくすことが可能と
なる。As a result, it is possible to eliminate a level difference between chips.
［実施例］ 以下、本発明の実施例について図面を用いて詳細に説
明する。Examples Hereinafter, examples of the present invention will be described in detail with reference to the drawings.
第１図は、本発明のマルチチップ型光電変換装置の一
チップ内に設けられる出力部を示す説明図である。FIG. 1 is an explanatory diagram showing an output unit provided in one chip of a multichip photoelectric conversion device of the present invention.
なお、光電変換素子及び信号読み出し回路の構成は、
以下に説明する出力部の構成を除き第５図に示したもの
と同様なので説明を省略する。Note that the configuration of the photoelectric conversion element and the signal readout circuit is as follows:
Except for the configuration of the output unit described below, it is the same as that shown in FIG. 5, and a description thereof will be omitted.
同図に示すように、出力部は、アンプ50からの光電変
換信号（VSout）の外部出力動作を制御するスイッチ60
と、同様にアンプ50からオフセット信号（VBout）の外
部出力動作を制御するスイッチ61とから構成されてい
る。As shown in the drawing, the output unit includes a switch 60 for controlling the external output operation of the photoelectric conversion signal (V S out) from the amplifier 50
And a switch 61 for similarly controlling the external output operation of the offset signal (V B out) from the amplifier 50.
上記出力部のタイミング図を第２図に示す。このタイ
ミング図を参照しながら上記出力部の動作を説明する。FIG. 2 shows a timing chart of the output unit. The operation of the output unit will be described with reference to this timing chart.
アンプ50からのオフセット信号VBoutは、パルスφBに
よりスイッチ61が導通状態に制御されて外部出力され、
後述するS/H回路に保持される（図中、T0期間）。Offset signal V B out from the amplifier 50 is controlled switch 61 is in a conductive state by a pulse phi B is externally output,
It is held in the later-described S / H circuit (in the figure, T 0 period).
なお、オフセット信号VBoutは、パルスφHCによって
トランジスタ40がON状態となって水平出力線がGNDにリ
セットされた時のアンプ50の出力である。The offset signal V B out is the output of the amplifier 50 when the pulse φ horizontal output line becomes transistor 40 is turned ON by the HC is reset to GND.
光電変換信号VSoutは、パルスφSによりスイッチ60が
導通状態に制御されて外部に出力される。光電変換信号
が外部出力される時（図中、Tn期間）に、S/H回路から
オフセット信号が同時に出力され、両信号が差動処理さ
れて光電変換信号からオフセット成分が除去される。Photoelectric conversion signal V S out, the switch 60 is output to the outside is controlled to a conducting state by the pulse phi S. When the photoelectric conversion signal is externally output (Tn period in the figure), an offset signal is simultaneously output from the S / H circuit, and both signals are subjected to differential processing to remove an offset component from the photoelectric conversion signal.
なお、チップ１では、水平出力線がGNDにリセットさ
れている間（図中、T0期間）、スイッチ60および61は、
同時に導通状態に制御される。この時の減算信号（VSou
t−VBout）を画像処理の基準信号として用いるためであ
る。In the chip 1, while the horizontal output line is reset to the GND (in the figure, T 0 period), the switches 60 and 61,
At the same time, the conduction state is controlled. At this time of the subtraction signal (V S ou
This is because (t−V B out) is used as a reference signal for image processing.
チップ２以降では、前段のチップの光電変換信号が外
部出力中（図中、Tn期間）に、後段のチップのオフセッ
ト信号がS/H回路に保持される（図中、T0期間）。そし
て、その後段のチップの光電変換信号が外部出力される
時（図中、Tn期間）に、S/H回路からオフセット信号が
同時に出力され、両信号が差動処理されて光電変換信号
からオフセット成分が除去される。The chip 2 and later, the photoelectric conversion signals of the previous chip (in the figure, Tn period) during an external output, the offset signal of the subsequent chip is held in the S / H circuit (in the figure, T 0 period). Then, when the photoelectric conversion signal of the subsequent chip is externally output (Tn period in the figure), an offset signal is simultaneously output from the S / H circuit, and both signals are subjected to differential processing to offset the photoelectric conversion signal from the photoelectric conversion signal. The components are removed.
上述のようにチップを制御することにより、各チップ
間で連続した光電変換信号を得ることが出来る。By controlling the chips as described above, a continuous photoelectric conversion signal can be obtained between the chips.
第３図（Ａ）に、マルチチップ型光電変換装置の一実
施例を示す回路構成図を示す。FIG. 3A is a circuit configuration diagram illustrating an embodiment of a multichip photoelectric conversion device.
第３図（Ｂ）に第３図（Ａ）に示した回路の動作を説
明するためのタイミング図を示す。FIG. 3B is a timing chart for explaining the operation of the circuit shown in FIG. 3A.
第３図（Ａ）に示すように、各チップの光電変換信号
出力端子LSは共通接続され、また、オフセット信号出力
端子LBも共通接続される。光電変換信号VSoutは、差動
アンプ300に導かれ、オフセット信号VBoutはオフセット
信号保持回路400に導かれる。As shown in FIG. 3 (A), the photoelectric conversion signal output terminal L S of each chip are commonly connected, also, the offset signal output terminal L B are also connected in common. The photoelectric conversion signal V Sout is guided to the differential amplifier 300, and the offset signal V Bout is guided to the offset signal holding circuit 400.
オフセット信号保持回路400は、バッファ回路410、サ
ンプルホールド回路420,430、サンプルホールド回路42
0,430からのオフセット信号の出力を制御するスイッチ4
25,435、スイッチ425,435の一方をON状態とし他方をOFF
状態とするインバータ、バッファ回路440から構成され
る。S/H1,S/H2,S/H3は、それぞれサンプルホールド回路
420,サンプルホールド回路430,スイッチ425,435を制御
するパルスである。図示したスイッチ437は差動アンプ3
00の入力浮遊容量にある残留信号除去のためであるが、
S/H回路の保持容量に比較して十分小さければ無くても
良い。The offset signal holding circuit 400 includes a buffer circuit 410, sample and hold circuits 420 and 430, and a sample and hold circuit 42.
Switch 4 for controlling the output of the offset signal from 0,430
25,435, one of switches 425,435 is ON and the other is OFF
It is composed of an inverter and a buffer circuit 440 to be in a state. S / H1, S / H2, S / H3 are sample and hold circuits respectively
420, a pulse for controlling the sample and hold circuit 430, and the switches 425 and 435. Switch 437 shown is differential amplifier 3
To remove the residual signal in the input stray capacitance of 00,
It does not have to be provided if it is sufficiently smaller than the storage capacity of the S / H circuit.
以下、上記マルチチップ型光電変換装置の動作につい
て第３図（Ｂ）のタイミング図を用いて説明する。Hereinafter, the operation of the multi-chip type photoelectric conversion device will be described with reference to the timing chart of FIG.
パルスφHCは、各チップ毎にオフセット信号の出力期
間To、光電変換信号の出力期間Tnからなる。第３図
（Ｂ）に示すように、チップ２以降では、前段のチップ
の光電変換信号が外部出力中に、後段のチップのオフセ
ット信号が出力され、S/H回路に保持される。The pulse φ HC is composed of an output period To of the offset signal and an output period Tn of the photoelectric conversion signal for each chip. As shown in FIG. 3 (B), after the chip 2, the offset signal of the subsequent chip is output while the photoelectric conversion signal of the preceding chip is externally output, and is held in the S / H circuit.
チップ１のオフセット信号は、T11期間にパルスS/H1
がハイレベルとなって、S/H回路420に保持されるととも
に、T11期間からT2期間まではパルスS/H3がロウレベル
となって、スイッチ425が導通状態であるため、バッフ
ァ回路440を介して差動アンプ300に入力される。そして
T2期間では、チップ１の光電変換信号も出力されるた
め、結局、差動アンプ300では、チップ１のオフセット
信号が除去される。The offset signal of chip 1 is pulse S / H1 during period T11.
Becomes high level and is held in the S / H circuit 420, and the pulse S / H3 becomes low level from the period T11 to the period T2, and the switch 425 is in a conductive state. Input to the differential amplifier 300. And
In the T2 period, since the photoelectric conversion signal of the chip 1 is also output, the offset signal of the chip 1 is eventually removed in the differential amplifier 300.
T2期間の後半、即ちT12期間では、チップ２のオフセ
ット信号がS/H回路回路430に保持され、T3期間にパルス
S/H3が切り替わって、スイッチ425が導通状態となっ
て、チップ２の光電変換信号とともにチップ２のオフセ
ット信号が差動アンプ300に入力されチップ２のオフセ
ット信号が除去される。In the latter half of the T2 period, that is, in the T12 period, the offset signal of the chip 2 is held in the S / H circuit circuit 430, and the pulse is generated in the T3 period.
The S / H3 is switched, the switch 425 is turned on, the chip 2 offset signal and the chip 2 offset signal are input to the differential amplifier 300 and the chip 2 offset signal is removed.
このような動作が後段のチップでも同様に行なわれ
る。Such an operation is similarly performed in a subsequent chip.
なお、第３図（Ａ）に示したオフセット信号保持回路
400は、S/H回路420,430が並列に構成されているが、第
４図に示すように、S/H回路420′,430′が直列に構成さ
れていても良い。あるいはメモリ等であっても良い。Note that the offset signal holding circuit shown in FIG.
In the 400, the S / H circuits 420 and 430 are configured in parallel, but as shown in FIG. 4, the S / H circuits 420 'and 430' may be configured in series. Alternatively, it may be a memory or the like.
［発明の効果］ 以上説明したように、本発明のマルチチップ型光電変
換装置によれば、各チップの光電変換信号に含まれてい
るオフセット信号を除去することができるので、各チッ
プ間でレベル差は発生しない。したがって、チップ選別
が不必要で、低コストで、高画質の画像を得ることが出
来る。[Effects of the Invention] As described above, according to the multi-chip type photoelectric conversion device of the present invention, since the offset signal included in the photoelectric conversion signal of each chip can be removed, the level between the chips can be reduced. No difference occurs. Therefore, high-quality images can be obtained at low cost without chip selection.
第１図は、本発明のマルチチップ型光電変換装置の一チ
ップ内に設けられる出力部を示す説明図である。 第２図は、上記出力部のタイミング図である。 第３図（Ａ）は、マルチチップ型光電変換装置の一実施
例を示す回路構成図である。 第３図（Ｂ）は、第３図（Ａ）に示した回路の動作を説
明するためのタイミング図である。 第４図は、オフセット信号保持回路の他の実施例を示す
説明図である。 第５図は、従来の一チップ内に設けられる光電変換素子
及び信号読み出し回路の回路構成図である。 第６図は、マルチチップ型光電変換装置の構成を説明す
るための概略的構成図である。 第７図は、第６図に示したマルチチップ型光電変換装置
の暗時の出力信号の模式図である。 10…画素、20…一時蓄積容量、30…走査回路、50…アン
プ、400…オフセット信号保持回路、420,430,420′,43
0′…S/H回路。FIG. 1 is an explanatory diagram showing an output unit provided in one chip of a multichip photoelectric conversion device of the present invention. FIG. 2 is a timing chart of the output section. FIG. 3A is a circuit configuration diagram showing one embodiment of a multichip photoelectric conversion device. FIG. 3B is a timing chart for explaining the operation of the circuit shown in FIG. 3A. FIG. 4 is an explanatory diagram showing another embodiment of the offset signal holding circuit. FIG. 5 is a circuit configuration diagram of a conventional photoelectric conversion element and a signal readout circuit provided in one chip. FIG. 6 is a schematic configuration diagram for explaining a configuration of a multi-chip photoelectric conversion device. FIG. 7 is a schematic diagram of an output signal of the multi-chip type photoelectric conversion device shown in FIG. 6 in a dark state. 10 pixels, 20 temporary storage capacity, 30 scanning circuit, 50 amplifier, 400 offset signal holding circuit, 420, 430, 420 ', 43
0 '… S / H circuit.
フロントページの続き (56)参考文献 特開 平２−174367（ＪＰ，Ａ) 特開 平４−79572（ＪＰ，Ａ) 特開 平３−280663（ＪＰ，Ａ) 特開 平４−4663（ＪＰ，Ａ) 特開 平２−241181（ＪＰ，Ａ) 特開 平４−84564（ＪＰ，Ａ) 特開 昭64−62969（ＪＰ，Ａ) 特許2999237（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 1/40 - 1/409 H04N 1/028 - 1/031 H04N 1/04 H04N 5/335 H01L 27/14 Continuation of the front page (56) References JP-A-2-174367 (JP, A) JP-A-4-79572 (JP, A) JP-A-3-28063 (JP, A) JP-A-4-4663 (JP) JP-A-2-241181 (JP, A) JP-A-4-84564 (JP, A) JP-A-64-62969 (JP, A) Patent 2999237 (JP, B2) (58) Fields investigated Int.Cl. 7 , DB name) H04N 1/40-1/409 H04N 1/028-1/031 H04N 1/04 H04N 5/335 H01L 27/14
Claims (2)
ップ型光電変換装置であって、 前記光電変換チップのそれぞれは、 複数の光電変換素子と、 前記複数の光電変換素子からの光電変換信号を出力する
ための前記複数の光電変換素子で共通に設けられた共通
アンプと、 前記共通アンプの入力部にリセット信号を供給するため
のリセット手段と、 前記複数の光電変換素子からの光電変換信号を前記共通
アンプに転送するための転送手段と、 を少なくとも含み、 前記リセット手段を制御することによって、前記共通ア
ンプの入力部にリセット信号を供給し、前記共通アンプ
のオフセット成分に相当するオフセット信号を前記共通
アンプから出力する第１の処理と、前記転送手段を制御
することによって、前記複数の光電変換素子からの光電
変換信号を順次前記共通アンプに転送し、前記複数の光
電変換素子からの光電変換信号を順次前記共通アンプか
ら出力する第２の処理とを制御する制御手段と、 前記第１の処理によって出力された前記オフセット信号
を用いて、前記第２の処理によって出力された前記光電
変換信号に含まれるオフセット成分を補正する、前記複
数の光電変換チップで共通に設けられた共通補正手段
と、 前記複数の光電変換チップのそれぞれに含まれる前記共
通アンプから前記光電変換信号及び前記オフセット信号
を前記共通補正手段に選択的に入力するための選択手段
と、 を有することを特徴とするマルチチップ型光電変換装
置。1. A multi-chip photoelectric conversion device in which a plurality of photoelectric conversion chips are connected, wherein each of the photoelectric conversion chips includes a plurality of photoelectric conversion elements and a photoelectric conversion signal from the plurality of photoelectric conversion elements. A common amplifier provided in common among the plurality of photoelectric conversion elements for outputting, a reset unit for supplying a reset signal to an input unit of the common amplifier, and a photoelectric conversion signal from the plurality of photoelectric conversion elements. Transferring means for transferring to the common amplifier, a reset signal is supplied to an input section of the common amplifier, and an offset signal corresponding to an offset component of the common amplifier is controlled by controlling the reset means. By controlling the first processing output from the common amplifier and the transfer unit, photoelectric conversion from the plurality of photoelectric conversion elements can be performed. Control means for sequentially transferring the conversion signals to the common amplifier, and controlling a second process of sequentially outputting the photoelectric conversion signals from the plurality of photoelectric conversion elements from the common amplifier; Using the offset signal, correcting an offset component included in the photoelectric conversion signal output by the second processing, a common correction unit commonly provided in the plurality of photoelectric conversion chips, Selecting means for selectively inputting the photoelectric conversion signal and the offset signal from the common amplifier included in each of the photoelectric conversion chips to the common correction means. .
を複数接続したマルチチップ型光電変換装置において、 前記光電変換チップのオフセット信号を用いて光電変換
信号に含まれるオフセット成分を補正する、前記複数の
光電変換チップで共通に設けられた共通補正手段と、 前記光電変換チップからの前記オフセット信号を保持す
るための保持手段と、 前段の前記光電変換チップからの前記光電変換信号が前
記共通補正手段に出力される期間中に、後段の前記光電
変換チップの前記オフセット信号を前記保持手段に保持
するように制御する制御手段と、 を有することを特徴とするマルチチップ型光電変換装
置。2. A multi-chip type photoelectric conversion device in which a plurality of photoelectric conversion chips including a plurality of photoelectric conversion elements are connected, wherein an offset component included in the photoelectric conversion signal is corrected using an offset signal of the photoelectric conversion chip. A common correction unit provided in common by a plurality of photoelectric conversion chips; a holding unit for holding the offset signal from the photoelectric conversion chip; and the photoelectric conversion signal from the preceding photoelectric conversion chip is subjected to the common correction. And control means for controlling the holding means to hold the offset signal of the subsequent photoelectric conversion chip during a period outputted to the means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266334A JP3037989B2 (en) | 1990-10-05 | 1990-10-05 | Multi-chip type photoelectric conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266334A JP3037989B2 (en) | 1990-10-05 | 1990-10-05 | Multi-chip type photoelectric conversion device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04144363A JPH04144363A (en) | 1992-05-18 |
| JP3037989B2 true JP3037989B2 (en) | 2000-05-08 |
Family
ID=17429492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2266334A Expired - Fee Related JP3037989B2 (en) | 1990-10-05 | 1990-10-05 | Multi-chip type photoelectric conversion device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3037989B2 (en) |
-
1990
- 1990-10-05 JP JP2266334A patent/JP3037989B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04144363A (en) | 1992-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4011818B2 (en) | Semiconductor solid-state imaging device | |
| US6747699B2 (en) | Solid state image pickup apparatus | |
| US8089530B2 (en) | Solid-state image pickup apparatus, drive method for the solid-state image pickup apparatus, and image pickup apparatus | |
| EP0576104B1 (en) | Photoelectric transducer apparatus | |
| EP1081941A2 (en) | Self compensating correlated double sampling circuit | |
| US5998779A (en) | Photoelectric conversion apparatus | |
| EP0569202B1 (en) | Solid state imaging device with electronic shutter | |
| US20030117510A1 (en) | Image pickup apparatus | |
| US6002287A (en) | Signal outputting apparatus | |
| US4910597A (en) | Photoelectric converting apparatus accumulating a readout signal and a remaining signal | |
| JPH10173997A (en) | Amplification type solid-state image pickup device | |
| US20050068432A1 (en) | Image sensor and method for driving an image sensor for reducing fixed pattern noise | |
| US4475125A (en) | Television pick-up arrangement comprising a solid-state picture pickup device | |
| JP3680366B2 (en) | Imaging device | |
| JP2888719B2 (en) | Driving method of solid-state imaging device | |
| JP3037989B2 (en) | Multi-chip type photoelectric conversion device | |
| JP4584499B2 (en) | Solid-state imaging device | |
| JP2999237B2 (en) | Multi-chip type photoelectric conversion device | |
| JPH09284658A (en) | Solid-state image pickup element | |
| US6798452B1 (en) | Amplifying solid-state imaging device, method for driving the same and physical quantity distribution sensing semiconductor device | |
| JP3332375B2 (en) | Imaging device | |
| JP2505768B2 (en) | Solid-state imaging device | |
| JP2542413B2 (en) | Photoelectric conversion device | |
| JP2669462B2 (en) | Photoelectric conversion device | |
| JP3288293B2 (en) | Signal output device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080225 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |