JP3025678B1 - ハイブリッドリング回路 - Google Patents
ハイブリッドリング回路Info
- Publication number
- JP3025678B1 JP3025678B1 JP10271169A JP27116998A JP3025678B1 JP 3025678 B1 JP3025678 B1 JP 3025678B1 JP 10271169 A JP10271169 A JP 10271169A JP 27116998 A JP27116998 A JP 27116998A JP 3025678 B1 JP3025678 B1 JP 3025678B1
- Authority
- JP
- Japan
- Prior art keywords
- line
- port
- inductor
- distributed constant
- hybrid ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
【要約】
【課題】 分配率が１に近づいても実現できるハイブリ
ッドリング回路とする。 【解決手段】 分配率が１に近づいた際にインピーダン
スが高くなる第１の線路Ｗ１２と第３の線路Ｗ３４を第
１のキャパシタＣａと第１のインダクタＬａからなる集
中定数回路で置き換え、第２の線路Ｗ２３と第４の線路
Ｗ４１を両脇に第２のインダクタＬｂを接続した分布定
数線路で置き換える。第１のキャパシタＣａと第２のイ
ンダクタＬｂは並列共振するので、省略することができ
る。
ッドリング回路とする。 【解決手段】 分配率が１に近づいた際にインピーダン
スが高くなる第１の線路Ｗ１２と第３の線路Ｗ３４を第
１のキャパシタＣａと第１のインダクタＬａからなる集
中定数回路で置き換え、第２の線路Ｗ２３と第４の線路
Ｗ４１を両脇に第２のインダクタＬｂを接続した分布定
数線路で置き換える。第１のキャパシタＣａと第２のイ
ンダクタＬｂは並列共振するので、省略することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、分配される出力信
号間の位相差が９０゜であると共に、高周波電力を任意
の分配比で分配することのできるハイブリッドリング回
路に関するものである。
号間の位相差が９０゜であると共に、高周波電力を任意
の分配比で分配することのできるハイブリッドリング回
路に関するものである。
【０００２】
【従来の技術】ハイブリッド回路は方向性を有する電力
分配回路であり、この回路は電力分配器、可変位相器、
可変減衰器などに用いられている。ハイブリッドリング
回路は、ハイブリッド回路の代表的な回路であり、ハイ
ブリッドリング回路の原理的な構成を示す図を図９に示
す。この図に示すハイブリッドリング回路では４本の分
布定数線路Ｗ１２，Ｗ２３，Ｗ３４，Ｗ４１がリング状
に接続されて構成されている。また、第１のポートＰ１
は第１の分布定数線路Ｗ１２と第４の分布定数線路Ｗ４
１との接続点であり、第２のポートＰ２は第１の分布定
数線路Ｗ１２と第２の分布定数線路Ｗ２３との接続点で
あり、第３のポートＰ３は第２分布定数線路Ｗ２３と第
３の分布定数線路Ｗ３４との接続点であり、第４のポー
トＰ４は第３の分布定数線路Ｗ３４と第４の分布定数線
路Ｗ４１との接続点である。
分配回路であり、この回路は電力分配器、可変位相器、
可変減衰器などに用いられている。ハイブリッドリング
回路は、ハイブリッド回路の代表的な回路であり、ハイ
ブリッドリング回路の原理的な構成を示す図を図９に示
す。この図に示すハイブリッドリング回路では４本の分
布定数線路Ｗ１２，Ｗ２３，Ｗ３４，Ｗ４１がリング状
に接続されて構成されている。また、第１のポートＰ１
は第１の分布定数線路Ｗ１２と第４の分布定数線路Ｗ４
１との接続点であり、第２のポートＰ２は第１の分布定
数線路Ｗ１２と第２の分布定数線路Ｗ２３との接続点で
あり、第３のポートＰ３は第２分布定数線路Ｗ２３と第
３の分布定数線路Ｗ３４との接続点であり、第４のポー
トＰ４は第３の分布定数線路Ｗ３４と第４の分布定数線
路Ｗ４１との接続点である。
【０００３】このように構成されたハイブリッドリング
回路においては、第１のポートＰ１に入力された高周波
信号は第３のポートＰ３と第４のポートＰ４とから９０
゜の位相差を有して分配比Ｎ：（１−Ｎ）で分配されて
出力されるが、第２のポートＰ２はアイソレートされて
信号は出力されない。この場合の第１の分布定数線路Ｗ
１２〜第４の分布定数線路Ｗ４１のインピーダンスおよ
び位相量を図１０に示すが、アイソレートされる第２の
ポートＰ２はＺｏの抵抗Ｒで終端される。図１０におい
て、第１のポートＰ１ないし第４のポートＰ４のインピ
ーダンスはＺｏとされており、第１の分布定数線路Ｗ１
２〜第４の分布定数線路Ｗ４１の位相量はそれぞれ−９
０°とされ、そのインピーダンスＺ1〜Ｚ4は、分配比と
第１のポートＰ１ないし第４のポートＰ４のインピーダ
ンスで決定される。
回路においては、第１のポートＰ１に入力された高周波
信号は第３のポートＰ３と第４のポートＰ４とから９０
゜の位相差を有して分配比Ｎ：（１−Ｎ）で分配されて
出力されるが、第２のポートＰ２はアイソレートされて
信号は出力されない。この場合の第１の分布定数線路Ｗ
１２〜第４の分布定数線路Ｗ４１のインピーダンスおよ
び位相量を図１０に示すが、アイソレートされる第２の
ポートＰ２はＺｏの抵抗Ｒで終端される。図１０におい
て、第１のポートＰ１ないし第４のポートＰ４のインピ
ーダンスはＺｏとされており、第１の分布定数線路Ｗ１
２〜第４の分布定数線路Ｗ４１の位相量はそれぞれ−９
０°とされ、そのインピーダンスＺ1〜Ｚ4は、分配比と
第１のポートＰ１ないし第４のポートＰ４のインピーダ
ンスで決定される。
【０００４】第１の分布定数線路Ｗ１２のインピーダン
スＺ1は次式で示される。
スＺ1は次式で示される。
【数１】 また、第２の分布定数線路Ｗ２３のインピーダンスＺ2
は次式で示される。
は次式で示される。
【数２】 さらに、第３の分布定数線路Ｗ３４のインピーダンスＺ
3は第１の分布定数線路Ｗ１２のインピーダンスＺ1と等
しい。すなわち、 Ｚ3＝Ｚ1 （３） となる。さらにまた、第４の分布定数線路Ｗ４１のイン
ピーダンスＺ4は第２の分布定数線路Ｗ２３のインピー
ダンスＺ2と等しい。すなわち、 Ｚ4＝Ｚ2 （４） となる。また、分配率Ｎの範囲は０＜Ｎ＜１である。
3は第１の分布定数線路Ｗ１２のインピーダンスＺ1と等
しい。すなわち、 Ｚ3＝Ｚ1 （３） となる。さらにまた、第４の分布定数線路Ｗ４１のイン
ピーダンスＺ4は第２の分布定数線路Ｗ２３のインピー
ダンスＺ2と等しい。すなわち、 Ｚ4＝Ｚ2 （４） となる。また、分配率Ｎの範囲は０＜Ｎ＜１である。
【０００５】ここで例えば、分配率Ｎ＝０．５とされて
分配比が１：１とされ、第１のポートＰ１ないし第４の
ポートＰ４のインピーダンスがＺｏ＝５０Ωとされてい
ると、第１の分布定数線路Ｗ１２と第３の分布定数線路
Ｗ３４とのインピーダンスＺ 1，Ｚ3はＺｏ、すなわち５
０Ωとなり、第２の分布定数線路Ｗ２３と第４の分布定
数線路Ｗ４１とのインピーダンスＺ2，Ｚ4はＺｏ／√２
≒３５．３Ωとなる。
分配比が１：１とされ、第１のポートＰ１ないし第４の
ポートＰ４のインピーダンスがＺｏ＝５０Ωとされてい
ると、第１の分布定数線路Ｗ１２と第３の分布定数線路
Ｗ３４とのインピーダンスＺ 1，Ｚ3はＺｏ、すなわち５
０Ωとなり、第２の分布定数線路Ｗ２３と第４の分布定
数線路Ｗ４１とのインピーダンスＺ2，Ｚ4はＺｏ／√２
≒３５．３Ωとなる。
【０００６】
【発明が解決しようとする課題】図９および図１０に示
す従来のハイブリッドリング回路において、第１の分布
定数線路Ｗ１２ないし第４の分布定数線路Ｗ４１のイン
ピーダンスＺ1〜Ｚ4の関係は、（Ｚ1＝Ｚ3）＞（Ｚ2＝
Ｚ4）となる。そして、分配率Ｎが１に近づくと、上記
（１）式に示すように第１の分布定数線路Ｗ１２と第３
分布定数線路Ｗ３４のインピーダンスＺ1、Ｚ3が次第に
高くなる。この場合、分布定数線路を同軸線路とすると
インピーダンスを高くするには中心導体の径を細くしな
ければならず、インピーダンスが高くなりすぎると分布
定数線路の実現が困難になると云う問題点があった。
す従来のハイブリッドリング回路において、第１の分布
定数線路Ｗ１２ないし第４の分布定数線路Ｗ４１のイン
ピーダンスＺ1〜Ｚ4の関係は、（Ｚ1＝Ｚ3）＞（Ｚ2＝
Ｚ4）となる。そして、分配率Ｎが１に近づくと、上記
（１）式に示すように第１の分布定数線路Ｗ１２と第３
分布定数線路Ｗ３４のインピーダンスＺ1、Ｚ3が次第に
高くなる。この場合、分布定数線路を同軸線路とすると
インピーダンスを高くするには中心導体の径を細くしな
ければならず、インピーダンスが高くなりすぎると分布
定数線路の実現が困難になると云う問題点があった。
【０００７】そこで、本発明は、分配率が１に近づいて
も実現することのできるハイブリッドリング回路を提供
することを目的としている。
も実現することのできるハイブリッドリング回路を提供
することを目的としている。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明のハイブリッドリング回路は、それぞれ位相
量が−９０°に設定された第１の線路（Ｗ１２）と第３
の線路（Ｗ３４）が対向し、第２の線路（Ｗ２３）と第
４の線路（Ｗ４１）が対向するように前記第１の線路な
いし第４の線路をリング状に接続すると共に、第１の線
路と第４の線路の接続点が第１ポート、第１の線路と第
２の線路の接続点が第２ポート、第２の線路と第３の線
路の接続点が第３ポート、第３の線路と第４の線路の接
続点が第４ポートとされているハイブリッドリング回路
において、分配率を１に近づけるにつれて高インピーダ
ンスに設定される前記第１の線路と第３の線路とを、ポ
ート間に接続される第１のインダクタと、該第１のイン
ダクタの両端とアース間にそれぞれ接続された第１のキ
ャパシタおよび第２のキャパシタからなる第１の回路構
成とすると共に、前記第２の線路と第４の線路とを、−
９０°より大きく、−１８０°より小さい所定の位相量
とされたポート間に接続される分布定数線路と、該分布
定数線路の両端とアース間にそれぞれ接続された第２の
インダクタおよび第３のインダクタからなる第２の回路
構成とし、前記第１のキャパシタあるいは前記第２のキ
ャパシタと、前記第２のインダクタあるいは前記第３の
インダクタとが使用周波数帯域のほぼ中心周波数におい
て共振するようにされて、前記第１のキャパシタおよび
前記第２のキャパシタと、前記第２のインダクタおよび
前記第３のインダクタとが省略可能とされている。
に、本発明のハイブリッドリング回路は、それぞれ位相
量が−９０°に設定された第１の線路（Ｗ１２）と第３
の線路（Ｗ３４）が対向し、第２の線路（Ｗ２３）と第
４の線路（Ｗ４１）が対向するように前記第１の線路な
いし第４の線路をリング状に接続すると共に、第１の線
路と第４の線路の接続点が第１ポート、第１の線路と第
２の線路の接続点が第２ポート、第２の線路と第３の線
路の接続点が第３ポート、第３の線路と第４の線路の接
続点が第４ポートとされているハイブリッドリング回路
において、分配率を１に近づけるにつれて高インピーダ
ンスに設定される前記第１の線路と第３の線路とを、ポ
ート間に接続される第１のインダクタと、該第１のイン
ダクタの両端とアース間にそれぞれ接続された第１のキ
ャパシタおよび第２のキャパシタからなる第１の回路構
成とすると共に、前記第２の線路と第４の線路とを、−
９０°より大きく、−１８０°より小さい所定の位相量
とされたポート間に接続される分布定数線路と、該分布
定数線路の両端とアース間にそれぞれ接続された第２の
インダクタおよび第３のインダクタからなる第２の回路
構成とし、前記第１のキャパシタあるいは前記第２のキ
ャパシタと、前記第２のインダクタあるいは前記第３の
インダクタとが使用周波数帯域のほぼ中心周波数におい
て共振するようにされて、前記第１のキャパシタおよび
前記第２のキャパシタと、前記第２のインダクタおよび
前記第３のインダクタとが省略可能とされている。
【０００９】また、前記本発明のハイブリッドリング回
路において、前記第１のキャパシタと前記第２のインダ
クタとが省略されて、等価的な第１の線路と等価的な第
３の線路が前記第１のインダクタで構成され、等価的な
第２の線路と等価的な第４の線路が−９０°より大き
く、−１８０°より小さい所定の位相量とされた前記分
布定数線路で構成されるようにしてもよい。さらにま
た、このような構成において、前記第１ポートないし第
４ポートのインピーダンスがＺｏとされている場合に、
−９０°より大きく、−１８０°より小さい所定の位相
量とされた前記分布定数線路のインピーダンスがＺｏと
されるようにしたものである。
路において、前記第１のキャパシタと前記第２のインダ
クタとが省略されて、等価的な第１の線路と等価的な第
３の線路が前記第１のインダクタで構成され、等価的な
第２の線路と等価的な第４の線路が−９０°より大き
く、−１８０°より小さい所定の位相量とされた前記分
布定数線路で構成されるようにしてもよい。さらにま
た、このような構成において、前記第１ポートないし第
４ポートのインピーダンスがＺｏとされている場合に、
−９０°より大きく、−１８０°より小さい所定の位相
量とされた前記分布定数線路のインピーダンスがＺｏと
されるようにしたものである。
【００１０】このような本発明のハイブリッドリング回
路は、分配率が１に近づいた際にインピーダンスが高く
なる線路を集中定数回路に置き換えているので、分配率
が１に近づいてもハイブリッドリング回路を容易に実現
することができる。また、本発明のハイブリッドリング
回路は、−９０°より大きく、−１８０°より小さい所
定の位相量とされた分布定数線路が２本と、２つのイン
ダクタとのわずか４つの素子によりハイブリッドリング
回路を構成することができる。さらに、インダクタは分
布定数線路より小型となるため、小型でかつ簡易な構成
のハイブリッドリング回路とすることができる。
路は、分配率が１に近づいた際にインピーダンスが高く
なる線路を集中定数回路に置き換えているので、分配率
が１に近づいてもハイブリッドリング回路を容易に実現
することができる。また、本発明のハイブリッドリング
回路は、−９０°より大きく、−１８０°より小さい所
定の位相量とされた分布定数線路が２本と、２つのイン
ダクタとのわずか４つの素子によりハイブリッドリング
回路を構成することができる。さらに、インダクタは分
布定数線路より小型となるため、小型でかつ簡易な構成
のハイブリッドリング回路とすることができる。
【００１１】
【発明の実施の形態】本発明のハイブリッドリング回路
の実施の形態の構成を図５に示すが、図５に示す構成で
ハイブリッドリング回路を実現する説明を図１ないし図
４および前述した図１０を参照しながら説明する。本発
明のハイブリッドリング回路の出発点とされる構成は図
１０に示す通りであり、前述したように４本の位相量が
−９０°とされた分布定数線路Ｗ１２，Ｗ２３，Ｗ３
４，Ｗ４１がリング状に接続されて構成されている。ま
た、第１のポートＰ１は第１の分布定数線路Ｗ１２と第
４の分布定数線路Ｗ４１との接続点であり、第２のポー
トＰ２は第１の分布定数線路Ｗ１２と第２の分布定数線
路Ｗ２３との接続点であり、第３のポートＰ３は第２分
布定数線路Ｗ２３と第３の分布定数線路Ｗ３４との接続
点であり、第４のポートＰ４は第３の分布定数線路Ｗ３
４と第４の分布定数線路Ｗ４１との接続点である。
の実施の形態の構成を図５に示すが、図５に示す構成で
ハイブリッドリング回路を実現する説明を図１ないし図
４および前述した図１０を参照しながら説明する。本発
明のハイブリッドリング回路の出発点とされる構成は図
１０に示す通りであり、前述したように４本の位相量が
−９０°とされた分布定数線路Ｗ１２，Ｗ２３，Ｗ３
４，Ｗ４１がリング状に接続されて構成されている。ま
た、第１のポートＰ１は第１の分布定数線路Ｗ１２と第
４の分布定数線路Ｗ４１との接続点であり、第２のポー
トＰ２は第１の分布定数線路Ｗ１２と第２の分布定数線
路Ｗ２３との接続点であり、第３のポートＰ３は第２分
布定数線路Ｗ２３と第３の分布定数線路Ｗ３４との接続
点であり、第４のポートＰ４は第３の分布定数線路Ｗ３
４と第４の分布定数線路Ｗ４１との接続点である。
【００１２】このように構成されたハイブリッドリング
回路において、第１のポートＰ１に入力された高周波信
号は第３のポートＰ３と第４のポートＰ４とから９０゜
の位相差を有して分配比Ｎ：（１−Ｎ）で分配されて出
力されるが、第２のポートＰ２はアイソレートされて信
号は出力されない。この場合の第１の分布定数線路Ｗ１
２〜第４の分布定数線路Ｗ４１のインピーダンスＺ1〜
Ｚ4は上記（１）式ないし（４）式で示され、位相量θ1
〜θ4はそれぞれ−９０°（位相長λ／４：ただし、λ
は使用周波数における中心周波数の波長）とされてい
る。
回路において、第１のポートＰ１に入力された高周波信
号は第３のポートＰ３と第４のポートＰ４とから９０゜
の位相差を有して分配比Ｎ：（１−Ｎ）で分配されて出
力されるが、第２のポートＰ２はアイソレートされて信
号は出力されない。この場合の第１の分布定数線路Ｗ１
２〜第４の分布定数線路Ｗ４１のインピーダンスＺ1〜
Ｚ4は上記（１）式ないし（４）式で示され、位相量θ1
〜θ4はそれぞれ−９０°（位相長λ／４：ただし、λ
は使用周波数における中心周波数の波長）とされてい
る。
【００１３】このような構成のハイブリッドリング回路
において、分配率Ｎが１に近づいても実現できるように
分配率Ｎが１に近づいた際に、インピーダンスの高くな
る分布定数線路を集中定数回路に置き換えることを考え
てみる。置き換えられる集中定数回路として図１に示す
低域通過型のπ型回路を示す。この低域通過型のπ型回
路は、端子Ｔａと端子Ｔｂ間に第１のインダクタＬａが
直列に接続され、端子Ｔａとアース間に第１のキャパシ
タＣａが接続され、端子Ｔｂとアース間にも第１のキャ
パシタＣａが接続されている。この場合の、第１のイン
ダクタＬａと第１のキャパシタＣａとの値は次式により
求められる。 Ｌａ＝Ｚ’／ωｏ （５） Ｃａ＝１／（ωｏ・Ｚ’） （６） ただし、Ｚ’はπ型回路のインピーダンス、角周波数ω
ｏはωｏ＝２πｆｏ（ｆｏ：使用周波数の中心周波数）
である。そして、端子Ｔａと端子Ｔｂ間の位相量は−９
０°とされ、そのインピーダンスＺ’は、インピーダン
スＺ1およびインピーダンスＺ3と等しい値とされてい
る。すなわち、 Ｚ’＝Ｚ1＝Ｚ3 （７） である。
において、分配率Ｎが１に近づいても実現できるように
分配率Ｎが１に近づいた際に、インピーダンスの高くな
る分布定数線路を集中定数回路に置き換えることを考え
てみる。置き換えられる集中定数回路として図１に示す
低域通過型のπ型回路を示す。この低域通過型のπ型回
路は、端子Ｔａと端子Ｔｂ間に第１のインダクタＬａが
直列に接続され、端子Ｔａとアース間に第１のキャパシ
タＣａが接続され、端子Ｔｂとアース間にも第１のキャ
パシタＣａが接続されている。この場合の、第１のイン
ダクタＬａと第１のキャパシタＣａとの値は次式により
求められる。 Ｌａ＝Ｚ’／ωｏ （５） Ｃａ＝１／（ωｏ・Ｚ’） （６） ただし、Ｚ’はπ型回路のインピーダンス、角周波数ω
ｏはωｏ＝２πｆｏ（ｆｏ：使用周波数の中心周波数）
である。そして、端子Ｔａと端子Ｔｂ間の位相量は−９
０°とされ、そのインピーダンスＺ’は、インピーダン
スＺ1およびインピーダンスＺ3と等しい値とされてい
る。すなわち、 Ｚ’＝Ｚ1＝Ｚ3 （７） である。
【００１４】この図１に示す低域通過型のπ型回路で図
１０に示す第１の分布定数線路Ｗ１２と第３の分布定数
線路Ｗ３４とを置き換えたハイブリッドリング回路の構
成を図２に示す。図２に示すハイブリッドリング回路に
おいて、第１の線路Ｗ１２ないし第４の線路Ｗ４１はそ
れぞれ位相量が−９０°とされており、これらの第１の
線路Ｗ１２ないし第４の線路Ｗ４１がリング状に接続さ
れて構成されている。そして、第１ポートＰ１ないし第
４のポートＰ４のインピーダンスはＺｏとされている。
ここで、第１の線路Ｗ１２と第３の線路Ｗ３４は図１に
示すπ型回路とされており、線路に直列に挿入されてい
る第１のインダクタＬａと、第１のインダクタＬａの両
端とアース間にそれぞれ接続された第１のキャパシタＣ
ａとから第１の線路Ｗ１２および第３の線路Ｗ３４は構
成されている。さらに、第２の線路Ｗ２３と第４の線路
Ｗ４１は、インピーダンスＺ”で位相量θが−９０°の
分布定数線路から構成されている。ただし、インピーダ
ンスＺ”と位相量θは、図１０に示す第２の分布定数線
路Ｗ２３と第４の分布定数線路Ｗ４１の位相量θ2，θ4
とインピーダンスＺ2，Ｚ4と等しくされている。すなわ
ち、次式で表される。 θ＝θ2＝θ4 （８） Ｚ”＝Ｚ2＝Ｚ4 （９）
１０に示す第１の分布定数線路Ｗ１２と第３の分布定数
線路Ｗ３４とを置き換えたハイブリッドリング回路の構
成を図２に示す。図２に示すハイブリッドリング回路に
おいて、第１の線路Ｗ１２ないし第４の線路Ｗ４１はそ
れぞれ位相量が−９０°とされており、これらの第１の
線路Ｗ１２ないし第４の線路Ｗ４１がリング状に接続さ
れて構成されている。そして、第１ポートＰ１ないし第
４のポートＰ４のインピーダンスはＺｏとされている。
ここで、第１の線路Ｗ１２と第３の線路Ｗ３４は図１に
示すπ型回路とされており、線路に直列に挿入されてい
る第１のインダクタＬａと、第１のインダクタＬａの両
端とアース間にそれぞれ接続された第１のキャパシタＣ
ａとから第１の線路Ｗ１２および第３の線路Ｗ３４は構
成されている。さらに、第２の線路Ｗ２３と第４の線路
Ｗ４１は、インピーダンスＺ”で位相量θが−９０°の
分布定数線路から構成されている。ただし、インピーダ
ンスＺ”と位相量θは、図１０に示す第２の分布定数線
路Ｗ２３と第４の分布定数線路Ｗ４１の位相量θ2，θ4
とインピーダンスＺ2，Ｚ4と等しくされている。すなわ
ち、次式で表される。 θ＝θ2＝θ4 （８） Ｚ”＝Ｚ2＝Ｚ4 （９）
【００１５】次に、図２に示すハイブリッドリング回路
の構成において部品点数を減少させることを考えてみ
る。このハイブリッドリング回路において、第１のキャ
パシタＣａに並列に第２のインダクタを設けたとして、
第１のキャパシタＣａと第２のインダクタとを使用周波
数帯域の略中心周波数に並列共振させたとする。する
と、並列共振回路のインピーダンスは理論的には無限大
となることから並列共振回路を取り外してもハイブリッ
ドリング回路に影響を与えないことになる。すなわち、
第１のキャパシタＣａを削除することができる。そこ
で、第２の分布定数線路Ｗ２３と第４の分布定数線路Ｗ
４１とを図３に示す回路で置き換えてみる。図３に示す
回路は、端子Ｔｃと端子Ｔｄの間に直列にインピーダン
スＺｘで位相量θ’の分布定数線路Ｗｘが接続され、分
布定数線路Ｗｘの両端とアース間に、それぞれ第２のイ
ンダクタＬｂが接続されている。この場合、端子Ｔｃお
よび端子ＴｄのインピーダンスはＺ”（＝Ｚ2＝Ｚ4）と
され、その端子間の位相量は−９０°とされる。
の構成において部品点数を減少させることを考えてみ
る。このハイブリッドリング回路において、第１のキャ
パシタＣａに並列に第２のインダクタを設けたとして、
第１のキャパシタＣａと第２のインダクタとを使用周波
数帯域の略中心周波数に並列共振させたとする。する
と、並列共振回路のインピーダンスは理論的には無限大
となることから並列共振回路を取り外してもハイブリッ
ドリング回路に影響を与えないことになる。すなわち、
第１のキャパシタＣａを削除することができる。そこ
で、第２の分布定数線路Ｗ２３と第４の分布定数線路Ｗ
４１とを図３に示す回路で置き換えてみる。図３に示す
回路は、端子Ｔｃと端子Ｔｄの間に直列にインピーダン
スＺｘで位相量θ’の分布定数線路Ｗｘが接続され、分
布定数線路Ｗｘの両端とアース間に、それぞれ第２のイ
ンダクタＬｂが接続されている。この場合、端子Ｔｃお
よび端子ＴｄのインピーダンスはＺ”（＝Ｚ2＝Ｚ4）と
され、その端子間の位相量は−９０°とされる。
【００１６】ここで、第２のインダクタＬｂと第１のキ
ャパシタＣａとを共振させることから、 １−ωｏ2・Ｌｂ・Ｃａ＝０ （１０） が成立し、 Ｌｂ＝１／（ωｏ2・Ｃａ） （１１） となり、（１１）式に上記（６）式を代入すると、 Ｌｂ＝１／｛ωｏ2／（ωｏ・Ｚ’）｝＝Ｚ’／ωｏ （１２） となる。また、図３に示す回路の各定数は次式で与えら
れる。ただし、数式中のθ’は分布定数線路の長さを電
気角で示したもので、θ’≧０として定義している。 Ｚｘ＝Ｚ”／ｓｉｎθ’ （１３） Ｌｂ＝−Ｚ”／（ωｏ・ｃｏｓθ’） （１４）
ャパシタＣａとを共振させることから、 １−ωｏ2・Ｌｂ・Ｃａ＝０ （１０） が成立し、 Ｌｂ＝１／（ωｏ2・Ｃａ） （１１） となり、（１１）式に上記（６）式を代入すると、 Ｌｂ＝１／｛ωｏ2／（ωｏ・Ｚ’）｝＝Ｚ’／ωｏ （１２） となる。また、図３に示す回路の各定数は次式で与えら
れる。ただし、数式中のθ’は分布定数線路の長さを電
気角で示したもので、θ’≧０として定義している。 Ｚｘ＝Ｚ”／ｓｉｎθ’ （１３） Ｌｂ＝−Ｚ”／（ωｏ・ｃｏｓθ’） （１４）
【００１７】したがって、上記（１２）式と（１４）と
により、 Ｚ’／ωｏ＝−Ｚ”／（ωｏ・ｃｏｓθ’） （１５） となり、変形すると、 ｃｏｓθ’＝−Ｚ”・ωｏ／（Ｚ’・ωｏ）＝−Ｚ”／Ｚ’ （１６） ∴ θ’＝ｃｏｓ-1（−Ｚ”／Ｚ’） （１７） となる。ここで、上記（１）式および上記（７）式よ
り、インピーダンスＺ’は、
により、 Ｚ’／ωｏ＝−Ｚ”／（ωｏ・ｃｏｓθ’） （１５） となり、変形すると、 ｃｏｓθ’＝−Ｚ”・ωｏ／（Ｚ’・ωｏ）＝−Ｚ”／Ｚ’ （１６） ∴ θ’＝ｃｏｓ-1（−Ｚ”／Ｚ’） （１７） となる。ここで、上記（１）式および上記（７）式よ
り、インピーダンスＺ’は、
【数３】 となり、インピーダンスＺ”は、上記（２）式および上
記（９）式より、
記（９）式より、
【数４】 となる。したがって、（１６）式、（１８）式および
（１９）式より、
（１９）式より、
【数５】 となる。よって、（１７）式は、
【数６】 となり、θ’の範囲は９０°＜θ’＜１８０°になる。
【００１８】また、インピーダンスＺｘは、上記（１
３）式，（１９）式および（２１）式より、
３）式，（１９）式および（２１）式より、
【数７】 となる。すなわち、インピーダンスＺｘは分配率Ｎに無
関係にインピーダンスＺｏと常に等しくなる。したがっ
て、図３に示す回路は、図４に示す回路と等価となる。
関係にインピーダンスＺｏと常に等しくなる。したがっ
て、図３に示す回路は、図４に示す回路と等価となる。
【００１９】そこで、図４に示す回路で図２に示すハイ
ブリッドリング回路における第２の分布定数線路Ｗ２３
と第４の分布定数線路Ｗ４１とを置き換えた本発明にか
かるハイブリッドリング回路の構成を図５に示す。図５
に示すハイブリッドリング回路は、第１の線路Ｗ１２な
いし第４の線路Ｗ４１はそれぞれ位相量が−９０°とさ
れており、これらの第１の線路Ｗ１２ないし第４の線路
Ｗ４１がリング状に接続されて構成されている。そし
て、第１ポートＰ１ないし第４のポートＰ４のインピー
ダンスはＺｏとされている。ここで、第１の線路Ｗ１２
と第３の線路Ｗ３４は、前記したように図１に示すπ型
回路で置き換えられている。また、第２の線路Ｗ２３と
第４の線路Ｗ４１は、図４に示す回路で置き換えられて
おり、線路に直列に挿入されたインピーダンスＺｏで位
相量θ’が前記（２１）式に示す位相量とされた分布定
数線路Ｗｏと、この分布定数線路Ｗｏの両端にそれぞれ
接続された第２のインダクタＬｂから第２の線路Ｗ２３
と第４の線路Ｗ４１は構成されている。
ブリッドリング回路における第２の分布定数線路Ｗ２３
と第４の分布定数線路Ｗ４１とを置き換えた本発明にか
かるハイブリッドリング回路の構成を図５に示す。図５
に示すハイブリッドリング回路は、第１の線路Ｗ１２な
いし第４の線路Ｗ４１はそれぞれ位相量が−９０°とさ
れており、これらの第１の線路Ｗ１２ないし第４の線路
Ｗ４１がリング状に接続されて構成されている。そし
て、第１ポートＰ１ないし第４のポートＰ４のインピー
ダンスはＺｏとされている。ここで、第１の線路Ｗ１２
と第３の線路Ｗ３４は、前記したように図１に示すπ型
回路で置き換えられている。また、第２の線路Ｗ２３と
第４の線路Ｗ４１は、図４に示す回路で置き換えられて
おり、線路に直列に挿入されたインピーダンスＺｏで位
相量θ’が前記（２１）式に示す位相量とされた分布定
数線路Ｗｏと、この分布定数線路Ｗｏの両端にそれぞれ
接続された第２のインダクタＬｂから第２の線路Ｗ２３
と第４の線路Ｗ４１は構成されている。
【００２０】ここで、第１の線路Ｗ１２および第３の線
路Ｗ３４における第１のキャパシタＣａと、第２の線路
Ｗ２３と第４の線路Ｗ４１線路における第２のインダク
タＬｂとは、使用周波数帯域の中心周波数ｆｏで共振す
る値とされているから、破線で示しているように第１の
キャパシタＣａと第２のインダクタＬｂとを省略するこ
とができる。すなわち、本発明のハイブリッドリング回
路は、第１のインダクタＬａで構成される第１の線路お
よび第３の線路と、分布定数線路Ｗｏで構成される第２
の線路と第４の線路により構成することができる。
路Ｗ３４における第１のキャパシタＣａと、第２の線路
Ｗ２３と第４の線路Ｗ４１線路における第２のインダク
タＬｂとは、使用周波数帯域の中心周波数ｆｏで共振す
る値とされているから、破線で示しているように第１の
キャパシタＣａと第２のインダクタＬｂとを省略するこ
とができる。すなわち、本発明のハイブリッドリング回
路は、第１のインダクタＬａで構成される第１の線路お
よび第３の線路と、分布定数線路Ｗｏで構成される第２
の線路と第４の線路により構成することができる。
【００２１】次に、本発明のハイブリッドリング回路に
おいて、分配率Ｎ＝０．９９とした場合のハイブリッド
リング回路を構成する各素子の定数を具体的に図６に示
す。ただし、第１のポートＰ１ないし第４のポートＰ４
のインピーダンスＺｏは５０Ω、使用周波数の中心周波
数ｆｏは４００ＭＨｚとされている。図６に示す本発明
のハイブリッドリング回路は、第１の線路Ｗ１２’と第
３の線路Ｗ３４’はインダクタンスが約１９７．９ｎＨ
とされた第１のインダクタＬａで構成されており、第２
の分布定数線路Ｗ２３’と第４の分布定数線路Ｗ４１’
はインピーダンスＺｏ＝５０Ω、位相量θ’≒９５．７
３９°とされた分布定数線路で構成される。第１のイン
ダクタＬａの値、および、位相量θ’は、上記（５）式
および上記（２１）式から得ることができる。
おいて、分配率Ｎ＝０．９９とした場合のハイブリッド
リング回路を構成する各素子の定数を具体的に図６に示
す。ただし、第１のポートＰ１ないし第４のポートＰ４
のインピーダンスＺｏは５０Ω、使用周波数の中心周波
数ｆｏは４００ＭＨｚとされている。図６に示す本発明
のハイブリッドリング回路は、第１の線路Ｗ１２’と第
３の線路Ｗ３４’はインダクタンスが約１９７．９ｎＨ
とされた第１のインダクタＬａで構成されており、第２
の分布定数線路Ｗ２３’と第４の分布定数線路Ｗ４１’
はインピーダンスＺｏ＝５０Ω、位相量θ’≒９５．７
３９°とされた分布定数線路で構成される。第１のイン
ダクタＬａの値、および、位相量θ’は、上記（５）式
および上記（２１）式から得ることができる。
【００２２】このような４本の第１の線路Ｗ１２ないし
第４の線路Ｗ４１がリング状に接続されて構成されてい
る。このハイブリッドリング回路は分配率Ｎが０．９９
とされていることから、第１のポートＰ１から入力され
た高周波信号は、分配比９９：１で第４のポートＰ４と
第３のポートＰ３から分配されて出力されることにな
る。すなわち、第１のポートＰ１に０ｄＢｍの信号電力
を与えた際に、第４のポートＰ４からは約−０．０４３
６ｄＢｍの出力が−９０°移相されて得られ、第３のポ
ートＰ３からは−２０ｄＢｍの出力が入力と同相で得ら
れる。
第４の線路Ｗ４１がリング状に接続されて構成されてい
る。このハイブリッドリング回路は分配率Ｎが０．９９
とされていることから、第１のポートＰ１から入力され
た高周波信号は、分配比９９：１で第４のポートＰ４と
第３のポートＰ３から分配されて出力されることにな
る。すなわち、第１のポートＰ１に０ｄＢｍの信号電力
を与えた際に、第４のポートＰ４からは約−０．０４３
６ｄＢｍの出力が−９０°移相されて得られ、第３のポ
ートＰ３からは−２０ｄＢｍの出力が入力と同相で得ら
れる。
【００２３】ここで、図６に示す本発明のハイブリッド
リング回路の具体的な回路における電気的特性を図７お
よび図８に示す。図７（ａ）は第１のポートＰ１ないし
第４のポートＰ４のＶＳＷＲ（電圧定在波比）特性であ
り、使用周波数の中心周波数４００ＭＨｚにおいては、
ＶＳＷＲ＝１．０００と理想的な値が得られており、３
５０ＭＨｚないし４５０ＭＨｚの周波数帯域においても
１．０５２以下の良好なＶＳＷＲの値が得られている。
また、図７（ｂ）は伝送されるポート間の伝送特性であ
り、第１のポートＰ１と第４のポートＰ４間、および、
第２のポートＰ２と第３のポートＰ３間の伝送特性は、
使用周波数の中心周波数４００ＭＨｚにおいて、−０．
０４３ｄＢとされており、３５０ＭＨｚないし４５０Ｍ
Ｈｚの周波数帯域においては−０．０６５〜−０．０３
６ｄＢと分配比（９９：１）に沿った値とされている。
さらに、第１のポートＰ１と第３のポートＰ３間、およ
び、第２のポートＰ２と第４のポートＰ４間の伝送特性
は、使用周波数の中心周波数４００ＭＨｚにおいて、−
１９．９９ｄＢとされており、３５０ＭＨｚないし４５
０ＭＨｚの周波数帯域においては−２１．１８ｄＢ〜−
１８．６４ｄＢと分配比に沿った値とされている。
リング回路の具体的な回路における電気的特性を図７お
よび図８に示す。図７（ａ）は第１のポートＰ１ないし
第４のポートＰ４のＶＳＷＲ（電圧定在波比）特性であ
り、使用周波数の中心周波数４００ＭＨｚにおいては、
ＶＳＷＲ＝１．０００と理想的な値が得られており、３
５０ＭＨｚないし４５０ＭＨｚの周波数帯域においても
１．０５２以下の良好なＶＳＷＲの値が得られている。
また、図７（ｂ）は伝送されるポート間の伝送特性であ
り、第１のポートＰ１と第４のポートＰ４間、および、
第２のポートＰ２と第３のポートＰ３間の伝送特性は、
使用周波数の中心周波数４００ＭＨｚにおいて、−０．
０４３ｄＢとされており、３５０ＭＨｚないし４５０Ｍ
Ｈｚの周波数帯域においては−０．０６５〜−０．０３
６ｄＢと分配比（９９：１）に沿った値とされている。
さらに、第１のポートＰ１と第３のポートＰ３間、およ
び、第２のポートＰ２と第４のポートＰ４間の伝送特性
は、使用周波数の中心周波数４００ＭＨｚにおいて、−
１９．９９ｄＢとされており、３５０ＭＨｚないし４５
０ＭＨｚの周波数帯域においては−２１．１８ｄＢ〜−
１８．６４ｄＢと分配比に沿った値とされている。
【００２４】さらにまた、図７（ｃ）はアイソレーショ
ンされるポートのアイソレーション特性であり、第１の
ポートＰ１と第２のポートＰ２間、および、第３のポー
トＰ３と第４のポートＰ４間のアイソレーション特性
は、使用周波数の中心周波数４００ＭＨｚにおいて、１
００ｄＢ以上とされており、３５０ＭＨｚないし４５０
ＭＨｚの周波数帯域においては３１．８５ｄＢ以上と良
好なアイソレーションの値が得られている。
ンされるポートのアイソレーション特性であり、第１の
ポートＰ１と第２のポートＰ２間、および、第３のポー
トＰ３と第４のポートＰ４間のアイソレーション特性
は、使用周波数の中心周波数４００ＭＨｚにおいて、１
００ｄＢ以上とされており、３５０ＭＨｚないし４５０
ＭＨｚの周波数帯域においては３１．８５ｄＢ以上と良
好なアイソレーションの値が得られている。
【００２５】さらにまた、図８は伝送されるポート間の
位相特性であり、第１のポートＰ１と第４のポートＰ４
間、および、第２のポートＰ２と第３のポートＰ３間の
位相特性は、使用周波数の中心周波数４００ＭＨｚにお
いて、−８９．９９°と理想的な値とされており、３５
０ＭＨｚないし４５０ＭＨｚの周波数帯域においては−
１０２．６９°〜−７７．０５°と約±１３°以内の良
好なずれの程度とされている。さらに、第１のポートＰ
１と第３のポートＰ３間、および、第２のポートＰ２と
第４のポートＰ４間の位相特性は、使用周波数の中心周
波数４００ＭＨｚにおいて、−１７９．９９°とほぼ理
想的な値とされており、３５０ＭＨｚないし４５０ＭＨ
ｚの周波数帯域においては−１９２．４４°〜−１６
６．７３°と約±１３°以内の良好なずれの程度とされ
ている。この場合、伝送されるポート間の位相差は、使
用周波数の中心周波数４００ＭＨｚにおいて、９０．０
０°と理想的な値とされており、３５０ＭＨｚないし４
５０ＭＨｚの周波数帯域においては８９．６８°〜９
０．００°と約０．４°以内の良好なずれの程度とな
る。
位相特性であり、第１のポートＰ１と第４のポートＰ４
間、および、第２のポートＰ２と第３のポートＰ３間の
位相特性は、使用周波数の中心周波数４００ＭＨｚにお
いて、−８９．９９°と理想的な値とされており、３５
０ＭＨｚないし４５０ＭＨｚの周波数帯域においては−
１０２．６９°〜−７７．０５°と約±１３°以内の良
好なずれの程度とされている。さらに、第１のポートＰ
１と第３のポートＰ３間、および、第２のポートＰ２と
第４のポートＰ４間の位相特性は、使用周波数の中心周
波数４００ＭＨｚにおいて、−１７９．９９°とほぼ理
想的な値とされており、３５０ＭＨｚないし４５０ＭＨ
ｚの周波数帯域においては−１９２．４４°〜−１６
６．７３°と約±１３°以内の良好なずれの程度とされ
ている。この場合、伝送されるポート間の位相差は、使
用周波数の中心周波数４００ＭＨｚにおいて、９０．０
０°と理想的な値とされており、３５０ＭＨｚないし４
５０ＭＨｚの周波数帯域においては８９．６８°〜９
０．００°と約０．４°以内の良好なずれの程度とな
る。
【００２６】上記説明した本発明のハイブリッドリング
回路においては、第１のポートＰ１に入力するようにし
たが、これに限るものではなく第２ポートＰ２ないし第
４のポートＰ４のいずれであってもよい。例えば、第２
のポートＰ２に入力すると、第３のポートＰ３と第４の
ポートＰ４にＮ：（１−Ｎ）の分配比で出力されると共
に、第１のポートＰ１がアイソレーションポートとな
る。また、第３のポートＰ３に入力すると、第２のポー
トＰ２と第１のポートＰ１にＮ：（１−Ｎ）の分配比で
出力されると共に、第４のポートＰ４がアイソレーショ
ンポートとなる。さらに、第４のポートＰ４に入力する
と、第１のポートＰ１と第２のポートＰ２にＮ：（１−
Ｎ）の分配比で出力されると共に、第３のポートＰ３が
アイソレーションポートとなる。
回路においては、第１のポートＰ１に入力するようにし
たが、これに限るものではなく第２ポートＰ２ないし第
４のポートＰ４のいずれであってもよい。例えば、第２
のポートＰ２に入力すると、第３のポートＰ３と第４の
ポートＰ４にＮ：（１−Ｎ）の分配比で出力されると共
に、第１のポートＰ１がアイソレーションポートとな
る。また、第３のポートＰ３に入力すると、第２のポー
トＰ２と第１のポートＰ１にＮ：（１−Ｎ）の分配比で
出力されると共に、第４のポートＰ４がアイソレーショ
ンポートとなる。さらに、第４のポートＰ４に入力する
と、第１のポートＰ１と第２のポートＰ２にＮ：（１−
Ｎ）の分配比で出力されると共に、第３のポートＰ３が
アイソレーションポートとなる。
【００２７】
【発明の効果】本発明は以上のように構成されているの
で、本発明のハイブリッドリング回路において、分配率
が１に近づいた際にインピーダンスが高くなる線路を集
中定数回路に置き換えているので、分配率が１に近づい
てもハイブリッドリング回路を容易に実現することがで
きる。また、本発明のハイブリッドリング回路は、−９
０°より大きく、−１８０°より小さい所定の位相量と
された分布定数線路が２本と、２つのインダクタとのわ
ずか４つの素子によりハイブリッドリング回路を構成す
ることができる。さらに、インダクタは分布定数線路よ
り小型となるため、小型でかつ簡易な構成のハイブリッ
ドリング回路とすることができる。
で、本発明のハイブリッドリング回路において、分配率
が１に近づいた際にインピーダンスが高くなる線路を集
中定数回路に置き換えているので、分配率が１に近づい
てもハイブリッドリング回路を容易に実現することがで
きる。また、本発明のハイブリッドリング回路は、−９
０°より大きく、−１８０°より小さい所定の位相量と
された分布定数線路が２本と、２つのインダクタとのわ
ずか４つの素子によりハイブリッドリング回路を構成す
ることができる。さらに、インダクタは分布定数線路よ
り小型となるため、小型でかつ簡易な構成のハイブリッ
ドリング回路とすることができる。
【図１】ハイブリッドリング回路における分布定数線路
を置き換える低域通過型のπ型回路を示す図である。
を置き換える低域通過型のπ型回路を示す図である。
【図２】図１に示すπ型回路で２本の分布定数線路を置
き換えたハイブリッドリング回路の構成を示す図であ
る。
き換えたハイブリッドリング回路の構成を示す図であ
る。
【図３】ハイブリッドリング回路における分布定数線路
を置き換える回路を示す図である。
を置き換える回路を示す図である。
【図４】図３に示す回路を解析した結果を示す回路を示
す図である。
す図である。
【図５】本発明の実施の形態のハイブリッドリング回路
の構成を示す図である。
の構成を示す図である。
【図６】本発明の実施の形態のハイブリッドリング回路
のおける一態様の構成を示す図である。
のおける一態様の構成を示す図である。
【図７】本発明の実施の形態のハイブリッドリング回路
におけるＶＳＷＲ特性、伝送特性、アイソレーション特
性を示す図表である。
におけるＶＳＷＲ特性、伝送特性、アイソレーション特
性を示す図表である。
【図８】本発明の実施の形態のハイブリッドリング回路
における位相特性を示す図表である。
における位相特性を示す図表である。
【図９】従来のハイブリッドリング回路の原理的な構成
を示す図である。
を示す図である。
【図１０】原理的な構成のハイブリッドリング回路にお
ける各分布定数線路の定数を示す図である。
ける各分布定数線路の定数を示す図である。
Ｃａ 第１のキャパシタ Ｌａ 第１のインダクタ Ｌｂ 第２のインダクタ Ｐ１ 第１のポート Ｐ２ 第２のポート Ｐ３ 第３のポート Ｐ４ 第４のポート Ｒ 抵抗 Ｔａ，Ｔｂ，Ｔｃ，Ｔｄ 端子 Ｗ１２，Ｗ２３，Ｗ３４，Ｗ４１，Ｗｏ，Ｗｘ，Ｗ１
２’，Ｗ２３’，Ｗ３４’，Ｗ４１’ 線路，分布定数
線路
２’，Ｗ２３’，Ｗ３４’，Ｗ４１’ 線路，分布定数
線路
Claims (3)
- 【請求項１】 それぞれ位相量が−９０°に設定された
第１の線路（Ｗ１２）と第３の線路（Ｗ３４）が対向
し、第２の線路（Ｗ２３）と第４の線路（Ｗ４１）が対
向するように前記第１の線路ないし第４の線路をリング
状に接続すると共に、第１の線路と第４の線路の接続点
が第１ポート、第１の線路と第２の線路の接続点が第２
ポート、第２の線路と第３の線路の接続点が第３ポー
ト、第３の線路と第４の線路の接続点が第４ポートとさ
れているハイブリッドリング回路において、 分配率を１に近づけるにつれて高インピーダンスに設定
される前記第１の線路と第３の線路とを、ポート間に接
続される第１のインダクタと、該第１のインダクタの両
端とアース間にそれぞれ接続された第１のキャパシタお
よび第２のキャパシタからなる第１の回路構成とすると
共に、前記第２の線路と第４の線路とを、−９０°より
大きく、−１８０°より小さい所定の位相量とされたポ
ート間に接続される分布定数線路と、該分布定数線路の
両端とアース間にそれぞれ接続された第２のインダクタ
および第３のインダクタからなる第２の回路構成とし、
前記第１のキャパシタあるいは前記第２のキャパシタ
と、前記第２のインダクタあるいは前記第３のインダク
タとが使用周波数帯域のほぼ中心周波数において共振す
るようにされて、前記第１のキャパシタおよび前記第２
のキャパシタと、前記第２のインダクタおよび前記第３
のインダクタとが省略可能とされていることを特徴とす
るハイブリッドリング回路。 - 【請求項２】 前記第１のキャパシタと前記第２のイン
ダクタとが省略されて、等価的な第１の線路と等価的な
第３の線路が前記第１のインダクタで構成され、等価的
な第２の線路と等価的な第４の線路が−９０°より大き
く、−１８０°より小さい所定の位相量とされた前記分
布定数線路で構成されていることを特徴とする請求項１
記載のハイブリッドリング回路。 - 【請求項３】 前記第１ポートないし第４ポートのイン
ピーダンスがＺｏとされている場合に、−９０°より大
きく、−１８０°より小さい所定の位相量とされた前記
分布定数線路のインピーダンスがＺｏとされることを特
徴とする請求項２記載のハイブリッドリング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10271169A JP3025678B1 (ja) | 1998-09-25 | 1998-09-25 | ハイブリッドリング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10271169A JP3025678B1 (ja) | 1998-09-25 | 1998-09-25 | ハイブリッドリング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3025678B1 true JP3025678B1 (ja) | 2000-03-27 |
| JP2000101313A JP2000101313A (ja) | 2000-04-07 |
Family
ID=17496311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10271169A Expired - Lifetime JP3025678B1 (ja) | 1998-09-25 | 1998-09-25 | ハイブリッドリング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3025678B1 (ja) |
-
1998
- 1998-09-25 JP JP10271169A patent/JP3025678B1/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000101313A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5628057A (en) | Multi-port radio frequency signal transformation network | |
| US6133806A (en) | Miniaturized balun transformer | |
| JP3576754B2 (ja) | バラン回路及びバランス型周波数変換器 | |
| US5515015A (en) | Transceiver duplex filter utilizing saw filter | |
| US6005454A (en) | Radio frequency power divider/combiner circuit having conductive lines and lumped circuits | |
| US5982252A (en) | High power broadband non-directional combiner | |
| US6278340B1 (en) | Miniaturized broadband balun transformer having broadside coupled lines | |
| US5808518A (en) | Printed guanella 1:4 balun | |
| Kuylenstierna et al. | Design of broad-band lumped-element baluns with inherent impedance transformation | |
| Lourandakis et al. | Circuit agility | |
| US4901042A (en) | High frequency power divider | |
| US6351192B1 (en) | Miniaturized balun transformer with a plurality of interconnecting bondwires | |
| US7498897B2 (en) | Impedance matching circuit, and semiconductor element and radio communication device using the same | |
| JP3508620B2 (ja) | 位相補償回路、周波数変換装置およびアクティブフェーズドアレーアンテナ | |
| Yoshida et al. | Superconducting slot antenna with broadband impedance matching circuit | |
| US5777527A (en) | Method and apparatus for coupling a differential signal to an unbalanced port | |
| US5075647A (en) | Planar slot coupled microwave hybrid | |
| US6121853A (en) | Broadband coupled-line power combiner/divider | |
| Okada et al. | Design method of unequal Wilkinson power divider using LC-ladder circuits for multi-way power dividers | |
| JP2002299915A (ja) | 非可逆回路素子及び通信装置 | |
| Lin et al. | Tunable balanced power dividers: An overview of recently developed balanced power dividers and couplers with fixed and tunable functions | |
| JP3025678B1 (ja) | ハイブリッドリング回路 | |
| US5369795A (en) | High frequency transformer and mixer using the same | |
| JP3025677B1 (ja) | ハイブリッドリング回路 | |
| US6614329B1 (en) | Radio frequency/microwave/millimeterwave filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000111 |