JP3016460B2 - Electronic device mounting structure - Google Patents

Electronic device mounting structure

Info

Publication number
JP3016460B2
JP3016460B2 JP5202289A JP20228993A JP3016460B2 JP 3016460 B2 JP3016460 B2 JP 3016460B2 JP 5202289 A JP5202289 A JP 5202289A JP 20228993 A JP20228993 A JP 20228993A JP 3016460 B2 JP3016460 B2 JP 3016460B2
Authority
JP
Japan
Prior art keywords
chip module
printed wiring
wiring board
signal
module substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5202289A
Other languages
Japanese (ja)
Other versions
JPH0758283A (en
Inventor
亨 岸本
伸一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP5202289A priority Critical patent/JP3016460B2/en
Publication of JPH0758283A publication Critical patent/JPH0758283A/en
Application granted granted Critical
Publication of JP3016460B2 publication Critical patent/JP3016460B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Landscapes

  • Non-Reversible Transmitting Devices (AREA)
  • Waveguides (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、マルチプロセッサシス
テムや通話路装置等に使用されるスイッチ間を高速に信
号転送し、かつ、これらを高密度に実装する電子装置の
実装構造に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting structure of an electronic device for transferring a signal between switches used in a multiprocessor system or a communication path device at a high speed and mounting them at high density. .

【0002】[0002]

【従来の技術】図6は、従来のピングリッド形ケースを
用いたマルチプロセッサや通話路装置の実装構造を示す
断面図である。ここで、1はLSIチップ、2は前記L
SIチップ1とマルチチップモジュール基板とを接続す
るワイヤボンディング部、3は前記LSIチップ1間あ
るいは他のマルチチップモジュールとの信号配線を行う
ためのマルチチップモジュール基板、4は前記マルチチ
ップモジュール基板3を収納するための搭載ケース、5
は後述するプリント配線板9との信号接続および給電用
のI/Oピン、6は前記マルチチップモジュール基板3
と搭載ケース4とを接続するワイヤボンディング部、7
は前記マルチチップモジュール基板3上のLSIチップ
1を保護するためのキャップ、8は前記LSIチップ1
からの放熱を行うための空冷ヒートシンク、9は多数の
マルチチップモジュールを搭載するためのプリント配線
板、10は前記プリント配線板9内に形成した信号用の
内層配線、11A,11Bは隣接するマルチチップモジ
ュール間の高速信号の流れ方向、12は前記搭載ケース
4に形成した展開配線である。
2. Description of the Related Art FIG. 6 is a cross-sectional view showing a mounting structure of a multiprocessor or a communication path device using a conventional pin grid type case. Here, 1 is an LSI chip, and 2 is the L chip.
A wire bonding portion for connecting the SI chip to the multi-chip module substrate; a multi-chip module substrate for performing signal wiring between the LSI chips or to another multi-chip module; Mounting case for storing
I / O pins for signal connection and power supply to a printed wiring board 9 described later, and 6 for the multi-chip module substrate 3
Wire bonding part for connecting the mounting case 4 to the
Is a cap for protecting the LSI chip 1 on the multi-chip module substrate 3, and 8 is the LSI chip 1
An air-cooled heat sink for radiating heat from the IC; 9, a printed wiring board for mounting a large number of multi-chip modules; 10, internal wiring for signals formed in the printed wiring board 9; Reference numeral 12 denotes a development wiring formed in the mounting case 4 in the flow direction of the high-speed signal between the chip modules.

【0003】さらに、図7は従来のピングリッド形ケー
スを用いたマルチプロセッサや通話路装置の実装構造を
示す上面図である。ここで、プリント配線板9に形成し
た内層配線10は実際は表面から見ることはできない
が、説明を容易にするため表示してある。13は水平方
向の信号伝達方向、14は垂直方向の信号伝達方向であ
る。
FIG. 7 is a top view showing a mounting structure of a multiprocessor or a communication channel device using a conventional pin grid type case. Here, the inner layer wiring 10 formed on the printed wiring board 9 cannot be actually seen from the surface, but is shown for ease of explanation. Reference numeral 13 denotes a horizontal signal transmission direction, and reference numeral 14 denotes a vertical signal transmission direction.

【0004】図6および図7に示した構成は、多数のプ
ロセッサを2次元状にメッシュ配線する場合、あるいは
通信系の通話路をマトリックス状に結線する場合を想定
したものである。
The configurations shown in FIGS. 6 and 7 assume a case where a large number of processors are two-dimensionally mesh-wired, or a case where communication communication channels are connected in a matrix.

【0005】この場合、マルチチップモジュール間の信
号接続数が増加すると、I/Oピン5の数の増加を招く
が、図6に示すようなPGA(Pin Grid Array)タイプ
のケースを採用すると、プリント配線板9に挿入できる
ピンのピッチに制限があること、およびピンピッチが大
きいため、必要なI/O接続本数を確保するには十分な
領域が必要となること、さらに各I/Oピン5への展開
配線12が必要となるため、マルチチップモジュールの
サイズが大きくなってしまう問題があった。別の言い方
をすればマルチチップモジュール上の配線長が長くな
り、その結果、信号の伝搬遅延時間が増大する、あるい
は配線の負荷容量が増大するため、LSIチップ1のド
ライブ能力を増す必要を生じる(消費電力増大)といっ
た問題があった。
In this case, when the number of signal connections between the multi-chip modules increases, the number of I / O pins 5 increases. However, if a PGA (Pin Grid Array) type case as shown in FIG. There is a limitation on the pitch of the pins that can be inserted into the printed wiring board 9, and since the pin pitch is large, a sufficient area is required to secure the required number of I / O connections. In this case, there is a problem that the size of the multi-chip module increases because the development wiring 12 is required. In other words, the wiring length on the multi-chip module increases, and as a result, the signal propagation delay time increases, or the load capacity of the wiring increases, so that the drive capability of the LSI chip 1 needs to be increased. (Increase in power consumption).

【0006】また図8は、従来のピングリッド形ケース
I/Oピンに接続する部分の展開配線イメージを示す図
であって、図6に示す搭載ケース4内の展開配線12部
分を図6の紙面の奥行き方向に見た図である。ここで1
5は、前記I/Oピン5に接続されるマルチチップモジ
ュールの搭載ケース4内のヴィア、16は前記搭載ケー
ス4内の展開配線、17は前記マルチチップモジュール
基板3との接続用のワイヤボンディングパッド、18は
マルチチップモジュール搭載用のキャビティをそれぞれ
表している。
FIG. 8 is a diagram showing a developed wiring image of a portion connected to a conventional pin grid type case I / O pin. FIG. 8 shows a developed wiring 12 portion in the mounting case 4 shown in FIG. It is the figure seen in the depth direction of the paper surface. Where 1
5 is a via in the mounting case 4 of the multi-chip module connected to the I / O pin 5, 16 is a developed wiring in the mounting case 4, and 17 is a wire bonding for connection with the multi-chip module substrate 3. Pads 18 represent cavities for mounting the multichip module.

【0007】図8から明らかなように、各I/Oピン5
への展開配線16が必要となるため、マルチチップモジ
ュールのサイズが大きくなってしまう。さらに、マルチ
チップモジュール基板3との接続用ワイヤボンディング
パッド17から、I/Oピン5に接続される搭載ケース
4内のヴィア15までを信号接続するためには、迂回し
た展開配線16が必要となり、その際各展開配線16間
のピッチが狭くなる領域を生じるため、信号間のクロス
トークが増大してしまう問題もあった。
As is apparent from FIG. 8, each I / O pin 5
Since the expansion wiring 16 is required, the size of the multi-chip module increases. Further, in order to connect the signal from the wire bonding pad 17 for connection with the multi-chip module substrate 3 to the via 15 in the mounting case 4 connected to the I / O pin 5, a detouring wiring 16 is required. In this case, there is a problem that a cross-talk between signals increases because a region where the pitch between the development wirings 16 becomes narrow is generated.

【0008】また、PGAタイプのI/Oピン5を使用
しているため、その部分のインダクタンスが大きくなる
他、展開配線16の長さも長くなるため、その部分のイ
ンダクタンス増加、および容量増加を招くといった問題
があり、その結果遅延が増加し、反射等によって高速信
号伝送に限界を生じる問題もあった。また、I/Oピン
5を使用した形態であるため、給電系のインダクタンス
も大きく、その結果、電源雑音が増加し、高速信号伝送
に限界を生じるとともに、同時動作可能な信号数にも制
限を与える等の問題もあった。
Further, since the PGA type I / O pin 5 is used, the inductance of the portion is increased, and the length of the development wiring 16 is also increased, which causes an increase in the inductance and the capacitance in the portion. As a result, the delay increases, and there is also a problem that high-speed signal transmission is limited by reflection or the like. In addition, since the I / O pins 5 are used, the inductance of the power supply system is large. As a result, power supply noise increases, which limits the speed of high-speed signal transmission and limits the number of signals that can be operated simultaneously. There were also problems such as giving.

【0009】また、図9は従来のプリント配線板9内の
配線構造断面図であって、19は信号配線、20はグラ
ンド/電源層、21は絶縁層である。プリント配線板9
にPGAタイプの接続をすると、プリント配線板9内の
配線は、図9に示すように、多層配線が必要となり、製
造コスト増加を招く問題もあった。
FIG. 9 is a sectional view of a wiring structure in the conventional printed wiring board 9, in which 19 is a signal wiring, 20 is a ground / power supply layer, and 21 is an insulating layer. Printed wiring board 9
When the PGA type connection is made, the wiring in the printed wiring board 9 needs a multilayer wiring as shown in FIG. 9, and there is a problem that the manufacturing cost is increased.

【0010】[0010]

【発明が解決しようとする課題】以上のように、従来の
PGAタイプのケースを採用したものは、必要なI/O
接続本数を確保しようとすると大型化してしまい、マル
チチップモジュール基板上の配線長が長くなり、信号の
伝搬遅延時間が増大したり、LSIチップのドライブ能
力を増すことが必要となるという時間があった。
As described above, the case where the conventional PGA type case is adopted is required for the necessary I / O.
Attempting to secure the number of connections increases the size of the device, increases the wiring length on the multi-chip module substrate, increases the signal propagation delay time, and increases the drive capability of the LSI chip. Was.

【0011】本発明の目的は、マルチプロセッサシステ
ムや通話路装置等に使用されるスイッチ部等の電子装置
において、高速信号転送が可能で、かつこれらを高密度
に実装して装置サイズを小型化できる実装構造を提供す
ることにある。
An object of the present invention is to enable high-speed signal transfer in an electronic device such as a switch unit used in a multiprocessor system or a communication path device, and to reduce the size of the device by mounting them at high density. It is to provide a mounting structure that can be used.

【0012】[0012]

【課題を解決するための手段】本発明にかかる電子装置
の実装構造は、マルチチップモジュール基板周辺部に微
細な信号接続用パッドを複数設け、一方、前記プリント
配線板表面上で、かつ前記マルチチップモジュール基板
表面上に設けた微細な信号接続用パッドと対向する位置
に微細な信号接続用パッドを設け、前記マルチチップモ
ジュール基板周辺部に設けた信号接続用パッドと前記プ
リント配線板表面上の信号接続用パッドとの間は、微細
なピッチを有する導電性エラストマーを挿入し、かつ前
記マルチチップモジュール基板は、熱伝導性に優れた部
材で構成された搭載ケースに収納あるいは固定し、さら
に前記マルチチップモジュール基板を搭載する領域で、
かつ前記プリント配線板のマルチチップモジュール基板
を搭載しない側の面には、押え板を設け、前記搭載ケー
スと前記押え板との間はねじにて固定するとともに、前
記導電性エラストマーによって前記マルチチップモジュ
ール基板周辺部に設けた信号接続用パッドと前記プリン
ト配線板表面上の信号接続用パッドとの間を電気的に接
続し、前記マルチチップモジュール基板間の信号配線接
続を、前記プリント配線板表面層に形成したマイクロス
トリップラインを用いたものである。
According to the electronic device mounting structure of the present invention, a plurality of fine signal connection pads are provided on the periphery of a multi-chip module substrate, while a plurality of fine signal connection pads are provided on the surface of the printed wiring board and the multi-chip module. A fine signal connection pad is provided at a position opposite to the fine signal connection pad provided on the chip module substrate surface, and the signal connection pad provided on the periphery of the multi-chip module substrate and the fine signal connection pad are provided on the printed wiring board surface. Between the signal connection pads, a conductive elastomer having a fine pitch is inserted, and the multi-chip module substrate is housed or fixed in a mounting case made of a member having excellent thermal conductivity, and In the area where the multi-chip module substrate is mounted,
A press plate is provided on the surface of the printed wiring board on which the multi-chip module board is not mounted, and a screw is fixed between the mounting case and the press plate, and the multi-chip is formed by the conductive elastomer. A signal connection pad provided on a peripheral portion of a module substrate is electrically connected to a signal connection pad on a surface of the printed wiring board, and a signal wiring connection between the multi-chip module substrates is formed on the surface of the printed wiring board. This uses a microstrip line formed in a layer.

【0013】[0013]

【作用】本発明においては、マルチチップモジュール基
板表面上に設けた信号接続用微細パッドと、プリント配
線板上に対向して設けた信号接続用パッドとの間は、微
細なピッチを有する導電性エラストマーによって電気的
に接続される。
According to the present invention, a conductive pattern having a fine pitch is provided between a signal connection fine pad provided on the surface of a multi-chip module substrate and a signal connection pad provided opposite to a printed wiring board. It is electrically connected by the elastomer.

【0014】[0014]

【実施例】図1は、本発明の一実施例を示す図であっ
て、マルチプロセッサや通話路装置の実装構造を示す断
面図である。ここで1,2,8は前述したのと同様のL
SIチップ,ワイヤボンディング部および空冷ヒートシ
ンクを示し、31はマルチチップモジュール基板、32
はマルチチップモジュール搭載するための光熱伝導性部
材で形成された搭載ケース、33はキャップ、34は導
電性エラストマー、35はプリント配線板表面配線(マ
イクロストリップライン構成)、36はプリント配線
板、37A,37Bは信号の流れ方向、38は固定ね
じ、39はばね性のある押え板をそれぞれ表している。
FIG. 1 is a view showing one embodiment of the present invention, and is a cross-sectional view showing a mounting structure of a multiprocessor or a communication path device. Here, 1, 2, and 8 are the same L as described above.
31 shows an SI chip, a wire bonding part, and an air-cooled heat sink, 31 is a multi-chip module substrate, 32
Is a mounting case formed of a photothermal conductive member for mounting a multi-chip module, 33 is a cap, 34 is a conductive elastomer, 35 is a printed wiring board surface wiring (microstrip line configuration), 36 is a printed wiring board, 37A , 37B are signal flow directions, 38 is a fixing screw, and 39 is a holding plate having spring properties.

【0015】さらに、図2はマルチプロセッサや通話路
装置の実装構造を示す上面図であり、40は前記固定ね
じ38用の穴である。
FIG. 2 is a top view showing a mounting structure of a multiprocessor or a communication path device. Reference numeral 40 denotes a hole for the fixing screw 38.

【0016】また図3は、本発明によるマルチチップモ
ジュールの表面図であり、41は前記プリント配線板3
6と接続するための信号接続用パッド、42は封止用リ
ングである。
FIG. 3 is a front view of the multi-chip module according to the present invention.
Reference numeral 42 denotes a signal connection pad for connection with 6, and a sealing ring.

【0017】さらに図4は、図3とペアになるもので、
プリント配線板36上の配線パターンイメージ図、図5
は本発明によるプリント配線板36の配線構造断面図を
それぞれ示したものである。ここで43はプリント配線
板表面配線A、44はプリント配線板表面配線B、45
は前記導電性エラストマー34の搭載位置、46は前記
マルチチップモジュール基板31の搭載位置、47は前
記プリント配線板36上の信号接続用パッド、48は表
面配線A、49は表面配線B、50は制御信号等をそれ
ぞれ示している。
FIG. 4 is a pair of FIG.
Image of wiring pattern on printed wiring board 36, FIG.
3A and 3B are cross-sectional views of the wiring structure of the printed wiring board 36 according to the present invention. Here, 43 is a printed wiring board surface wiring A, 44 is a printed wiring board surface wiring B, 45
Is a mounting position of the conductive elastomer 34, 46 is a mounting position of the multi-chip module substrate 31, 47 is a signal connection pad on the printed wiring board 36, 48 is a surface wiring A, 49 is a surface wiring B, 50 is Control signals and the like are shown.

【0018】図1〜図5から明らかなように、マルチチ
ップモジュール基板31上には微細な信号接続用パッド
41を設けることができるため、展開配線を短縮でき、
その結果マルチチップモジュール基板31のサイズを低
減することが可能である(図3参照)。
As is apparent from FIGS. 1 to 5, fine signal connection pads 41 can be provided on the multi-chip module substrate 31, so that development wiring can be shortened.
As a result, the size of the multi-chip module substrate 31 can be reduced (see FIG. 3).

【0019】またプリント配線板36上の配線も、マイ
クロストリップライン構成であることから、プリント配
線板36上に配線形成すればよく、スルーホールを設け
る必要がないため、微細なピッチで信号接続用パッド4
7を形成でき、さらに、微細な配線ピッチでマルチチッ
プモジュール基板31間を接続できる。このため、マル
チチップモジュール基板31間の信号配線長を短縮で
き、上述したマルチチップモジュール基板31内の配線
長短縮効果とあいまって、接続線長を大幅に短縮できる
ため、遅延時間を短縮できる(図4参照)。また、配線
の持つ容量も低減できるため、負荷によるスイッチング
遅延も低減でき、また、LSIチップ1に内蔵されてい
るI/Oドライバ回路の駆動能力をも低減できるため、
装置全体の低消費電力化も達成できる。さらに、信号配
線をプリント配線板36の表面にのみ形成しているため
多層プリント配線板を使用する必要がなく、製造コスト
を大幅に低減することも可能である。導電性エラストマ
ー34は絶縁性ラバーの板上体内に、その厚み方向に微
細な導電性ワイヤを互に接触しないように植え込んだ形
のもので、上下に圧力を加えることで信号接続用パッド
41と47が導通する。その詳細については、例えば文
献「J.A.Fulton et.al,"Use of anisotropically condu
ctive polymers in ele-ctronic applications,",Proc.
of 3rd International SAMPE Electronic Confe-rence,
Los Angeles,CA.pp.578,1989 」等を参照されたい。
Since the wiring on the printed wiring board 36 also has a microstrip line configuration, the wiring may be formed on the printed wiring board 36, and there is no need to provide through holes. Pad 4
7 can be formed, and the multi-chip module substrates 31 can be connected with a fine wiring pitch. For this reason, the signal wiring length between the multi-chip module substrates 31 can be reduced, and the connection line length can be significantly reduced in combination with the above-described wiring length reduction effect in the multi-chip module substrate 31, so that the delay time can be reduced ( (See FIG. 4). Further, since the capacitance of the wiring can be reduced, the switching delay due to the load can be reduced, and the driving capability of the I / O driver circuit built in the LSI chip 1 can be reduced.
Low power consumption of the entire device can also be achieved. Further, since the signal wiring is formed only on the surface of the printed wiring board 36, there is no need to use a multilayer printed wiring board, and the manufacturing cost can be greatly reduced. The conductive elastomer 34 is of a form in which fine conductive wires are implanted in the thickness direction of the insulating rubber plate so as not to contact each other. 47 conducts. For details, see the document "JAFulton et.al," Use of anisotropically condu
ctive polymers in ele-ctronic applications, ", Proc.
of 3rd International SAMPE Electronic Confe-rence,
Los Angeles, CA. pp. 578, 1989 ".

【0020】導電性エラストマー34の接続ピッチは、
通常のピンタイプコネクタなどに比べ1桁程度微細化が
可能となるため、従来はピンのピッチまで信号線を展開
するため、マルチチップモジュール基板31のサイズも
大型化してしまったが、本発明の構成では、マルチチッ
プモジュール基板31上には展開配線が不要となるた
め、マルチチップモジュール基板31を小型化でき、さ
らに信号配線長を短縮できるため、伝搬遅延時間を大幅
に短縮できる。
The connection pitch of the conductive elastomer 34 is as follows:
The size of the multi-chip module substrate 31 has been increased because the signal lines have been developed to the pitch of the pins because the size can be reduced by about one digit as compared with a normal pin type connector or the like. In the configuration, the development wiring is not required on the multi-chip module substrate 31, so that the multi-chip module substrate 31 can be reduced in size and the signal wiring length can be reduced, so that the propagation delay time can be greatly reduced.

【0021】また、プリント配線板36上にはマイクロ
ストリップラインを構成して信号接続するため、プリン
ト配線板36に径の大きい(マルチチップモジュールの
ヴィア径に比べ1桁以上大きい)スルーホールを設ける
必要がないことから、信号接続用パッドの41,47の
ピッチを微細化できる。このため、上記導電性エラスト
マー34を使用すると微細ピッチで接続できることをフ
ルに利用することが可能となる。その結果、プリント配
線板36上の配線長も短縮でき、伝搬遅延時間を大幅に
短縮できる。
Further, in order to form a microstrip line on the printed wiring board 36 for signal connection, a through hole having a large diameter (one digit or more larger than the via diameter of the multi-chip module) is provided in the printed wiring board 36. Since there is no need, the pitch of the signal connection pads 41 and 47 can be reduced. Therefore, when the conductive elastomer 34 is used, the fact that the connection can be made at a fine pitch can be fully utilized. As a result, the wiring length on the printed wiring board 36 can be reduced, and the propagation delay time can be significantly reduced.

【0022】さらに図5に示したように、表面配線A4
8に信号を割当て、表面配線B49にはグランドを割り
当てれば、信号線間(表面配線A48間)のクロストー
ク量を押さえることができるため、クロストークから見
た同時動作信号線数も増加させることが可能となる。
Further, as shown in FIG.
8 and the ground wiring B49, the amount of crosstalk between the signal lines (between the surface wiring A48) can be suppressed, so that the number of simultaneously operating signal lines viewed from the crosstalk also increases. It becomes possible.

【0023】[0023]

【発明の効果】以上説明したように、本発明は、1個以
上のLSIチップ1を搭載したマルチチップモジュール
基板を、複数枚のプリント配線板に搭載し、マルチチッ
プモジュール基板間の信号配線は、隣接マルチチップモ
ジュールとのみメッシュ状に接続する電子装置におい
て、マルチチップモジュール基板周辺部には微細な信号
接続用パッドを複数設け、一方、前記プリント配線板表
面上で、かつ前記マルチチップモジュール基板表面上に
設けた微細な信号接続用パッドと対向する位置に微細な
信号接続用パッドを設け、前記マルチチップモジュール
基板周辺部に設けた信号接続用パッドと前記プリント配
線板表面上の信号接続用パッドとの間は、微細なピッチ
を有する導電性エラストマーを挿入し、かつ前記マルチ
チップモジュール基板は、熱伝導性に優れた部材で構成
された搭載ケースに収納あるいは固定し、さらに前記マ
ルチチップモジュール基板を搭載する領域で、かつ前記
プリント配線板のマルチチップモジュール基板を搭載し
ない側の面には、押さえ板を設け、前記搭載ケースと前
記押え板との間は固定ねじにて固定するとともに、前記
導電性エラストマーによってマルチチップモジュール基
板周辺部に設けた信号接続用パッドと前記プリント配線
板表面上の信号接続用パッドとの間を電気的に接続する
とともに、マルチチップモジュール基板間の信号配線接
続は、プリント配線板表面層に形成したマイクロストリ
ップラインを用いたので、マルチチップモジュール基板
上には展開配線が不要となるため、マルチチップモジュ
ールサイズを小型化でき、さらに信号配線長を短縮でき
るため、伝搬遅延時間を大幅に短縮できる利点がある。
As described above, according to the present invention, a multi-chip module substrate on which one or more LSI chips 1 are mounted is mounted on a plurality of printed wiring boards, and signal wiring between the multi-chip module substrates is reduced. In an electronic device that is connected only to an adjacent multi-chip module in a mesh shape, a plurality of fine signal connection pads are provided around a multi-chip module substrate, and on the other hand, on the surface of the printed wiring board and the multi-chip module substrate A fine signal connection pad is provided at a position facing the fine signal connection pad provided on the surface, and the signal connection pad provided on the periphery of the multi-chip module substrate and the signal connection pad on the printed wiring board surface are provided. A conductive elastomer having a fine pitch is inserted between the pad and the pad, and the multi-chip module base is inserted. Is housed or fixed in a mounting case made of a member having excellent thermal conductivity, and further in an area where the multi-chip module substrate is mounted, and on a surface of the printed wiring board on which the multi-chip module substrate is not mounted. Is provided with a holding plate, fixed between the mounting case and the holding plate with a fixing screw, a signal connection pad provided around the multi-chip module substrate by the conductive elastomer and a surface of the printed wiring board. The electrical connection between the upper signal connection pads and the signal wiring connection between the multi-chip module boards were made using the microstrip lines formed on the printed wiring board surface layer. Does not require deployment wiring, so the size of the multi-chip module can be reduced, Because it can shorten the line length, there is an advantage of greatly reducing the propagation delay time.

【0024】また、プリント配線板上にはマイクロスト
リップラインを構成して信号接続するため、スルーホー
ルを設ける必要がないことから、信号接続用パッドのピ
ッチを微細化でき、その結果、プリント配線板上の配線
長も短縮でき、伝搬遅延時間を大幅に短縮できる利点が
ある。
Further, since a microstrip line is formed on the printed wiring board for signal connection, it is not necessary to provide a through hole, so that the pitch of signal connection pads can be made finer. There is an advantage that the above wiring length can be reduced, and the propagation delay time can be greatly reduced.

【0025】さらに、マルチチップモジュール基板上お
よびプリント配線板上の配線長を短縮できるため、実装
系の負荷容量を低減でき、その結果LSIチップ1のI
/Oドライバ部の駆動能力を低減することが可能とな
り、ひいては装置全体の低消費電力化を達成できる利点
がある。
Further, since the wiring length on the multi-chip module substrate and the printed wiring board can be reduced, the load capacity of the mounting system can be reduced.
The driving capability of the / O driver unit can be reduced, and there is an advantage that the power consumption of the entire device can be reduced.

【0026】また、マルチチップモジュール基板とプリ
ント配線板との接続は、導電性エラストマーを使用する
ため、接続部の長さも短縮でき、その結果、接続部のイ
ンダクタンスを低減でき、電源雑音の発生量も押えるこ
とができ、同時動作可能な信号線数も増やすことができ
る利点がある。
Further, since the connection between the multi-chip module substrate and the printed wiring board uses a conductive elastomer, the length of the connection portion can be shortened. As a result, the inductance of the connection portion can be reduced, and the amount of power noise generated can be reduced. This has the advantage that the number of signal lines that can be operated simultaneously can be increased.

【0027】また、プリント配線板はマイクロストリッ
プライン構成であるため、多層基板を使用する必要はな
く、そのため、製造コストを大幅に低減できる利点があ
る。
Further, since the printed wiring board has a microstrip line configuration, it is not necessary to use a multilayer substrate, and therefore, there is an advantage that the manufacturing cost can be greatly reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるマルチプロセッサや通話路装置の
実装構造を示す断面図である。
FIG. 1 is a cross-sectional view illustrating a mounting structure of a multiprocessor or a communication path device according to the present invention.

【図2】マルチプロセッサや通話路装置の実装構造を示
す上面図である。
FIG. 2 is a top view showing a mounting structure of a multiprocessor or a communication path device.

【図3】本発明によるマルチチップモジュールの表面図
である。
FIG. 3 is a front view of a multi-chip module according to the present invention.

【図4】本発明によるプリント配線板上の配線パターン
イメージ図である。
FIG. 4 is an image diagram of a wiring pattern on a printed wiring board according to the present invention.

【図5】本発明によるプリント配線板の配線構造断面図
である。の実装構造を示す上面図である。
FIG. 5 is a sectional view of a wiring structure of a printed wiring board according to the present invention. FIG. 3 is a top view showing the mounting structure of FIG.

【図6】従来のピングリッド形ケースを用いたマルチプ
ロセッサや通信路装置の実装構造を示す断面図である
FIG. 6 is a cross-sectional view showing a mounting structure of a multiprocessor or a communication path device using a conventional pin grid type case.

【図7】従来のピングリッド形ケースを用いたマルチプ
ロセッサや通信路装置の実装構造を示す上面図である
FIG. 7 is a top view showing a mounting structure of a multiprocessor or a communication path device using a conventional pin grid type case.

【図8】従来のピングリッド形ケースI/Oピンに接続
する部分の展開配線イメージを示す図である。
FIG. 8 is a diagram showing a developed wiring image of a portion connected to a conventional pin grid type case I / O pin.

【図9】従来のプリント配線板内の配線構造断面図であ
る。
FIG. 9 is a sectional view of a wiring structure in a conventional printed wiring board.

【符号の説明】[Explanation of symbols]

1 LSIチップ 2 ワイヤボンディング部 8 空冷ヒートシンク 31 マルチチップモジュール基板 32 搭載ケース 33 キャップ 34 導電性エラストマー 35 プリント配線板表面配線 36 プリント配線板 37A 信号の流れ 37B 信号の流れ 38 固定ねじ 39 押え板 40 固定ねじ用の穴 41 信号接続用パッド 42 封止用リング 43 プリント配線板表面配線A 44 プリント配線板表面配線B 45 導電性エラストマー搭載位置 46 マルチチップモジュール搭載位置 47 信号接続用パッド 48 表面配線A 49 表面配線B 50 制御信号 DESCRIPTION OF SYMBOLS 1 LSI chip 2 Wire bonding part 8 Air-cooled heat sink 31 Multi-chip module board 32 Mounting case 33 Cap 34 Conductive elastomer 35 Printed wiring board surface wiring 36 Printed wiring board 37A Signal flow 37B Signal flow 38 Fixing screw 39 Holding plate 40 Fixation Screw hole 41 Signal connection pad 42 Sealing ring 43 Printed wiring board surface wiring A 44 Printed wiring board surface wiring B 45 Conductive elastomer mounting position 46 Multichip module mounting position 47 Signal connection pad 48 Surface wiring A 49 Surface wiring B 50 control signal

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 1個以上のLSIチップを搭載したマル
チチップモジュール基板を、複数枚のプリント配線板に
搭載し、前記マルチチップモジュール基板間の信号配線
は、隣接マルチチップモジュールとのみメッシュ状に接
続する電子装置において、前記マルチチップモジュール
基板周辺部には微細な信号接続用パッドを複数設け、一
方、前記プリント配線板表面上で、かつ前記マルチチッ
プモジュール基板表面上に設けた微細な信号接続用パッ
ドと対向する位置に微細な信号接続用パッドを設け、前
記マルチチップモジュール基板周辺部に設けた信号接続
用パッドと前記プリント配線板表面上の信号接続用パッ
ドとの間は、微細なピッチを有する導電性エラストマー
を挿入し、かつ前記マルチチップモジュール基板は、熱
伝導性に優れた部材で構成された搭載ケースに収納ある
いは固定し、さらに前記マルチチップモジュール基板を
搭載する領域で、かつ前記プリント配線板のマルチチッ
プモジュール基板を搭載しない側の面には、押え板を設
け、前記搭載ケースと前記押え板との間はねじにて固定
するとともに、前記導電性エラストマーによって前記マ
ルチチップモジュール基板周辺部に設けた信号接続用パ
ッドと前記プリント配線板表面上の信号接続用パッドと
の間を電気的に接続し、前記マルチチップモジュール基
板間の信号配線接続に、前記プリント配線板表面層に形
成したマイクロストリップラインを用いたことを特徴と
する電子装置の実装構造。
1. A multi-chip module board on which at least one LSI chip is mounted is mounted on a plurality of printed wiring boards, and signal wiring between the multi-chip module boards is meshed only with adjacent multi-chip modules. In the electronic device to be connected, a plurality of fine signal connection pads are provided on the periphery of the multi-chip module substrate, while fine signal connections are provided on the surface of the printed wiring board and on the surface of the multi-chip module substrate. A fine signal connection pad is provided at a position opposed to the signal pad, and a fine pitch is provided between the signal connection pad provided on the periphery of the multi-chip module substrate and the signal connection pad on the surface of the printed wiring board. A multi-chip module substrate having a conductive elastomer having excellent thermal conductivity. A holding plate is provided in a region where the multi-chip module substrate is mounted or fixed in the mounting case formed of, and on a surface of the printed wiring board on which the multi-chip module substrate is not mounted, and The case and the holding plate are fixed with screws, and between the signal connection pad provided on the periphery of the multi-chip module substrate by the conductive elastomer and the signal connection pad on the surface of the printed wiring board. Wherein the microstrip lines formed on the surface layer of the printed wiring board are used for signal wiring connection between the multi-chip module substrates.
JP5202289A 1993-08-16 1993-08-16 Electronic device mounting structure Expired - Fee Related JP3016460B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5202289A JP3016460B2 (en) 1993-08-16 1993-08-16 Electronic device mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5202289A JP3016460B2 (en) 1993-08-16 1993-08-16 Electronic device mounting structure

Publications (2)

Publication Number Publication Date
JPH0758283A JPH0758283A (en) 1995-03-03
JP3016460B2 true JP3016460B2 (en) 2000-03-06

Family

ID=16455082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5202289A Expired - Fee Related JP3016460B2 (en) 1993-08-16 1993-08-16 Electronic device mounting structure

Country Status (1)

Country Link
JP (1) JP3016460B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215192B1 (en) * 1997-06-12 2001-04-10 Matsushita Electric Industrial Co., Ltd. Integrated circuit package and integrated circuit package control system
CN114496963B (en) * 2021-12-30 2022-12-23 合肥鑫丰科技有限公司 Chip packaging structure using flexible substrate

Also Published As

Publication number Publication date
JPH0758283A (en) 1995-03-03

Similar Documents

Publication Publication Date Title
US6525942B2 (en) Heat dissipation ball grid array package
EP0871352B1 (en) Integrated circuit device cooling structure
US6461895B1 (en) Process for making active interposer for high performance packaging applications
US7183658B2 (en) Low cost microelectronic circuit package
US5426566A (en) Multichip integrated circuit packages and systems
US5959356A (en) Solder ball grid array carrier package with heat sink
US5761044A (en) Semiconductor module for microprocessor
US6583365B2 (en) Conductive pads layout for BGA packaging structure
KR100269528B1 (en) High performance, low cost multi-chip module package
JP2003526946A5 (en)
WO2002089207A2 (en) High performance, low cost microelectronic circuit package with interposer
KR20010060208A (en) Stacked semiconductor device
US6825568B2 (en) Flip chip package structure and flip chip device with area bump
US5500555A (en) Multi-layer semiconductor package substrate with thermally-conductive prepeg layer
US20030209808A1 (en) Semiconductor device having semiconductor chips mounted on package substrate
US5067004A (en) Module for interconnecting integrated circuits
JP3081326B2 (en) Semiconductor module device
JP3016460B2 (en) Electronic device mounting structure
JP3764214B2 (en) Printed circuit board and electronic apparatus equipped with the same
JPS6188547A (en) Semiconductor device
JPH04290258A (en) Multichip module
JPH0730224A (en) Mounting structure for electronic device
KR100276858B1 (en) Electronic package with enhanced pad design
JP3208579B2 (en) Three-dimensional optoelectronic integrated circuit device
JP7412644B2 (en) antenna device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees