JPH0730224A - Mounting structure for electronic device - Google Patents
Mounting structure for electronic deviceInfo
- Publication number
- JPH0730224A JPH0730224A JP3341732A JP34173291A JPH0730224A JP H0730224 A JPH0730224 A JP H0730224A JP 3341732 A JP3341732 A JP 3341732A JP 34173291 A JP34173291 A JP 34173291A JP H0730224 A JPH0730224 A JP H0730224A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- flexible printed
- electronic device
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Multi-Conductor Connections (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電子装置システムの高
速化、高密度実装化を必要とする電子装置の実装構造に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting structure of an electronic device which requires high speed and high density mounting of an electronic device system.
【０００２】[0002]
【従来の技術】図７は従来の実装構造を示す図であっ
て、１はＬＳＩチップ、２はワイヤボンディング部、３
は複数のＬＳＩチップ１を搭載したマルチチップモジュ
ール（電子回路モジュール）、４は前記マルチチップモ
ジュール３内の配線、５はマルチチップモジュール３の
裏面に設けたＩ／Ｏピン、６はマルチチップモジュール
３を大型プリント配線板に電気接続するためのコネク
タ、７は大型配線基板の一例であるプリント配線基板
で、通常は多層配線板が用いられる。８はマルチチップ
モジュール３上に複数搭載されたＬＳＩチップ１を保護
するための封止キャップ、９は隣接するマルチチップモ
ジュール３間の信号伝送経路を、それぞれ表している。2. Description of the Related Art FIG. 7 is a diagram showing a conventional mounting structure, in which 1 is an LSI chip, 2 is a wire bonding portion, and 3 is a wire bonding portion.
Is a multi-chip module (electronic circuit module) on which a plurality of LSI chips 1 are mounted, 4 is wiring in the multi-chip module 3, 5 is an I / O pin provided on the back surface of the multi-chip module 3, and 6 is a multi-chip module A connector for electrically connecting 3 to a large-sized printed wiring board, 7 is a printed wiring board which is an example of a large-sized wiring board, and usually a multilayer wiring board is used. Reference numeral 8 denotes a sealing cap for protecting a plurality of LSI chips 1 mounted on the multi-chip module 3, and 9 denotes a signal transmission path between adjacent multi-chip modules 3.
【０００３】図８はアレープロセッサあるいはマトリッ
クス状に接続するスイッチシステムを表すブロック図で
ある。プリント配線基板７は省略している。ここで、１
は前述した単位プロセッサもしくは単位スイッチを構成
するＬＳＩチップであり、１１は各単位プロセッサもし
くは単位スイッチＬＳＩ相互を接続する接続配線、１２
は入力側の配線、１３は出力側の配線をそれぞれ表して
いる。なお、図８はシステムを上部方向から見たもので
ある。アレープロセッサあるいはマトリックス状に接続
するスイッチで構成する本システムでは、各ＬＳＩチッ
プ１間の接続は格子状の接続となっている。FIG. 8 is a block diagram showing a switch system connected in an array processor or matrix form. The printed wiring board 7 is omitted. Where 1
Is an LSI chip that constitutes the above-mentioned unit processor or unit switch, 11 is a connecting wiring for connecting each unit processor or unit switch LSI, 12
Represents wiring on the input side, and 13 represents wiring on the output side. Note that FIG. 8 is a view of the system viewed from above. In this system, which is composed of array processors or switches connected in a matrix, the connections between the LSI chips 1 are grid-shaped.
【０００４】さて、図７において、あるマルチチップモ
ジュール３に搭載されたＬＳＩチップ１と、隣接するマ
ルチチップモジュール３に搭載されたＬＳＩチップ１と
を接続する場合、その信号経路は、マルチチップモジュ
ール３内の配線４、Ｉ／Ｏピン５、コネクタ６、プリン
ト配線基板７、隣接するマルチチップモジュール３のコ
ネクタ６、Ｉ／Ｏピン５、マルチチップモジュール３内
の配線４を介して接続される。Now, in FIG. 7, when the LSI chip 1 mounted on a certain multichip module 3 and the LSI chip 1 mounted on an adjacent multichip module 3 are connected, the signal path thereof is a multichip module. 3 are connected via wiring 4, I / O pins 5, connector 6, printed wiring board 7, connector 6 of adjacent multichip module 3, I / O pin 5, and wiring 4 in multichip module 3. .
【０００５】[0005]
【発明が解決しようとする課題】一般に、マルチチップ
モジュール３内の配線４やプリント配線基板７内の配線
は、インピーダンス整合をとることが容易であるが、Ｉ
／Ｏピン５およびコネクタ６で構成される接続部はイン
ピーダンス整合をとることが困難であり、このため、信
号を伝送する場合、信号の反射などが問題になり、低速
系信号（数Ｍｂ／ｓのビットレートを有する信号）はさ
ほど問題にならないが、高速系信号（数Ｍｂ／ｓ以上の
ビットレートを有する信号）を伝送することが困難であ
るという問題を有していた。Generally, it is easy to achieve impedance matching between the wiring 4 in the multi-chip module 3 and the wiring in the printed wiring board 7, but I
It is difficult to achieve impedance matching at the connection portion formed by the / O pin 5 and the connector 6, and therefore, when transmitting a signal, signal reflection or the like becomes a problem, and a low speed system signal (several Mb / s) is generated. However, it has a problem that it is difficult to transmit a high-speed system signal (a signal having a bit rate of several Mb / s or more).
【０００６】また、従来の接続構造（Ｉ／Ｏピン５とコ
ネクタ６で構成される部分）において、接続部をもイン
ピーダンス整合をとる必要があり、さらには隣接配線と
のクロストークを減らすためにはＩ／Ｏピン５の信号ピ
ン周辺をグランドにアサイン接地する必要があり、信号
が高速化すればするほどグランドにアサインするピン数
が増加する。このため、コネクタ６の有効ピン数（信号
接続に使用できるピン）が減ってしまい、場合によって
はピンネックとなるといった問題を有していた。Further, in the conventional connection structure (portion composed of the I / O pin 5 and the connector 6), it is necessary to make impedance matching at the connection portion as well, and further, in order to reduce crosstalk with adjacent wiring. It is necessary to assign the ground around the signal pin of the I / O pin 5 to the ground, and the number of pins assigned to the ground increases as the speed of the signal increases. For this reason, the number of effective pins of the connector 6 (pins that can be used for signal connection) is reduced, and there is a problem that a pin neck occurs in some cases.
【０００７】さらに、多数のマルチチップモジュール３
を大型のプリント配線基板７に搭載する従来の実装構造
では、表面積の大きなプリント配線基板７が必要となる
が、現在、製造性の問題から最大でも７００ｍｍ角以内
に抑える必要があり、これによって、システム規模が限
定されてしまう。また、配線板サイズの増加にともなっ
て、大幅なコスト増を招くといった問題を有していた。Furthermore, a large number of multi-chip modules 3
In the conventional mounting structure in which is mounted on a large-sized printed wiring board 7, a printed wiring board 7 having a large surface area is required, but at present, it is necessary to keep the size within 700 mm square at the maximum due to manufacturability problems. The system scale is limited. Further, there has been a problem that the cost is greatly increased with the increase in the size of the wiring board.
【０００８】本発明の目的は、マルチチップモジュール
間のコネクタ接続部にもインピーダンス整合可能な信号
伝送路を用いることにより、高速な信号伝送を可能にす
るとともに、マルチチップモジュールの表裏面をコネク
タ接続領域に使用することにより、高速な信号伝送を可
能としつつピンネックを解消した電子装置の実装構造を
提供するものである。さらに、大型のプリント配線基板
には低速系信号ラインもしくは給電ラインのみを収容
し、システムを構成するために必要なプリント配線基板
も複数に分割し、製造制限を受けることなく、かつ低コ
ストな電子装置の実装構造を提供するものである。An object of the present invention is to enable a high-speed signal transmission by using a signal transmission path capable of impedance matching even in the connector connection portion between the multi-chip modules and to connect the front and back surfaces of the multi-chip module with a connector. It is intended to provide a mounting structure of an electronic device in which a pin neck is eliminated while enabling high-speed signal transmission by being used in an area. In addition, the large-sized printed wiring board accommodates only low-speed signal lines or power supply lines, and the printed wiring board necessary for constructing the system is also divided into multiple parts, so that there are no manufacturing restrictions and the cost is low. A device mounting structure is provided.
【０００９】[0009]
【課題を解決するための手段】本発明にかかる電子装置
の実装構造は、ＬＳＩチップを搭載してなるマルチチッ
プモジュールを、２個以上大型配線基板に搭載し構成さ
れる電子装置において、隣接するマルチチップモジュー
ル間の少なくとも高速系信号ラインは、大型配線基板を
介することなく、フレキシブルプリント配線板を介し
て、フレキシブルプリント配線板用コネクタにより直接
接続したものである。The mounting structure of an electronic device according to the present invention is adjacent to an electronic device constructed by mounting two or more multi-chip modules each having an LSI chip mounted on a large wiring board. At least high-speed system signal lines between the multi-chip modules are directly connected by a flexible printed wiring board connector, not through a large wiring board, but through a flexible printed wiring board.
【００１０】また、大型配線基板は、給電系ラインのみ
を有し、マルチチップモジュールと大型配線基板との接
続は給電系ラインの接続のみとしたものである。Further, the large-sized wiring board has only power supply system lines, and the multichip module and the large-sized wiring board are connected only to the power supply system lines.
【００１１】さらに、フレキシブルプリント配線板は、
マイクロストリップライン構造や、ストリップライン構
造を有するものである。Further, the flexible printed wiring board is
It has a microstripline structure or a stripline structure.
【００１２】[0012]
【作用】本発明においては、マルチチップモジュール間
の高速信号系ラインがフレキシブルプリント配線板を介
してフレキシブルプリント配線板用コネクタにより接続
されているので、高速な信号伝送が可能となる。また、
フレキシブルプリント配線板には、マイクロストリップ
ラインやストリップラインが形成されるので、インピー
ダンス整合がとれる。In the present invention, since the high-speed signal system lines between the multi-chip modules are connected by the flexible printed wiring board connector via the flexible printed wiring board, high-speed signal transmission becomes possible. Also,
Since the microstrip line and the strip line are formed on the flexible printed wiring board, impedance matching can be achieved.
【００１３】[0013]
【実施例】図１は本発明による第１の実施例を表す図で
あって、図８に示す２枚のマルチチップモジュール３を
断面方向から示した図に相当するものである。ここで、
１４は前記マルチチップモジュール３間の高速系信号ラ
インを接続するためのフレキシブルプリント配線板で、
ポリイミド等を絶縁層とし銅等を導体材料とした柔軟性
のあるプリント配線板である。１５は前記フレキシブル
プリント配線板１４をマルチチップモジュール３に接続
するためのフレキシブルプリント配線板用コネクタをそ
れぞれ表しており、１〜９は図７と同じものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a diagram showing a first embodiment of the present invention and corresponds to a diagram showing two multi-chip modules 3 shown in FIG. 8 in a sectional view. here,
Reference numeral 14 is a flexible printed wiring board for connecting high-speed system signal lines between the multi-chip modules 3,
It is a flexible printed wiring board using polyimide or the like as an insulating layer and copper or the like as a conductor material. Reference numerals 15 and 15 respectively denote flexible printed wiring board connectors for connecting the flexible printed wiring board 14 to the multichip module 3, and 1 to 9 are the same as those in FIG.
【００１４】さらに、図２は本発明の実装構造を上面か
ら見たものである。ＬＳＩチップ１の搭載状況を示すた
め、封止キャップ８を取り除いた状態を表している。な
お本構成では、システムを構成するためのプリント配線
基板７は大型配線基板１枚で構成した場合の構造であ
る。Further, FIG. 2 is a top view of the mounting structure of the present invention. In order to show the mounting state of the LSI chip 1, the state in which the sealing cap 8 is removed is shown. In this configuration, the printed wiring board 7 for constructing the system has a structure in which one large wiring board is used.
【００１５】本構造では、フレキシブルプリント配線板
１４にマイクロストリップライン構造、もしくはストリ
ップライン構造を採用し、接続部のインピーダンス整合
をとると共に、フレキシブルプリント配線板用コネクタ
１５を表面実装構造にすることにより、コネクタリード
部のインダクタンスを低減した構成となっている。図３
にマイクロストリップライン構造の例を、図４にストリ
ップライン構造の例を示す。これらの図で、１４ａはグ
ランド層，１４ｂは絶縁層，１４ｃは信号線，１４ｄは
空気を示している。このため、従来構造のように、接続
部のインピーダンス不整合、およびピン形状のコネクタ
構造に基づくインダクタンス増を解消できるため、高速
信号伝送が容易となる。また、プリント配線基板７とマ
ルチチップモジュール３との電気接続は従来通りピン形
状のコネクタ６を採用しているが、プリント配線基板７
から接続される信号は低速系信号ラインのみ、もしくは
給電ラインのみであるため問題はなく、例えばＩ／Ｏピ
ン５、コネクタ６を給電のみに使用するのであれば、大
容量な給電をＬＳＩチップ１直下から行うことができ、
安定した給電も容易に実現できる。さらに、マルチチッ
プモジュール３からの接続は、マルチチップモジュール
３も表裏面を使用できるため、Ｉ／Ｏネックも解消でき
る。In this structure, by adopting a microstrip line structure or a strip line structure for the flexible printed wiring board 14, impedance matching of the connecting portion is achieved, and the connector 15 for the flexible printed wiring board has a surface mounting structure. The configuration is such that the inductance of the connector lead portion is reduced. Figure 3
An example of the microstripline structure is shown in Fig. 4, and an example of the stripline structure is shown in Fig. 4. In these figures, 14a is a ground layer, 14b is an insulating layer, 14c is a signal line, and 14d is air. Therefore, unlike the conventional structure, it is possible to eliminate the impedance mismatch of the connection portion and the increase in the inductance due to the pin-shaped connector structure, which facilitates high-speed signal transmission. Further, although the printed wiring board 7 and the multi-chip module 3 are electrically connected by using the pin-shaped connector 6 as in the conventional case, the printed wiring board 7
There is no problem because the signal connected from is only the low-speed system signal line or only the power supply line. For example, if the I / O pin 5 and the connector 6 are used only for power supply, large-capacity power supply can be performed on the LSI chip 1. You can do it right below,
Stable power supply can be easily realized. Further, the connection from the multi-chip module 3 can also use the front and back surfaces of the multi-chip module 3, so that the I / O neck can be eliminated.
【００１６】図５は本発明による第２の実施例を示した
ものであり、図２と同様に、図１に示した本発明の実装
構造を上面から見たものである。なお、ＬＳＩチップ１
の搭載状況を示すため、封止キャップ８を取り除いた状
態を表している。ここで、７ａ〜７ｄはシステムを構成
するマルチチップモジュール３の一部を搭載する比較的
小型のプリント配線基板で、図２の大型のプリント配線
基板７を４分割したものに相当する。その他は図２と同
じである。FIG. 5 shows a second embodiment according to the present invention, and, like FIG. 2, is a top view of the mounting structure of the present invention shown in FIG. The LSI chip 1
In order to show the mounting state of No. 3, the state in which the sealing cap 8 is removed is shown. Here, 7a to 7d are comparatively small printed wiring boards on which a part of the multichip module 3 constituting the system is mounted, and correspond to the large printed wiring board 7 of FIG. 2 divided into four. Others are the same as in FIG.
【００１７】本実施例では、プリント配線基板７ａ〜７
ｄには給電ラインのみが形成されており、マルチチップ
モジュール３間の信号接続はすべてフレキシブルプリン
ト配線板１４およびフレキシブルプリント配線板用コネ
クタ１５を介して行う構成となっている。このため、マ
ルチチップモジュール３を搭載するプリント配線基板７
は１枚で構成せず、複数枚で構成している。従って、プ
リント配線基板７の製造限界による影響を受けることな
くシステムを大規模化することができ、かつプリント配
線基板７を小型化できることから配線基板製造および部
品搭載などのアセンブルに関わるコストを低減できるな
どの利点がある。In this embodiment, the printed wiring boards 7a to 7 are used.
Only a power supply line is formed in d, and all signal connections between the multi-chip modules 3 are configured via the flexible printed wiring board 14 and the flexible printed wiring board connector 15. Therefore, the printed wiring board 7 on which the multi-chip module 3 is mounted is mounted.
Does not consist of one sheet, but consists of a plurality of sheets. Therefore, the system can be made large in scale without being affected by the manufacturing limit of the printed wiring board 7, and the printed wiring board 7 can be downsized, so that the costs related to the assembly of the wiring board manufacturing and the component mounting can be reduced. There are advantages such as.
【００１８】図６は本発明による第３の実施例を示す図
であって、図８に示す２枚のマルチチップモジュール３
を断面方向から示した図に相当するものである。ここ
で、１６は空冷ヒートシンクをそれぞれ表している。そ
の他は図１と同じである。FIG. 6 is a diagram showing a third embodiment according to the present invention, in which two multi-chip modules 3 shown in FIG. 8 are used.
It corresponds to a diagram showing from the cross-sectional direction. Here, 16 represents each air-cooled heat sink. Others are the same as those in FIG.
【００１９】本構造は、マルチチップモジュール３の消
費電力が大きい場合に対応する構成であり、マルチチッ
プモジュール３はフェースダウンでプリント配線基板７
に搭載し、放熱用にマルチチップモジュール３の裏面に
空冷ヒートシンク１６を設けた構成となっている。本実
施例においても、マルチチップモジュール３間の高速信
号ラインは、マルチチップモジュール３周辺に設けたコ
ネクタ６を介して行えるため、信号接続と放熱とを同時
に満足することができる。なお、マルチチップモジュー
ル３とプリント配線基板７との低速系信号ラインもしく
は給電ライン接続も、マルチチップモジュール３下面周
辺から容易に行うことができる。This structure corresponds to the case where the power consumption of the multi-chip module 3 is large, and the multi-chip module 3 is face down to the printed wiring board 7.
The air-cooled heat sink 16 is provided on the back surface of the multi-chip module 3 for heat dissipation. Also in this embodiment, since the high-speed signal line between the multi-chip modules 3 can be provided via the connector 6 provided around the multi-chip module 3, the signal connection and the heat dissipation can be satisfied at the same time. The low-speed system signal line or power supply line connection between the multi-chip module 3 and the printed wiring board 7 can be easily performed from the periphery of the lower surface of the multi-chip module 3.
【００２０】[0020]
【発明の効果】以上説明したように、本発明は、ＬＳＩ
チップを搭載してなるマルチチップモジュールを、２個
以上大型配線基板に搭載し構成する電子装置において、
隣接するマルチチップモジュール間の少なくとも高速系
信号ラインは、大型配線基板を介することなく、フレキ
シブルプリント配線板を介して、フレキシブルプリント
配線板用コネクタにより直接接続したので、高速な信号
伝送が可能となり、従来構造に比べ、アレープロセッサ
シルテムにおいては、信号伝送能力を増加できるため、
システムの処理能力向上を達成できる。そして、スイッ
チ系の場合にはデータを交換するスループットの向上を
達成できる。As described above, the present invention provides an LSI
In an electronic device configured by mounting two or more multi-chip modules each having a chip mounted on a large wiring board,
At least the high-speed system signal line between the adjacent multi-chip modules is directly connected by the flexible printed wiring board connector through the flexible printed wiring board, not through the large wiring board, so that high-speed signal transmission becomes possible. Compared with the conventional structure, in the array processor Siltem, the signal transmission capacity can be increased,
The processing capacity of the system can be improved. In the case of the switch system, it is possible to achieve improvement in throughput for exchanging data.
【００２１】また、増加の一途をたどるマルチチップモ
ジュールのＩ／Ｏピン数増加の傾向に対し、マルチチッ
プモジュールの表裏面をコネクタ接続領域（Ｉ／Ｏピン
領域）に使用できるため、高速な信号伝送を可能としつ
つ、ピンネックを解消できる。さらに、フレキシブルプ
リント配線板にマイクロストリップラインやストリップ
ラインを設けたので、インピーダンス整合が容易とな
る。そして、大型のプリント配線基板には低速系信号ラ
イン、もしくは給電ラインのみを収容するのみでよいた
め、システムを構成するために必要となるプリント配線
基板も複数に分割できる。このため、製造制限を受ける
ことなくシステムサイズを拡張でき、かつ低コストな電
子装置を実現できるという利点を有する。Further, in response to the increasing number of I / O pins of the multi-chip module, the front and back surfaces of the multi-chip module can be used as the connector connection area (I / O pin area), so that high-speed signals can be obtained. The pin neck can be eliminated while enabling transmission. Further, since the flexible printed wiring board is provided with microstrip lines and strip lines, impedance matching becomes easy. Since the large-sized printed wiring board need only accommodate the low-speed system signal line or the power supply line, the printed wiring board necessary for constructing the system can be divided into a plurality of parts. Therefore, there are advantages that the system size can be expanded without being subject to manufacturing restrictions and a low-cost electronic device can be realized.
【００２２】[0022]
【図１】本発明による第１の実施例を表す断面図であ
る。FIG. 1 is a sectional view showing a first embodiment according to the present invention.
【００２３】[0023]
【図２】本発明による第１の実施例を表す上面図であ
る。FIG. 2 is a top view showing a first embodiment according to the present invention.
【００２４】[0024]
【図３】本発明に用いるマイクロストリップラインの構
造例を示す断面図である。FIG. 3 is a cross-sectional view showing a structural example of a microstrip line used in the present invention.
【００２５】[0025]
【図４】本発明に用いるストリップラインの構造例を示
す断面図である。FIG. 4 is a cross-sectional view showing a structural example of a strip line used in the present invention.
【００２６】[0026]
【図５】本発明による第２の実施例を表す上面図であ
る。FIG. 5 is a top view showing a second embodiment according to the present invention.
【００２７】[0027]
【図６】本発明による第３の実施例を表す断面図をそれ
ぞれ表す図である。6A and 6B are cross-sectional views showing a third embodiment according to the present invention.
【００２８】[0028]
【図７】従来の電子装置の実装構造を表す断面図であ
る。FIG. 7 is a cross-sectional view showing a mounting structure of a conventional electronic device.
【００２９】[0029]
【図８】アレープロセッサあるいはマトリックス状に接
続するスイッチシステムを表すブロック図である。FIG. 8 is a block diagram showing an array processor or a switch system connected in a matrix.
【００３０】[0030]
１ ＬＳＩチップ ２ ワイヤボンディング部 ３ マルチチップモジュール ４ 配線 ５ Ｉ／Ｏピン ６ コネクタ ７ プリント配線基板 ８ 封止キャップ ９ 信号伝送経路 １１ 接続配線 １２ 入力側の配線 １３ 出力側の配線 １４ フレキシブルプリント配線板 １５ フレキシブルプリント配線板用コネクタ １６ 空冷ヒートシンク 1 LSI Chip 2 Wire Bonding Section 3 Multi-Chip Module 4 Wiring 5 I / O Pin 6 Connector 7 Printed Wiring Board 8 Sealing Cap 9 Signal Transmission Path 11 Connection Wiring 12 Input Wiring 13 Output Wiring 14 Flexible Printed Wiring Board 15 Flexible printed wiring board connector 16 Air-cooled heat sink
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成５年９月２９日[Submission date] September 29, 1993
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２１[Correction target item name] 0021
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００２１】また、増加の一途をたどるマルチチップモ
ジュールのＩ／Ｏピン数増加の傾向に対し、マルチチッ
プモジュールの表裏面をコネクタ接続領域（Ｉ／Ｏピン
領域）に使用できるため、高速な信号伝送を可能としつ
つ、ピンネックを解消できる。さらに、フレキシブルプ
リント配線板にマイクロストリップラインやストリップ
ラインを設けたので、インピーダンス整合が容易とな
る。そして、大型のプリント配線基板には低速系信号ラ
イン、もしくは給電ラインのみを収容するのみでよいた
め、システムを構成するために必要となるプリント配線
基板も複数に分割できる。このため、製造制限を受ける
ことなくシステムサイズを拡張でき、かつ低コストな電
子装置を実現できるという利点を有する。Further, in response to the increasing number of I / O pins of the multi-chip module, the front and back surfaces of the multi-chip module can be used as the connector connection area (I / O pin area), so that high-speed signals can be obtained. The pin neck can be eliminated while enabling transmission. Further, since the flexible printed wiring board is provided with microstrip lines and strip lines, impedance matching becomes easy. Since the large-sized printed wiring board need only accommodate the low-speed system signal line or the power supply line, the printed wiring board necessary for constructing the system can be divided into a plurality of parts. Therefore, there are advantages that the system size can be expanded without being subject to manufacturing restrictions and a low-cost electronic device can be realized.
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】図面の簡単な説明[Name of item to be corrected] Brief description of the drawing
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明による第１の実施例を表す断面図であ
る。FIG. 1 is a sectional view showing a first embodiment according to the present invention.
【図２】本発明による第１の実施例を表す上面図であ
る。FIG. 2 is a top view showing a first embodiment according to the present invention.
【図３】本発明に用いるマイクロストリップラインの構
造例を示す断面図である。FIG. 3 is a cross-sectional view showing a structural example of a microstrip line used in the present invention.
【図４】本発明に用いるストリップラインの構造例を示
す断面図である。FIG. 4 is a cross-sectional view showing a structural example of a strip line used in the present invention.
【図５】本発明による第２の実施例を表す上面図であ
る。FIG. 5 is a top view showing a second embodiment according to the present invention.
【図６】本発明による第３の実施例を表す断面図をそれ
ぞれ表す図である。6A and 6B are cross-sectional views showing a third embodiment according to the present invention.
【図７】従来の電子装置の実装構造を表す断面図であ
る。FIG. 7 is a cross-sectional view showing a mounting structure of a conventional electronic device.
【図８】アレープロセッサあるいはマトリックス状に接
続するスイッチシステムを表すブロック図である。FIG. 8 is a block diagram showing an array processor or a switch system connected in a matrix.
【符号の説明】 １ ＬＳＩチップ ２ ワイヤボンディング部 ３ マルチチップモジュール ４ 配線 ５ Ｉ／Ｏピン ６ コネクタ ７ プリント配線基板 ８ 封止キャップ ９ 信号伝送経路 １１ 接続配線 １２ 入力側の配線 １３ 出力側の配線 １４ フレキシブルプリント配線板 １５ フレキシブルプリント配線板用コネクタ １６ 空冷ヒートシンク ─────────────────────────────────────────────────────
[Explanation of symbols] 1 LSI chip 2 Wire bonding part 3 Multi-chip module 4 Wiring 5 I / O pin 6 Connector 7 Printed wiring board 8 Sealing cap 9 Signal transmission path 11 Connection wiring 12 Input side wiring 13 Output side wiring 14 Flexible Printed Wiring Board 15 Connector for Flexible Printed Wiring Board 16 Air Cooled Heat Sink ─────────────────────────────────── ──────────────────
【手続補正書】[Procedure amendment]
【提出日】平成５年１１月１７日[Submission date] November 17, 1993
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２２[Name of item to be corrected] 0022
【補正方法】削除[Correction method] Delete
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２３[Name of item to be corrected] 0023
【補正方法】削除[Correction method] Delete
【手続補正３】[Procedure 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２４[Name of item to be corrected] 0024
【補正方法】削除[Correction method] Delete
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２５[Name of item to be corrected] 0025
【補正方法】削除[Correction method] Delete
【手続補正５】[Procedure Amendment 5]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２６[Correction target item name] 0026
【補正方法】削除[Correction method] Delete
【手続補正６】[Procedure correction 6]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２７[Name of item to be corrected] 0027
【補正方法】削除[Correction method] Delete
【手続補正７】[Procedure Amendment 7]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２８[Correction target item name] 0028
【補正方法】削除[Correction method] Delete
【手続補正８】[Procedure Amendment 8]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２９[Name of item to be corrected] 0029
【補正方法】削除[Correction method] Delete
【手続補正９】[Procedure Amendment 9]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００３０[Name of item to be corrected] 0030
【補正方法】削除[Correction method] Delete
Claims (4)
プモジュールを、２個以上大型配線基板に搭載し構成さ
れる電子装置において、隣接する前記マルチチップモジ
ュール間の少なくとも高速系信号ラインは、前記大型配
線基板を介することなく、フレキシブルプリント配線板
を介してフレキシブルプリント配線板用コネクタにより
直接接続したことを特徴とする電子装置の実装構造。1. In an electronic device configured by mounting two or more multi-chip modules each having an LSI chip mounted on a large-sized wiring board, at least a high-speed system signal line between adjacent multi-chip modules is the large-sized one. A mounting structure of an electronic device, characterized in that a flexible printed wiring board connector is directly connected through a flexible printed wiring board without using a wiring board.
し、マルチチップモジュールと前記大型配線基板との接
続は給電系ライン接続のみとし、前記マルチチップモジ
ュール間の信号ラインの接続はすべてフレキシブルプリ
ント配線板を介し、フレキシブルプリント配線板用コネ
クタにより直接接続したことを特徴とする請求項１記載
の電子装置の実装構造。2. The large wiring board has only a power feeding system line, the multi-chip module and the large wiring board are connected only to the power feeding system line, and the signal lines between the multi chip modules are all connected by flexible printing. 2. The mounting structure for an electronic device according to claim 1, wherein the mounting structure is directly connected by a flexible printed wiring board connector via a wiring board.
レキシブルプリント配線板が、マイクロストリップライ
ン構造を有していることを特徴とする請求項１記載の電
子装置の実装構造。3. The mounting structure for an electronic device according to claim 1, wherein the flexible printed wiring board for connecting the multi-chip modules has a microstrip line structure.
レキシブルプリント配線板が、ストリップライン構造を
有していることを特徴とする請求項１記載の電子装置の
実装構造。4. The mounting structure for an electronic device according to claim 1, wherein the flexible printed wiring board connecting the multi-chip modules has a stripline structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3341732A JPH0730224A (en) | 1991-12-02 | 1991-12-02 | Mounting structure for electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3341732A JPH0730224A (en) | 1991-12-02 | 1991-12-02 | Mounting structure for electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730224A true JPH0730224A (en) | 1995-01-31 |
Family
ID=18348348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3341732A Pending JPH0730224A (en) | 1991-12-02 | 1991-12-02 | Mounting structure for electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0730224A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410983B1 (en) | 1999-05-26 | 2002-06-25 | Fujitsu Limited | Semiconductor device having a plurality of multi-chip modules interconnected by a wiring board having an interface LSI chip |
| EP1506568A2 (en) * | 2002-04-29 | 2005-02-16 | Silicon Pipe, Inc. | Direct-connect signaling system |
| KR100632469B1 (en) * | 2004-04-20 | 2006-10-09 | 삼성전자주식회사 | Semiconductor chip package |
| JP2010161416A (en) * | 2010-04-07 | 2010-07-22 | Hitachi Ltd | Electronic device |
| JP2014096667A (en) * | 2012-11-08 | 2014-05-22 | Murata Mfg Co Ltd | Module |
| WO2018053482A1 (en) * | 2016-09-19 | 2018-03-22 | Intel Corporation | Alternative circuit apparatus for long host routing |
| US11166372B2 (en) | 2017-05-16 | 2021-11-02 | Murata Manufacturing Co., Ltd. | Electronic device |
-
1991
- 1991-12-02 JP JP3341732A patent/JPH0730224A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410983B1 (en) | 1999-05-26 | 2002-06-25 | Fujitsu Limited | Semiconductor device having a plurality of multi-chip modules interconnected by a wiring board having an interface LSI chip |
| EP1506568A2 (en) * | 2002-04-29 | 2005-02-16 | Silicon Pipe, Inc. | Direct-connect signaling system |
| EP1506568A4 (en) * | 2002-04-29 | 2008-09-24 | Silicon Pipe Inc | Direct-connect signaling system |
| JP2010192918A (en) * | 2002-04-29 | 2010-09-02 | Interconnect Portfolio Llc | Direct-connect signaling system |
| US7989929B2 (en) | 2002-04-29 | 2011-08-02 | Samsung Electronics Co., Ltd. | Direct-connect signaling system |
| KR100632469B1 (en) * | 2004-04-20 | 2006-10-09 | 삼성전자주식회사 | Semiconductor chip package |
| US7372139B2 (en) | 2004-04-20 | 2008-05-13 | Samsung Electronics Co., Ltd. | Semiconductor chip package |
| JP2010161416A (en) * | 2010-04-07 | 2010-07-22 | Hitachi Ltd | Electronic device |
| JP2014096667A (en) * | 2012-11-08 | 2014-05-22 | Murata Mfg Co Ltd | Module |
| WO2018053482A1 (en) * | 2016-09-19 | 2018-03-22 | Intel Corporation | Alternative circuit apparatus for long host routing |
| US11166372B2 (en) | 2017-05-16 | 2021-11-02 | Murata Manufacturing Co., Ltd. | Electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426566A (en) | Multichip integrated circuit packages and systems | |
| US4628411A (en) | Apparatus for directly powering a multi-chip module from a power distribution bus | |
| JP3012555B2 (en) | Polyhedral IC package | |
| US5994766A (en) | Flip chip circuit arrangement with redistribution layer that minimizes crosstalk | |
| JP2004235650A (en) | Stacked chip electronic package having laminate carrier and its producing process | |
| JP2011139083A (en) | Multi-chip electronic package having laminate carrier and assembly of the package | |
| WO1984002631A1 (en) | Semiconductor chip package | |
| JPS6249989B2 (en) | ||
| US7566959B2 (en) | Planar array contact memory cards | |
| US6118670A (en) | PCB mounting arrangement for two components requiring high-speed connections to a third component | |
| JPH0730224A (en) | Mounting structure for electronic device | |
| US6670558B2 (en) | Inline and “Y” input-output bus topology | |
| US6396967B1 (en) | Optoelectronic integrated circuit device | |
| US5067004A (en) | Module for interconnecting integrated circuits | |
| US6662250B1 (en) | Optimized routing strategy for multiple synchronous bus groups | |
| US6477060B1 (en) | Dual channel bus routing using asymmetric striplines | |
| JPS6188547A (en) | Semiconductor device | |
| EP0154765B1 (en) | Apparatus for directly powering a multi-chip module from a power distribution bus | |
| JPH04290258A (en) | Multichip module | |
| US6495911B1 (en) | Scalable high frequency integrated circuit package | |
| JP2000012738A (en) | Integrated circuit with unique lead configuration | |
| KR100505641B1 (en) | Memory module and memory system having the same | |
| JP3016460B2 (en) | Electronic device mounting structure | |
| JP3375180B2 (en) | Integrated circuit chip mounting structure | |
| JPH10294435A (en) | Memory module and information processor |