JP3015776B2 - 放電型サージ吸収素子の製造方法 - Google Patents
放電型サージ吸収素子の製造方法Info
- Publication number
- JP3015776B2 JP3015776B2 JP10128239A JP12823998A JP3015776B2 JP 3015776 B2 JP3015776 B2 JP 3015776B2 JP 10128239 A JP10128239 A JP 10128239A JP 12823998 A JP12823998 A JP 12823998A JP 3015776 B2 JP3015776 B2 JP 3015776B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- depletion layer
- absorbing element
- type surge
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Thermistors And Varistors (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、気密容器内に封
入した放電間隙における放電現象を利用して誘導雷等の
サージを吸収することにより、電子機器が損傷すること
を防止する放電型サージ吸収素子の製造方法に係り、特
に、気中放電に対するトリガ手段として沿面コロナ放電
を用いる放電型サージ吸収素子の製造方法に関する。
入した放電間隙における放電現象を利用して誘導雷等の
サージを吸収することにより、電子機器が損傷すること
を防止する放電型サージ吸収素子の製造方法に係り、特
に、気中放電に対するトリガ手段として沿面コロナ放電
を用いる放電型サージ吸収素子の製造方法に関する。
【０００２】従来、誘導雷等のサージから電子機器の電
子回路を保護するためのサージ吸収素子として、電圧非
直線特性を有する高抵抗体素子よりなるバリスタや、放
電間隙を気密容器内に収容したガスアレスタ等が広く使
用されている。
子回路を保護するためのサージ吸収素子として、電圧非
直線特性を有する高抵抗体素子よりなるバリスタや、放
電間隙を気密容器内に収容したガスアレスタ等が広く使
用されている。
【０００３】上記バリスタは、サージ吸収の応答性に優
れるものの、単位面積当たりの電流耐量が比較的小さ
く、したがって大きなサージ電流を効率よく吸収するこ
とが困難である。また、上記ガスアレスタは、放電間隙
にアーク放電を生成することにより、電流耐量を大きく
することができるのであるが、その反面、放電遅れ時間
が大きく、急峻な立ち上がり特性を有するサージに対し
ては、残留サージが発生してサージ防護を十分に行い得
ないという問題がある。
れるものの、単位面積当たりの電流耐量が比較的小さ
く、したがって大きなサージ電流を効率よく吸収するこ
とが困難である。また、上記ガスアレスタは、放電間隙
にアーク放電を生成することにより、電流耐量を大きく
することができるのであるが、その反面、放電遅れ時間
が大きく、急峻な立ち上がり特性を有するサージに対し
ては、残留サージが発生してサージ防護を十分に行い得
ないという問題がある。
【０００４】そこで、図３に示すように、セラミック等
よりなる略円柱状の絶縁体60の表面に導電性薄膜62を被
着させたうえで、この導電性薄膜62に幅が０．１mm程度
の微小放電間隙64を周回状に形成して導電性薄膜62を分
割すると共に、絶縁体60の両端に主放電間隙66を隔てて
放電電極68，68を嵌着して上記導電性薄膜62，62と放電
電極68，68とを接続し、これを放電ガスと共にガラス等
で構成された気密容器70内に封入し、外部端子72，72を
導出した放電型サージ吸収素子74が提案されている。
よりなる略円柱状の絶縁体60の表面に導電性薄膜62を被
着させたうえで、この導電性薄膜62に幅が０．１mm程度
の微小放電間隙64を周回状に形成して導電性薄膜62を分
割すると共に、絶縁体60の両端に主放電間隙66を隔てて
放電電極68，68を嵌着して上記導電性薄膜62，62と放電
電極68，68とを接続し、これを放電ガスと共にガラス等
で構成された気密容器70内に封入し、外部端子72，72を
導出した放電型サージ吸収素子74が提案されている。
【０００５】上記放電型サージ吸収素子74に、この放電
型サージ吸収素子74の定格電圧以上のサージが印加され
た場合、まず微小放電間隙64を隔てた導電性薄膜62，62
間に電位差が生じ、これにより微小放電間隙64に電子が
放出されて沿面コロナ放電が発生する。次いで、この沿
面コロナ放電に伴って生ずる電子のプライミング効果に
よってグロー放電へと移行する。そして、このグロー放
電がサージ電流の増加によって主放電間隙66へと転移
し、さらに主放電としてのアーク放電に移行してサージ
の吸収が行われるのである。
型サージ吸収素子74の定格電圧以上のサージが印加され
た場合、まず微小放電間隙64を隔てた導電性薄膜62，62
間に電位差が生じ、これにより微小放電間隙64に電子が
放出されて沿面コロナ放電が発生する。次いで、この沿
面コロナ放電に伴って生ずる電子のプライミング効果に
よってグロー放電へと移行する。そして、このグロー放
電がサージ電流の増加によって主放電間隙66へと転移
し、さらに主放電としてのアーク放電に移行してサージ
の吸収が行われるのである。
【０００６】
【発明が解決しようとする課題】このように、上記放電
型サージ吸収素子74は、微小放電間隙64に生ずる元来応
答速度の速い沿面コロナ放電をトリガ放電として利用す
るものであるため、上記ガスアレスタに比べて高い応答
性を実現できると共に、主放電間隙66に生ずる主放電た
るアーク放電によってサージを吸収するものであるた
め、上記バリスタに比べて大きな電流耐量を実現できる
ものである。
型サージ吸収素子74は、微小放電間隙64に生ずる元来応
答速度の速い沿面コロナ放電をトリガ放電として利用す
るものであるため、上記ガスアレスタに比べて高い応答
性を実現できると共に、主放電間隙66に生ずる主放電た
るアーク放電によってサージを吸収するものであるた
め、上記バリスタに比べて大きな電流耐量を実現できる
ものである。
【０００７】ところで、上記微小放電間隙64において沿
面コロナ放電が開始される放電開始電圧の値は、導電性
薄膜62の材質、放電ガスの種類及び圧力が一定の場合に
は、微小放電間隙64の間隙長によって定まるものであ
る。従って、放電型サージ吸収素子毎における放電開始
電圧のばらつきを小さくするためには、上記微小放電間
隙64の間隙長の寸法精度を高める必要がある。しかしな
がら、従来の放電型サージ吸収素子74にあっては、上記
微小放電間隙64の形成は、ＹＡＧレーザー等を用いて導
電性薄膜62を蒸発させて形成する機械的加工で行われて
いたため、間隙長の寸法精度を向上させるには限界が生
じていた。
面コロナ放電が開始される放電開始電圧の値は、導電性
薄膜62の材質、放電ガスの種類及び圧力が一定の場合に
は、微小放電間隙64の間隙長によって定まるものであ
る。従って、放電型サージ吸収素子毎における放電開始
電圧のばらつきを小さくするためには、上記微小放電間
隙64の間隙長の寸法精度を高める必要がある。しかしな
がら、従来の放電型サージ吸収素子74にあっては、上記
微小放電間隙64の形成は、ＹＡＧレーザー等を用いて導
電性薄膜62を蒸発させて形成する機械的加工で行われて
いたため、間隙長の寸法精度を向上させるには限界が生
じていた。
【０００８】この発明は、上記従来の問題に鑑みてなさ
れたものであり、その目的とするところは、従来の放電
型サージ吸収素子に比べ、微小放電間隙の間隙長の寸法
精度が高く、従って、素子毎における放電開始電圧のば
らつきの小さな放電型サージ吸収素子の製造方法を実現
することにある。
れたものであり、その目的とするところは、従来の放電
型サージ吸収素子に比べ、微小放電間隙の間隙長の寸法
精度が高く、従って、素子毎における放電開始電圧のば
らつきの小さな放電型サージ吸収素子の製造方法を実現
することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る放電型サージ吸収素子の製造方法は、
半導体単結晶基板に不純物を添加して形成したＰＮ接合
を有するダイオードにおける、上記ＰＮ接合に逆方向電
圧が印加されて形成される空乏層を微小放電間隙と成し
て構成されるトリガ放電部材の両端に、所定の放電間隙
を隔てて放電電極を接続し、これを放電ガスと共に気密
容器内に封入してなる放電型サージ吸収素子の製造方法
であって、上記トリガ放電部材に所定の電圧が印加され
た際に、沿面コロナ放電を開始する幅を備えた空乏層が
形成されるよう、Ｗ Ｂ ＝（２εＶ Ｂ ／ｑＮ Ｄ ） １／２ の
式（Ｗ Ｂ ：空乏層の幅、Ｖ Ｂ ：印加電圧、Ｎ Ｄ ：不純物
濃度、ε：半導体材料の誘電率、ｑ：単位電荷）によ
り、上記半導体単結晶基板に添加する不純物の濃度を定
めることを特徴とする。
に、本発明に係る放電型サージ吸収素子の製造方法は、
半導体単結晶基板に不純物を添加して形成したＰＮ接合
を有するダイオードにおける、上記ＰＮ接合に逆方向電
圧が印加されて形成される空乏層を微小放電間隙と成し
て構成されるトリガ放電部材の両端に、所定の放電間隙
を隔てて放電電極を接続し、これを放電ガスと共に気密
容器内に封入してなる放電型サージ吸収素子の製造方法
であって、上記トリガ放電部材に所定の電圧が印加され
た際に、沿面コロナ放電を開始する幅を備えた空乏層が
形成されるよう、Ｗ Ｂ ＝（２εＶ Ｂ ／ｑＮ Ｄ ） １／２ の
式（Ｗ Ｂ ：空乏層の幅、Ｖ Ｂ ：印加電圧、Ｎ Ｄ ：不純物
濃度、ε：半導体材料の誘電率、ｑ：単位電荷）によ
り、上記半導体単結晶基板に添加する不純物の濃度を定
めることを特徴とする。
【００１０】上記方法で製造される放電型サージ吸収素
子に定格電圧以上のサージが印加され、これがトリガ放
電部材を構成するダイオードのＰＮ接合の逆方向電圧の
場合、ＰＮ接合の接合部近傍に絶縁性の空乏層が形成さ
れる。上記方法で製造される放電型サージ吸収素子は、
この空乏層を微小放電間隙として利用するものであり、
当該空乏層の両端に高電界が印加されると、沿面コロナ
放電が発生する。次い で、この沿面コロナ放電に伴って
生ずる電子のプライミング効果によってグロー放電へと
移行し、このグロー放電がサージ電流の増加によって放
電間隙へと転移し、さらに主放電としてのアーク放電に
移行してサージの吸収が行われる。
子に定格電圧以上のサージが印加され、これがトリガ放
電部材を構成するダイオードのＰＮ接合の逆方向電圧の
場合、ＰＮ接合の接合部近傍に絶縁性の空乏層が形成さ
れる。上記方法で製造される放電型サージ吸収素子は、
この空乏層を微小放電間隙として利用するものであり、
当該空乏層の両端に高電界が印加されると、沿面コロナ
放電が発生する。次い で、この沿面コロナ放電に伴って
生ずる電子のプライミング効果によってグロー放電へと
移行し、このグロー放電がサージ電流の増加によって放
電間隙へと転移し、さらに主放電としてのアーク放電に
移行してサージの吸収が行われる。
【００１１】本発明に係る方法で製造される放電型サー
ジ吸収素子は、ダイオードの空乏層を微小放電間隙とし
て利用するものであり、当該空乏層で沿面コロナ放電が
開始される放電開始電圧の値は、ダイオードの材質、放
電ガスの種類及び圧力が一定の場合には、空乏層の幅に
よって定まる。そして所定の電圧が印加された場合に形
成される空乏層の幅は、ダイオードを構成する半導体単
結晶基板に添加される不純物の濃度によって定まり、空
乏層の幅、印加電圧、不純物の濃度とは、Ｗ Ｂ ＝（２ε
Ｖ Ｂ ／ｑＮ Ｄ ） １／２ の式（Ｗ Ｂ ：空乏層の幅、Ｖ Ｂ ：
印加電圧、Ｎ Ｄ ：不純物濃度、ε：半導体材料の誘電
率、ｑ：単位電荷）の関係を有している。 従って、空乏
層で沿面コロナ放電が開始される電圧値が定まれば、上
記式により、上記電圧値で沿面コロナ放電を開始する幅
を備えた空乏層を形成するための不純物の濃度を定める
ことができる。
ジ吸収素子は、ダイオードの空乏層を微小放電間隙とし
て利用するものであり、当該空乏層で沿面コロナ放電が
開始される放電開始電圧の値は、ダイオードの材質、放
電ガスの種類及び圧力が一定の場合には、空乏層の幅に
よって定まる。そして所定の電圧が印加された場合に形
成される空乏層の幅は、ダイオードを構成する半導体単
結晶基板に添加される不純物の濃度によって定まり、空
乏層の幅、印加電圧、不純物の濃度とは、Ｗ Ｂ ＝（２ε
Ｖ Ｂ ／ｑＮ Ｄ ） １／２ の式（Ｗ Ｂ ：空乏層の幅、Ｖ Ｂ ：
印加電圧、Ｎ Ｄ ：不純物濃度、ε：半導体材料の誘電
率、ｑ：単位電荷）の関係を有している。 従って、空乏
層で沿面コロナ放電が開始される電圧値が定まれば、上
記式により、上記電圧値で沿面コロナ放電を開始する幅
を備えた空乏層を形成するための不純物の濃度を定める
ことができる。
【００１２】而して、半導体単結晶基板に添加する不純
物の濃度は非常に精度良く制御可能であり、このため、
沿面コロナ放電を生成する間隙（空乏層の幅）の寸法精
度が向上する。
物の濃度は非常に精度良く制御可能であり、このため、
沿面コロナ放電を生成する間隙（空乏層の幅）の寸法精
度が向上する。
【００１３】
【発明の実施の形態】以下、添付図面に基づき本発明に
係る放電型サージ吸収素子を説明する。図１は、本発明
の放電型サージ吸収素子10を示す概略外観図である。こ
の放電型サージ吸収素子10は、円盤状或いは扁平な角柱
状となされたトリガ放電部材12の両端に、所定の放電間
隙14を隔てて円柱状或いは角柱状の放電電極16を図示し
ない導電性接着材等の導電材を介して接続してなり、こ
れをアルゴン、ネオン、ヘリウム、キセノン等の希ガス
あるいは窒素ガス等の不活性ガスよりなる放電ガスと共
にガラスよりなる気密容器18内に封入している。上記放
電電極16は、ニッケルや鉄等の放電特性が良好な金属材
料で構成されており、また、その一端にデュメット線
（銅被覆鉄ニッケル合金線）や４２−６合金線等よりな
る外部端子20の一端が接続されている。そして、該外部
端子20の他端は、上記気密容器18を貫通して外部に導出
されている。
係る放電型サージ吸収素子を説明する。図１は、本発明
の放電型サージ吸収素子10を示す概略外観図である。こ
の放電型サージ吸収素子10は、円盤状或いは扁平な角柱
状となされたトリガ放電部材12の両端に、所定の放電間
隙14を隔てて円柱状或いは角柱状の放電電極16を図示し
ない導電性接着材等の導電材を介して接続してなり、こ
れをアルゴン、ネオン、ヘリウム、キセノン等の希ガス
あるいは窒素ガス等の不活性ガスよりなる放電ガスと共
にガラスよりなる気密容器18内に封入している。上記放
電電極16は、ニッケルや鉄等の放電特性が良好な金属材
料で構成されており、また、その一端にデュメット線
（銅被覆鉄ニッケル合金線）や４２−６合金線等よりな
る外部端子20の一端が接続されている。そして、該外部
端子20の他端は、上記気密容器18を貫通して外部に導出
されている。
【００１４】上記トリガ放電部材12は、ＰＮ接合を有す
る半導体ダイオードで構成されており、本発明の放電型
サージ吸収素子10では、図２に示すように、Ｐ型領域22
とＮ型領域24の接合された第１のＰＮ接合26及び、Ｐ型
領域22とＮ型領域28の接合された第２のＰＮ接合30の２
つのＰＮ接合を有するＮＰＮ型の双方向シリコンダイオ
ードで構成しており、上記Ｎ型領域24，28にそれぞれ放
電電極16，16が接続されている。この双方向シリコンダ
イオードは、不純物としてのリンを含む雰囲気中でＰ型
のシリコン単結晶基板を約１０００度で加熱し、シリコ
ン単結晶基板の両面からリンを拡散して染み込ませる、
いわゆる拡散法を用いて形成することができる。また、
リンをガス状にしてイオン化し、電界で高速に加速する
と共に、磁界でイオンの進路を制御しつつシリコン単結
晶基板の両面に打ち込んで注入する、いわゆるイオン注
入法を用いて形成することもでき、この方法の場合に
は、添加するリンの濃度と深さを精密に制御することが
容易である。
る半導体ダイオードで構成されており、本発明の放電型
サージ吸収素子10では、図２に示すように、Ｐ型領域22
とＮ型領域24の接合された第１のＰＮ接合26及び、Ｐ型
領域22とＮ型領域28の接合された第２のＰＮ接合30の２
つのＰＮ接合を有するＮＰＮ型の双方向シリコンダイオ
ードで構成しており、上記Ｎ型領域24，28にそれぞれ放
電電極16，16が接続されている。この双方向シリコンダ
イオードは、不純物としてのリンを含む雰囲気中でＰ型
のシリコン単結晶基板を約１０００度で加熱し、シリコ
ン単結晶基板の両面からリンを拡散して染み込ませる、
いわゆる拡散法を用いて形成することができる。また、
リンをガス状にしてイオン化し、電界で高速に加速する
と共に、磁界でイオンの進路を制御しつつシリコン単結
晶基板の両面に打ち込んで注入する、いわゆるイオン注
入法を用いて形成することもでき、この方法の場合に
は、添加するリンの濃度と深さを精密に制御することが
容易である。
【００１５】このように、トリガ放電部材12を双方向シ
リコンダイオードで構成した結果、双方向シリコンダイ
オードの第１のＰＮ接合26に、逆方向電圧が加えられる
と、第１のＰＮ接合26の接合部近傍に、キャリア（電子
及び正孔）の存在しない絶縁性の第１の空乏層32が形成
され、また、上記第２のＰＮ接合30に逆方向電圧が加え
られると、第２のＰＮ接合30の接合部近傍に、キャリア
の存在しない絶縁性の第２の空乏層34が形成されること
となる。
リコンダイオードで構成した結果、双方向シリコンダイ
オードの第１のＰＮ接合26に、逆方向電圧が加えられる
と、第１のＰＮ接合26の接合部近傍に、キャリア（電子
及び正孔）の存在しない絶縁性の第１の空乏層32が形成
され、また、上記第２のＰＮ接合30に逆方向電圧が加え
られると、第２のＰＮ接合30の接合部近傍に、キャリア
の存在しない絶縁性の第２の空乏層34が形成されること
となる。
【００１６】上記構成を備えた本発明の放電型サージ吸
収素子10に、サージが印加され、このサージが上記第１
のＰＮ接合26の逆方向電圧である場合には、第１の空乏
層32が形成され、当該空乏層32の両端に高電界が印加さ
れて沿面コロナ放電が発生する。次いで、この沿面コロ
ナ放電に伴って生ずる電子のプライミング効果によって
グロー放電へと移行し、このグロー放電がサージ電流の
増加によって放電間隙14へと転移し、さらに主放電とし
てのアーク放電に移行してサージの吸収が行われるので
ある。
収素子10に、サージが印加され、このサージが上記第１
のＰＮ接合26の逆方向電圧である場合には、第１の空乏
層32が形成され、当該空乏層32の両端に高電界が印加さ
れて沿面コロナ放電が発生する。次いで、この沿面コロ
ナ放電に伴って生ずる電子のプライミング効果によって
グロー放電へと移行し、このグロー放電がサージ電流の
増加によって放電間隙14へと転移し、さらに主放電とし
てのアーク放電に移行してサージの吸収が行われるので
ある。
【００１７】本発明の放電型サージ吸収素子10にあって
は、上記従来例における微小放電間隙としてダイオード
の空乏層を利用したものである。尚、印加されるサージ
が、第２のＰＮ接合30の逆方向電圧である場合には、第
２の空乏層34が形成され、当該空乏層34の両端に高電界
が印加されて沿面コロナ放電が発生することとなる。こ
のように、トリガ放電部材12を双方向シリコンダイオー
ドで構成したため、印加されるサージの極性に拘束され
ることなく、サージ吸収を行うことができる。もっと
も、印加されるサージの極性が決まっている場合には、
トリガ放電部材12として１つのＰＮ接合を有するダイオ
ードを使用してもよい。
は、上記従来例における微小放電間隙としてダイオード
の空乏層を利用したものである。尚、印加されるサージ
が、第２のＰＮ接合30の逆方向電圧である場合には、第
２の空乏層34が形成され、当該空乏層34の両端に高電界
が印加されて沿面コロナ放電が発生することとなる。こ
のように、トリガ放電部材12を双方向シリコンダイオー
ドで構成したため、印加されるサージの極性に拘束され
ることなく、サージ吸収を行うことができる。もっと
も、印加されるサージの極性が決まっている場合には、
トリガ放電部材12として１つのＰＮ接合を有するダイオ
ードを使用してもよい。
【００１８】上記の通り、本発明の放電型サージ吸収素
子10にあっては、ダイオードの空乏層を従来例における
微小放電間隙として利用するものであることから、沿面
コロナ放電が開始される放電開始電圧の値は、ダイオー
ドの材質、放電ガスの種類及び圧力が一定の場合には、
空乏層の幅によって定まることとなる。
子10にあっては、ダイオードの空乏層を従来例における
微小放電間隙として利用するものであることから、沿面
コロナ放電が開始される放電開始電圧の値は、ダイオー
ドの材質、放電ガスの種類及び圧力が一定の場合には、
空乏層の幅によって定まることとなる。
【００１９】そして、所定の電圧が印加された場合に形
成される空乏層の幅は、ダイオードを構成するシリコン
単結晶基板等の半導体単結晶基板に添加されるリン等の
不純物の濃度によって定まるものである。すなわち、空
乏層の幅（ＷＢ）、印加電圧（ＶＢ）、シリコン単結晶
基板の不純物濃度（ＮＤ）とは、ＷＢ＝（２εＶＢ／ｑ
ＮＤ）１／２の関係を有しており、空乏層の幅（ＷＢ）
は、シリコン単結晶基板の不純物濃度（ＮＤ）の平方根
分の１に、印加電圧（ＶＢ）の平方根に比例するもので
ある。尚、上記式において、εは、半導体材料（シリコ
ン）の誘電率、また、ｑは、単位電荷である。因みに、
厚さ２５０μｍ、固有抵抗率２００ΩｃｍのＰ型シリコ
ン単結晶基板にリンを５０μｍ拡散し、接合断面の角度
を直角とした場合、形成される空乏層の幅は、数十μｍ
の範囲内となる。
成される空乏層の幅は、ダイオードを構成するシリコン
単結晶基板等の半導体単結晶基板に添加されるリン等の
不純物の濃度によって定まるものである。すなわち、空
乏層の幅（ＷＢ）、印加電圧（ＶＢ）、シリコン単結晶
基板の不純物濃度（ＮＤ）とは、ＷＢ＝（２εＶＢ／ｑ
ＮＤ）１／２の関係を有しており、空乏層の幅（ＷＢ）
は、シリコン単結晶基板の不純物濃度（ＮＤ）の平方根
分の１に、印加電圧（ＶＢ）の平方根に比例するもので
ある。尚、上記式において、εは、半導体材料（シリコ
ン）の誘電率、また、ｑは、単位電荷である。因みに、
厚さ２５０μｍ、固有抵抗率２００ΩｃｍのＰ型シリコ
ン単結晶基板にリンを５０μｍ拡散し、接合断面の角度
を直角とした場合、形成される空乏層の幅は、数十μｍ
の範囲内となる。
【００２０】従って、空乏層で沿面コロナ放電が開始さ
れる放電開始電圧の電圧値が定まれば、シリコン単結晶
基板に添加するリンの不純物濃度を調節することによ
り、上記電圧値で沿面コロナ放電を開始する幅を備えた
空乏層を形成することができるのである。而して、シリ
コン単結晶基板に添加するリンの不純物濃度は非常に精
度良く制御可能であり、そのため、機械的加工によって
微小放電間隙を形成していた従来例に比べ、沿面コロナ
放電を生成する間隙（空乏層の幅）の寸法精度が１桁程
度向上し、その結果、素子毎における放電開始電圧のば
らつきの小さな放電型サージ吸収素子10を実現すること
ができる。
れる放電開始電圧の電圧値が定まれば、シリコン単結晶
基板に添加するリンの不純物濃度を調節することによ
り、上記電圧値で沿面コロナ放電を開始する幅を備えた
空乏層を形成することができるのである。而して、シリ
コン単結晶基板に添加するリンの不純物濃度は非常に精
度良く制御可能であり、そのため、機械的加工によって
微小放電間隙を形成していた従来例に比べ、沿面コロナ
放電を生成する間隙（空乏層の幅）の寸法精度が１桁程
度向上し、その結果、素子毎における放電開始電圧のば
らつきの小さな放電型サージ吸収素子10を実現すること
ができる。
【００２１】尚、上記においては、トリガ放電部材12
を、Ｐ型シリコン単結晶基板の両面にリンを添加して形
成するＮＰＮ型の双方向シリコンダイオードで構成して
いるが、Ｎ型シリコン単結晶基板の両面にホウ素を添加
して形成するＰＮＰ型の双方向シリコンダイオードで構
成してもよい。また、半導体の単結晶基板として、上記
シリコン以外にもゲルマニウム等の他の半導体材料を使
用することもできる。
を、Ｐ型シリコン単結晶基板の両面にリンを添加して形
成するＮＰＮ型の双方向シリコンダイオードで構成して
いるが、Ｎ型シリコン単結晶基板の両面にホウ素を添加
して形成するＰＮＰ型の双方向シリコンダイオードで構
成してもよい。また、半導体の単結晶基板として、上記
シリコン以外にもゲルマニウム等の他の半導体材料を使
用することもできる。
【００２２】
【発明の効果】本発明に係る方法で製造される放電型サ
ージ吸収素子は、トリガ放電部材をＰＮ接合を有するダ
イオードで構成し、上記ＰＮ接合に逆方向電圧が印加さ
れて形成される空乏層を、沿面コロナ放電を生成する微
小放電間隙として利用したものである。そして所定の電
圧が印加された場合に形成される空乏層の幅は、ダイオ
ードを構成する半導体単結晶基板に添加される不純物の
濃度によって定まり、空乏層の幅、印加電圧、不純物の
濃度とは、ＷＢ＝（２εＶＢ／ｑＮＤ）１／２の式（Ｗ
Ｂ：空乏層の幅、ＶＢ：印加電圧、ＮＤ：不純物濃度、
ε：半導体材料の誘電率、ｑ：単位電荷）の関係を有し
ている。従って、空乏層で沿面コロナ放電が開始される
電圧値が定まれば、上記式により、上記電圧値で沿面コ
ロナ放電を開始する幅を備えた空乏層を形成するための
不純物の濃度を定めることができる。而して、上記半導
体単結晶基板に添加する不純物の濃度は非常に精度良く
制御可能であることから、沿面コロナ放電を生成する間
隙（空乏層の幅）の寸法精度が向上し、素子毎における
放電開始電圧のばらつきの小さな放電型サージ吸収素子
を実現することができる。
ージ吸収素子は、トリガ放電部材をＰＮ接合を有するダ
イオードで構成し、上記ＰＮ接合に逆方向電圧が印加さ
れて形成される空乏層を、沿面コロナ放電を生成する微
小放電間隙として利用したものである。そして所定の電
圧が印加された場合に形成される空乏層の幅は、ダイオ
ードを構成する半導体単結晶基板に添加される不純物の
濃度によって定まり、空乏層の幅、印加電圧、不純物の
濃度とは、ＷＢ＝（２εＶＢ／ｑＮＤ）１／２の式（Ｗ
Ｂ：空乏層の幅、ＶＢ：印加電圧、ＮＤ：不純物濃度、
ε：半導体材料の誘電率、ｑ：単位電荷）の関係を有し
ている。従って、空乏層で沿面コロナ放電が開始される
電圧値が定まれば、上記式により、上記電圧値で沿面コ
ロナ放電を開始する幅を備えた空乏層を形成するための
不純物の濃度を定めることができる。而して、上記半導
体単結晶基板に添加する不純物の濃度は非常に精度良く
制御可能であることから、沿面コロナ放電を生成する間
隙（空乏層の幅）の寸法精度が向上し、素子毎における
放電開始電圧のばらつきの小さな放電型サージ吸収素子
を実現することができる。
【図１】本発明に係る放電型サージ吸収素子を示す概略
外観図である。
外観図である。
【図２】トリガ放電部材の内部構造を示す説明図であ
る。
る。
【図３】従来の放電型サージ吸収素子を示す概略断面図
である。
である。
10 放電型サージ吸収素子 12 トリガ放電部材 14 放電間隙 16 放電電極 18 気密容器 20 外部端子 22 Ｐ型領域 24 Ｎ型領域 26 第１のＰＮ接合 28 Ｎ型領域 30 第２のＰＮ接合 32 第１の空乏層 34 第２の空乏層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01H 1/20 - 2/02 H01T 4/10 - 4/12 H01T 21/00
Claims (1)
- 【請求項１】 半導体単結晶基板に不純物を添加して形
成したＰＮ接合を有するダイオードにおける、上記ＰＮ
接合に逆方向電圧が印加されて形成される空乏層を微小
放電間隙と成して構成されるトリガ放電部材の両端に、
所定の放電間隙を隔てて放電電極を接続し、これを放電
ガスと共に気密容器内に封入してなる放電型サージ吸収
素子の製造方法であって、上記トリガ放電部材に所定の
電圧が印加された際に、沿面コロナ放電を開始する幅を
備えた空乏層が形成されるよう、Ｗ Ｂ ＝（２εＶ Ｂ ／ｑ
Ｎ Ｄ ） １／２ の式（Ｗ Ｂ ：空乏層の幅、Ｖ Ｂ ：印加電
圧、Ｎ Ｄ ：不純物濃度、ε：半導体材料の誘電率、ｑ：
単位電荷）により、上記半導体単結晶基板に添加する不
純物の濃度を定めることを特徴とする放電型サージ吸収
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10128239A JP3015776B2 (ja) | 1998-04-22 | 1998-04-22 | 放電型サージ吸収素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10128239A JP3015776B2 (ja) | 1998-04-22 | 1998-04-22 | 放電型サージ吸収素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307219A JPH11307219A (ja) | 1999-11-05 |
| JP3015776B2 true JP3015776B2 (ja) | 2000-03-06 |
Family
ID=14979943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10128239A Expired - Fee Related JP3015776B2 (ja) | 1998-04-22 | 1998-04-22 | 放電型サージ吸収素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3015776B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112630520B (zh) * | 2020-12-30 | 2023-12-08 | 东南大学 | 一种基于微纳间隙二极管阵列的电压采样电路 |
-
1998
- 1998-04-22 JP JP10128239A patent/JP3015776B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11307219A (ja) | 1999-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3702952A (en) | Gas tube surge protective device and method for making the device | |
| JPH02278681A (ja) | 電子装置 | |
| JP3015776B2 (ja) | 放電型サージ吸収素子の製造方法 | |
| JPH0697626B2 (ja) | 放電型サージ吸収素子 | |
| JPH01311585A (ja) | 放電型サージ吸収素子 | |
| US6316819B1 (en) | Multilayer ZnO polycrystalline diode | |
| JP3265874B2 (ja) | サージアブソーバ | |
| JPH071750Y2 (ja) | 放電型サージ吸収素子 | |
| JPH0727795B2 (ja) | サ−ジ吸収素子 | |
| US7301740B2 (en) | Surge protector device and its fabrication method | |
| KR100295198B1 (ko) | 어레스터 | |
| JP2701052B2 (ja) | サージ吸収素子 | |
| JP2534954B2 (ja) | 放電型サ―ジ吸収素子及びその製造方法 | |
| JPH0878134A (ja) | サージアブソーバー及びその製造方法 | |
| JPS62237686A (ja) | サ−ジ吸収器 | |
| JP2001057283A (ja) | サージアブソーバ | |
| JPH0431163B2 (ja) | ||
| JPH0312458B2 (ja) | ||
| JP2798088B2 (ja) | サージ吸収素子 | |
| JP3745242B2 (ja) | 放電型サージ吸収素子 | |
| JP3134912B2 (ja) | サージアブソーバ | |
| JPH08236312A (ja) | 半導体式サージアブソーバ | |
| JPH0454716Y2 (ja) | ||
| JPH0115137B2 (ja) | ||
| JPH10270145A (ja) | 放電ギャップ素子およびサージ防護デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |