JP3013542B2 - Ｄｃ−ｓｑｕｉｄ - Google Patents
Ｄｃ−ｓｑｕｉｄInfo
- Publication number
- JP3013542B2 JP3013542B2 JP3236181A JP23618191A JP3013542B2 JP 3013542 B2 JP3013542 B2 JP 3013542B2 JP 3236181 A JP3236181 A JP 3236181A JP 23618191 A JP23618191 A JP 23618191A JP 3013542 B2 JP3013542 B2 JP 3013542B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- squid
- ring
- magnetic flux
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【０００１】
【産業上の利用分野】 本発明は微小磁束計測や生体磁
気計測等に用いられるＤＣ−ＳＱＵＩＤに関し、更に詳
しくは、スパイクノイズが印加されてもＳＱＵＩＤ素子
が損傷しにくいＤＣ−ＳＱＵＩＤに関する。
気計測等に用いられるＤＣ−ＳＱＵＩＤに関し、更に詳
しくは、スパイクノイズが印加されてもＳＱＵＩＤ素子
が損傷しにくいＤＣ−ＳＱＵＩＤに関する。
【０００２】
【従来の技術】 超電導ループ内に２つのジョセフソン
接合部を持つＳＱＵＩＤリングを用いて微小磁束等を計
測するＤＣ−ＳＱＵＩＤにおいては、一般に、被測定量
である外部磁束をＳＱＵＩＤリング自体で拾わず、磁束
トランス等と称される入力回路を用いてＳＱＵＩＤリン
グに伝達する方法が採用される。この入力回路として
は、通常、２つのコイルにより超電導閉ループを形成し
たものが用いられ、外部磁束を拾うピックアップコイル
と、この磁束信号をＳＱＵＩＤリングに伝達すべくＳＱ
ＵＩＤリングに対して近接配置されることによりこのＳ
ＱＵＩＤリングと磁気的に結合された入力コイルとによ
って構成される。
接合部を持つＳＱＵＩＤリングを用いて微小磁束等を計
測するＤＣ−ＳＱＵＩＤにおいては、一般に、被測定量
である外部磁束をＳＱＵＩＤリング自体で拾わず、磁束
トランス等と称される入力回路を用いてＳＱＵＩＤリン
グに伝達する方法が採用される。この入力回路として
は、通常、２つのコイルにより超電導閉ループを形成し
たものが用いられ、外部磁束を拾うピックアップコイル
と、この磁束信号をＳＱＵＩＤリングに伝達すべくＳＱ
ＵＩＤリングに対して近接配置されることによりこのＳ
ＱＵＩＤリングと磁気的に結合された入力コイルとによ
って構成される。
【０００３】また、ＤＣ−ＳＱＵＩＤにおいては、磁束
量子よりも更に細かく磁束を分解するとともに、出力を
線形化するため、磁束ロック法と称される計測回路手段
が採用される。磁束ロック法を用いた計測回路は、基本
的には零位法を用いた計測回路であって、ＳＱＵＩＤリ
ングの出力の微分出力（磁束−電圧変換係数）が常に零
になるような信号をＳＱＵＩＤリングに対してフィード
バックする。このフィードバック信号をＳＱＵＩＤリン
グに伝達するためのコイルは変調コイルと称される。
量子よりも更に細かく磁束を分解するとともに、出力を
線形化するため、磁束ロック法と称される計測回路手段
が採用される。磁束ロック法を用いた計測回路は、基本
的には零位法を用いた計測回路であって、ＳＱＵＩＤリ
ングの出力の微分出力（磁束−電圧変換係数）が常に零
になるような信号をＳＱＵＩＤリングに対してフィード
バックする。このフィードバック信号をＳＱＵＩＤリン
グに伝達するためのコイルは変調コイルと称される。
【０００４】図２は上記した方法を採用したＤＣ−ＳＱ
ＵＩＤの回路構成を示すブロック図である。図において
１がＳＱＵＩＤリングで１ａはジョセフソン接合部であ
る。２が入力コイルで４はピックアップコイルであり、
これらで超電導閉ループを形成している。また、３がフ
ィードバック用の変調コイルである。
ＵＩＤの回路構成を示すブロック図である。図において
１がＳＱＵＩＤリングで１ａはジョセフソン接合部であ
る。２が入力コイルで４はピックアップコイルであり、
これらで超電導閉ループを形成している。また、３がフ
ィードバック用の変調コイルである。
【０００５】ピックアップコイル４内に外部磁束が印加
されると、この磁束は入力コイル２を介してＳＱＵＩＤ
リング１に伝達される。ＳＱＵＩＤリング１にはバイア
ス電流源５が接続されており、外部磁束に依存した電圧
を発生する。このＳＱＵＩＤリング１の出力電圧は、ア
ンプ６、ロックインアンプ７およびＡＦ発振器８からな
る磁束ロック法に基づく計測回路により電流に変換さ
れ、変調コイル３を介してＳＱＵＩＤリング１に戻され
る。
されると、この磁束は入力コイル２を介してＳＱＵＩＤ
リング１に伝達される。ＳＱＵＩＤリング１にはバイア
ス電流源５が接続されており、外部磁束に依存した電圧
を発生する。このＳＱＵＩＤリング１の出力電圧は、ア
ンプ６、ロックインアンプ７およびＡＦ発振器８からな
る磁束ロック法に基づく計測回路により電流に変換さ
れ、変調コイル３を介してＳＱＵＩＤリング１に戻され
る。
【０００６】このような回路において、Nb等の薄膜超電
導体を用いたＤＣ−ＳＱＵＩＤにおいては、図３に模式
的断面図で例示するように、ＳＱＵＩＤリング１、入力
コイル２および変調コイル３が一つの基板１０上に積層
され、これらがいわゆるＤＣ−ＳＱＵＩＤ素子を構成し
ている。この図３において１１は入力コイル２用の配線
で、１２は絶縁層である。
導体を用いたＤＣ−ＳＱＵＩＤにおいては、図３に模式
的断面図で例示するように、ＳＱＵＩＤリング１、入力
コイル２および変調コイル３が一つの基板１０上に積層
され、これらがいわゆるＤＣ−ＳＱＵＩＤ素子を構成し
ている。この図３において１１は入力コイル２用の配線
で、１２は絶縁層である。
【０００７】
【発明が解決しようとする課題】 図２に示した従来の
回路は、スパイクノイズにより絶縁破壊やコイル等の断
線が生じるという問題があった。すなわち、図４は図２
に示したＤＣ−ＳＱＵＩＤの等価回路である。この図４
において、Ｌs,Ｌi,Ｌp およびＬm はそれぞれＳＱＵＩ
Ｄリング１，入力コイル２，ピックアップコイル４およ
び変調コイル３のインダクタンス、Ｍ1,Ｍ2 およびＭ3
はＳＱＵＩＤリング１と入力コイル２間、ＳＱＵＩＤリ
ング１と変調コイル３間、および入力コイル２と変調コ
イル３間の相互インダクタンスで、Ｃ1 〜Ｃ4はそれぞ
れ容量である。
回路は、スパイクノイズにより絶縁破壊やコイル等の断
線が生じるという問題があった。すなわち、図４は図２
に示したＤＣ−ＳＱＵＩＤの等価回路である。この図４
において、Ｌs,Ｌi,Ｌp およびＬm はそれぞれＳＱＵＩ
Ｄリング１，入力コイル２，ピックアップコイル４およ
び変調コイル３のインダクタンス、Ｍ1,Ｍ2 およびＭ3
はＳＱＵＩＤリング１と入力コイル２間、ＳＱＵＩＤリ
ング１と変調コイル３間、および入力コイル２と変調コ
イル３間の相互インダクタンスで、Ｃ1 〜Ｃ4はそれぞ
れ容量である。
【０００８】このような回路において、変調コイル３の
両端、またはジョセフソン接合部１ａにスパイクノイズ
が加わると、Ｍ1,Ｍ3 、Ｃ3,Ｃ4 等によって、入力コイ
ル２とＳＱＵＩＤリング１、あるいは入力コイル２と変
調コイル３間に過電圧ないしは過電流が発生する。その
ため、図３の構造において図中クロスハッチングで示す
部分に絶縁破壊が生じたり、あるいはコイル配線が断線
してしまうという問題があった。
両端、またはジョセフソン接合部１ａにスパイクノイズ
が加わると、Ｍ1,Ｍ3 、Ｃ3,Ｃ4 等によって、入力コイ
ル２とＳＱＵＩＤリング１、あるいは入力コイル２と変
調コイル３間に過電圧ないしは過電流が発生する。その
ため、図３の構造において図中クロスハッチングで示す
部分に絶縁破壊が生じたり、あるいはコイル配線が断線
してしまうという問題があった。
【０００９】
【課題を解決するための手段】 本発明はスパイクノイ
ズの印加による素子の絶縁破壊等の発生を防止すべくな
されたもので、その特徴とするところは、実施例に対応
する図１に示すように、入力コイル２と変調コイル３の
間に抵抗９を挿入した点にある。
ズの印加による素子の絶縁破壊等の発生を防止すべくな
されたもので、その特徴とするところは、実施例に対応
する図１に示すように、入力コイル２と変調コイル３の
間に抵抗９を挿入した点にある。
【００１０】
【作用】 図２に示す従来の回路構成においては、入力
コイル２は電位的に浮いた状態となっている。一方、変
調コイル３の一端はＧＮＤ（接地レベル）に接続され、
電位は固定されている。そこで、本発明の構成のように
入力コイル２と変調コイル３とを抵抗９を介して接続す
ると、入力コイル２は抵抗９を介してＧＮＤに接続され
ることになり、電位が固定され、上記のような過電圧は
生じない。
コイル２は電位的に浮いた状態となっている。一方、変
調コイル３の一端はＧＮＤ（接地レベル）に接続され、
電位は固定されている。そこで、本発明の構成のように
入力コイル２と変調コイル３とを抵抗９を介して接続す
ると、入力コイル２は抵抗９を介してＧＮＤに接続され
ることになり、電位が固定され、上記のような過電圧は
生じない。
【００１１】
【実施例】 図１は本発明実施例の回路構成図である。
ＳＱＵＩＤリング１、入力コイル２、変調コイル３、ピ
ックアップコイル４、バイアス電流源５、アンプ６、ロ
ックインアンプ７およびＡＦ発振器８等の各回路要素は
図２に示した公知の従来例と同等であり、ここでは特に
詳細な説明を省略する。
ＳＱＵＩＤリング１、入力コイル２、変調コイル３、ピ
ックアップコイル４、バイアス電流源５、アンプ６、ロ
ックインアンプ７およびＡＦ発振器８等の各回路要素は
図２に示した公知の従来例と同等であり、ここでは特に
詳細な説明を省略する。
【００１２】この例における特徴は、入力コイル２と変
調コイル３とが抵抗９を介して相互に接続されている点
である。この構成において、変調コイル３の一端はＧＮ
Ｄに接続されており、従って入力コイル２は、抵抗９を
介してＧＮＤに接続されることになり、その電位は固定
されることになる。その結果、ＳＱＵＩＤリング１や変
調コイル３にスパイクノイズが加わっても、入力コイル
２とＳＱＵＩＤリング１間、あるいは入力コイル２と変
調コイル３間に過電圧が発生しない。
調コイル３とが抵抗９を介して相互に接続されている点
である。この構成において、変調コイル３の一端はＧＮ
Ｄに接続されており、従って入力コイル２は、抵抗９を
介してＧＮＤに接続されることになり、その電位は固定
されることになる。その結果、ＳＱＵＩＤリング１や変
調コイル３にスパイクノイズが加わっても、入力コイル
２とＳＱＵＩＤリング１間、あるいは入力コイル２と変
調コイル３間に過電圧が発生しない。
【００１３】この回路構成において、この抵抗９はＤＣ
−ＳＱＵＩＤの特性に顕著な影響を与えない。何故なら
ば、デバイスの動作状態において変調コイル３が超電導
体状態にあるため、変調コイル３を流れる電流が、抵抗
９には全く流れないからである。しかし、図４に示した
等価回路から明らかなように、抵抗９の抵抗値によって
は磁束−電圧変換特性に影響がでる可能性もある。この
影響を調査するため、抵抗９の抵抗値を１ＫΩとしてデ
バイスを動作させたところ、磁束−電圧変換特性やノイ
ズ特性には影響がでないことが確認され、スパイクノイ
ズによる絶縁破壊が他に影響することなく防止できるこ
とが確かめられた。
−ＳＱＵＩＤの特性に顕著な影響を与えない。何故なら
ば、デバイスの動作状態において変調コイル３が超電導
体状態にあるため、変調コイル３を流れる電流が、抵抗
９には全く流れないからである。しかし、図４に示した
等価回路から明らかなように、抵抗９の抵抗値によって
は磁束−電圧変換特性に影響がでる可能性もある。この
影響を調査するため、抵抗９の抵抗値を１ＫΩとしてデ
バイスを動作させたところ、磁束−電圧変換特性やノイ
ズ特性には影響がでないことが確認され、スパイクノイ
ズによる絶縁破壊が他に影響することなく防止できるこ
とが確かめられた。
【００１４】
【発明の効果】 以上説明したように、本発明によれ
ば、磁束トランスを用いた入力回路と磁束ロック法を用
いた計測回路を有するＤＣ−ＳＱＵＩＤにおいて、入力
コイルと変調コイルの間を抵抗を介して接続しているの
で、入力コイルが抵抗を介してＧＮＤに接続されること
になって、入力コイルの電位が固定されるので、ＳＱＵ
ＩＤリングまたは変調コイルにスパイクノイズが印加さ
れても、これらと入力コイルとの間に過電圧が生じるこ
とがなくなり、その結果として絶縁破壊やコイルの断線
等の素子破壊が生じることがなくなった。
ば、磁束トランスを用いた入力回路と磁束ロック法を用
いた計測回路を有するＤＣ−ＳＱＵＩＤにおいて、入力
コイルと変調コイルの間を抵抗を介して接続しているの
で、入力コイルが抵抗を介してＧＮＤに接続されること
になって、入力コイルの電位が固定されるので、ＳＱＵ
ＩＤリングまたは変調コイルにスパイクノイズが印加さ
れても、これらと入力コイルとの間に過電圧が生じるこ
とがなくなり、その結果として絶縁破壊やコイルの断線
等の素子破壊が生じることがなくなった。
【図１】 本発明実施例の回路構成図
【図２】 従来のＤＣ−ＳＱＵＩＤの回路構成図
【図３】 薄膜を用いた従来のＳＱＵＩＤ素子の構造を
示す模式的断面図
示す模式的断面図
【図４】 図２に示した従来のＤＣ−ＳＱＵＩＤの等価
回路図
回路図
１・・・・ＳＱＵＩＤリング １ａ・・・・ジョセフソン接合部 ２・・・・入力コイル ３・・・・変調コイル ４・・・・ピックアップコイル ５・・・・バイアス電流源 ６・・・・アンプ ７・・・・ロックインアンプ ８・・・・ＡＦ発振器 ９・・・・抵抗 １０・・・・基板 １１・・・・入力コイル用配線 １２・・・・絶縁層
Claims (1)
- 【請求項１】 超電導ループ内に２つのジョセフソン接
合部を持つＳＱＵＩＤリングと、このＳＱＵＩＤリング
に近接配置され、このＳＱＵＩＤリングに対して外部磁
場を伝達する入力コイルと、磁束ロック法に基づく計測
回路からのフィードバック信号を上記ＳＱＵＩＤリング
に伝達する変調コイルを備えた回路において、上記入力
コイルと変調コイルの間に抵抗が挿入されていることを
特徴とするＤＣ−ＳＱＵＩＤ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3236181A JP3013542B2 (ja) | 1991-09-17 | 1991-09-17 | Ｄｃ−ｓｑｕｉｄ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3236181A JP3013542B2 (ja) | 1991-09-17 | 1991-09-17 | Ｄｃ−ｓｑｕｉｄ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0572308A JPH0572308A (ja) | 1993-03-26 |
| JP3013542B2 true JP3013542B2 (ja) | 2000-02-28 |
Family
ID=16996974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3236181A Expired - Fee Related JP3013542B2 (ja) | 1991-09-17 | 1991-09-17 | Ｄｃ−ｓｑｕｉｄ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3013542B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4635199B2 (ja) * | 2005-05-20 | 2011-02-16 | 国立大学法人豊橋技術科学大学 | 平面薄膜型ｓｑｕｉｄ微分型磁束センサ及びそれを用いた非破壊検査用装置 |
-
1991
- 1991-09-17 JP JP3236181A patent/JP3013542B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0572308A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6169397B1 (en) | Damped superconducting coil system having a multiturn, planar geometry superconducting coil and shunt resistors electrically connecting successive coil turns | |
| EP0545948B1 (en) | High symmetry dc squid system | |
| US5656937A (en) | Low-noise symmetric dc SQUID system having two pairs of washer coils and a pair of Josephson junctions connected in series | |
| Stolz et al. | LTS SQUID sensor with a new configuration | |
| Drung | DC SQUID systems overview | |
| JP2749048B2 (ja) | 超電導量子干渉計 | |
| JP3013542B2 (ja) | Ｄｃ−ｓｑｕｉｄ | |
| Foglietti et al. | A double dc-SQUID device for flux locked loop operation | |
| Koshelets et al. | DC SQUID preamplifier for DC-SQUID magnetometer | |
| US6066948A (en) | Squid magnetometer having resistor-capacitor damping circuits | |
| JP2000091653A (ja) | 超伝導量子干渉素子 | |
| JPH06194433A (ja) | 磁力計 | |
| JP2587002B2 (ja) | Ｓｑｕｉｄ磁束計 | |
| JPS61121483A (ja) | 直流駆動型超伝導量子干渉素子 | |
| JP3246774B2 (ja) | 直流型超電導量子干渉素子 | |
| JP2869776B2 (ja) | Ｓｑｕｉｄ磁束計 | |
| WO1996038737A1 (en) | Squid magnetometer | |
| JP2943293B2 (ja) | Ｄｃ―ｓｑｕｉｄ磁力計 | |
| Matthias et al. | Highly sensitive dc SQUID arrays for the readout of optical TES at mK temperatures | |
| Uehara et al. | Characteristics of the relaxation oscillating SQUID with tunnel junctions | |
| Lee et al. | 3-channel double relaxation oscillation SQUID magnetometer system with simple readout electronics | |
| Thomasson et al. | 1 MHz bandwidth true NMR SQUID amplifier | |
| JPS61284679A (ja) | 超伝導量子干渉装置 | |
| KR100235993B1 (ko) | 초전도양자간섭소자(squid)를 이용한 자장측정장치 | |
| JPS63223582A (ja) | 磁束センサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |