JP3010812B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3010812B2
JP3010812B2 JP3200725A JP20072591A JP3010812B2 JP 3010812 B2 JP3010812 B2 JP 3010812B2 JP 3200725 A JP3200725 A JP 3200725A JP 20072591 A JP20072591 A JP 20072591A JP 3010812 B2 JP3010812 B2 JP 3010812B2
Authority
JP
Japan
Prior art keywords
semiconductor element
lead
semiconductor device
electrode
convex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3200725A
Other languages
Japanese (ja)
Other versions
JPH0547849A (en
Inventor
道義 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3200725A priority Critical patent/JP3010812B2/en
Publication of JPH0547849A publication Critical patent/JPH0547849A/en
Application granted granted Critical
Publication of JP3010812B2 publication Critical patent/JP3010812B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79Apparatus for Tape Automated Bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、テープキャリアを用い
た半導体装置に係わり、特にテープキャリアの構造、に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a tape carrier, and more particularly to a structure of a tape carrier.

【0002】[0002]

【従来の技術】半導体装置は、一般にリードフレームに
設けたダイパッドに半導体素子を取り付け、半導体チッ
プの外部電極とリードフレームの端子とをそれぞれワイ
ヤで接続し、これをエポキシ樹脂等の熱硬化樹脂でパッ
ケージした後、各端子を切断し製造している。
2. Description of the Related Art In a semiconductor device, generally, a semiconductor element is attached to a die pad provided on a lead frame, and external electrodes of a semiconductor chip are connected to terminals of the lead frame by wires, respectively, which are connected with a thermosetting resin such as epoxy resin. After packaging, each terminal is cut and manufactured.

【0003】しかし最近では電子機器の小型化、薄型化
に伴い、これに使用する半導体装置も高密度実装を行う
為、リードを微細化した、薄くかつ小型の半導体装置の
出現が望まれている。このような要求に答えるべく、テ
ープキャリアのデバイスホールに半導体装置を配設し半
導体素子の電極とテープキャリアに設けたリードのイン
ナリードとを直接接続し、これに液状樹脂(例えば、エ
ポキシ樹脂)からなる封止剤を印刷あるいはポッティン
グ、トランスファしてパッケージした方式の半導体装置
が使用されるようになった。
However, recently, with the miniaturization and thinning of electronic devices, semiconductor devices used therein are also mounted at a high density. Therefore, the appearance of thin and small semiconductor devices with fine leads has been desired. . In order to respond to such a demand, a semiconductor device is arranged in a device hole of a tape carrier, and an electrode of a semiconductor element is directly connected to an inner lead of a lead provided on the tape carrier, and a liquid resin (for example, an epoxy resin) is connected thereto. Semiconductor devices of a type in which a sealing agent made of, for example, is printed, potted, or transferred and packaged have been used.

【0004】図3は、テープキャリアを用いた従来の半
導体装置を説明する為の平面図、図4は図3のA−A@
線断面図、図5は同半導体装置の製造例を示す説明図で
ある。図において、1は長さ方向に等間隔に、後述半導
体素子6の表面積より大きい面積のデバイスホール2、
2、2、・・・が設けられた厚さ25〜125μm程度
のテープキャリアである。3はテープキャリア1に設け
られた銅等の導電率の高い厚さ25〜35μm、幅30
〜500μm程度の金属箔からなる多数のリードで、そ
の一部はデバイスホール2内に突出して自由端となって
おり、インナリード3aを形成している。5はテープキ
ャリア1を搬送する為のスプロケット穴である。6は半
導体素子、6aは半導体素子6に設けられた金の凸状電
極、6bは半導体素子6のアルミニウム配線、6cはア
ルミニウム配線6bを被覆する絶縁層、6dはアルミニ
ウム配線6bと凸状電極6aとの間に介在するクロム、
チタン、プラチナからなる長時間圧着されても強度劣化
を起こさないバリアメタル層である。
FIG. 3 is a plan view for explaining a conventional semiconductor device using a tape carrier, and FIG.
FIG. 5 is an explanatory view showing a production example of the semiconductor device. In the figure, 1 is a device hole 2 having an area larger than the surface area of a semiconductor element 6 described later at regular intervals in the length direction.
A tape carrier having a thickness of about 25 to 125 μm provided with 2, 2,... Reference numeral 3 denotes a high-conductivity 25-35 μm-thick width 30 of copper or the like provided on the tape carrier 1.
A large number of leads made of metal foil of about 500 μm, some of which protrude into the device hole 2 and are free ends, form inner leads 3a. Reference numeral 5 denotes a sprocket hole for carrying the tape carrier 1. 6 is a semiconductor element, 6a is a gold convex electrode provided on the semiconductor element 6, 6b is an aluminum wiring of the semiconductor element 6, 6c is an insulating layer covering the aluminum wiring 6b, and 6d is an aluminum wiring 6b and the convex electrode 6a. Chrome intervening between
It is a barrier metal layer made of titanium and platinum that does not deteriorate in strength even when pressed for a long time.

【0005】図5は、上記のようなテープキャリア1に
半導体素子を取り付ける装置の一例を示す説明図で、半
導体素子台8上に搭載された半導体素子6は、位置決め
ガイド9により所定の位置に位置決めされる。一方、テ
ープレール10にガイドされ、スプロケットにより紙面
の垂直方向に送られたテープキャリア1は、そのデバイ
スホール2が半導体素子6上に達した位置で停止し、半
導体素子6に設けた多数の凸状電極6aと、各リード3
のインナリード3aの先端とをそれぞれ整合させる。つ
いで450度〜600度程度に加熱されたボンディング
ツール11を下降させ各リード3を加圧し、所定の角度
にフォーミングして各インナリード3aの先端をそれぞ
れ半導体素子6の各凸状電極6aに融着させ、接続す
る。次に、テープキャリア1を移動してそれぞれリード
3を切断し、または、スキージ印刷、ポッティング、ト
ランスファ等により半導体素子6及びリード3の一部を
液状の封止用樹脂で封止した後リード3を切断して、半
導体装置を製造する。
FIG. 5 is an explanatory view showing an example of an apparatus for mounting a semiconductor element on the tape carrier 1 as described above. The semiconductor element 6 mounted on the semiconductor element base 8 is positioned at a predetermined position by a positioning guide 9. Positioned. On the other hand, the tape carrier 1 guided by the tape rail 10 and fed by a sprocket in the vertical direction of the paper surface stops at a position where the device hole 2 reaches the semiconductor element 6 and a large number of protrusions provided on the semiconductor element 6. Electrode 6a and each lead 3
Are aligned with the tips of the inner leads 3a. Then, the bonding tool 11 heated to about 450 to 600 degrees is lowered to press the respective leads 3 and form them to a predetermined angle to fuse the tips of the inner leads 3a to the respective convex electrodes 6a of the semiconductor element 6. Wear and connect. Next, the tape carrier 1 is moved to cut the leads 3 respectively, or the semiconductor element 6 and a part of the leads 3 are sealed with a liquid sealing resin by squeegee printing, potting, transfer or the like, and then the leads 3 are cut. To manufacture a semiconductor device.

【0006】[0006]

【発明が解決しようとする課題】しかし、上記のような
従来の半導体装置においては、半導体素子6の外形寸法
よりも大きいデバイスホール2が設けられているため、
図4の半導体素子6のエッジからデバイスホール2のエ
ッジ間に示す距離Lができることになる。通常、このL
の距離は約500〜900μm程度であり従来技術で
は、半導体素子6のエッジとデバイスホール2内に突出
したインナリード3aとのエッジショートを避ける為、
約100〜200μmのフォーミングを付けている。し
かし、ボンディングツール11は非常に高温に保たれて
いるためインナリード3aはボンディング時、熱による
変形等が発生し、安定したフォーミングを行う事は、極
めて難しい技術である。
However, in the conventional semiconductor device as described above, since the device hole 2 larger than the outer dimension of the semiconductor element 6 is provided,
A distance L shown between the edge of the semiconductor element 6 and the edge of the device hole 2 in FIG. Usually this L
Is about 500 to 900 μm, and in the prior art, in order to avoid an edge short between the edge of the semiconductor element 6 and the inner lead 3 a protruding into the device hole 2,
Forming of about 100 to 200 μm is provided. However, since the bonding tool 11 is maintained at a very high temperature, the inner leads 3a are deformed by heat during bonding, and it is extremely difficult to perform stable forming.

【0007】又、半導体素子6のエッジと、デバイスホ
ール2内に突出したインナリード3aとのエッジショー
トを回避するために約100〜200μmもの高さを無
駄にしている事になる。
Further, in order to avoid an edge short between the edge of the semiconductor element 6 and the inner lead 3a protruding into the device hole 2, a height of about 100 to 200 μm is wasted.

【0008】更に、インナリード3aはデバイスホール
2内に約600〜1000μm突出して自由端となって
いるため、テープキャリア製造時のメッキ行程等でイン
ナリード3aを曲げてしまう確立が高く、歩留りが向上
しない一つの原因となっている。
Further, since the inner leads 3a protrude from the device hole 2 by about 600 to 1000 μm and are free ends, there is a high probability that the inner leads 3a will be bent during a plating step or the like at the time of manufacturing a tape carrier, and the yield is high. It is one of the causes that does not improve.

【0009】本発明は上記のような問題点を解決すべく
なされたもので半導体装置の軽薄化・高密度化、フォー
ミングの安定化、テープキャリアの歩留り向上を目的と
したものである。
The present invention has been made to solve the above problems, and has as its object to reduce the weight and density of a semiconductor device, stabilize forming, and improve the yield of a tape carrier.

【0010】[0010]

【課題を解決するための手段】本発明の半導体装置は、
絶縁性並びに可撓性を有し且つデバイスホールが形成さ
れたベース基材、前記ベース基材上から前記デバイスホ
ール内まで設けられたリード、を有するテープキャリア
と、前記デバイスホール内に位置する前記リードと接合
されて前記リードと電気的に導通状態となった半導体素
子と、を有する半導体装置であって、前記デバイスホー
ルは、前記半導体素子の外周形よりも小さい寸法形状か
らなり、前記半導体素子は、前記リードと接合される面
側において少なくとも外周囲の最表層には絶縁層の非存
在領域を有し、前記非存在領域において前記半導体素子
と前記リードとの間に前記ベース基材が介在するように
且つ前記ベース基材が直接前記面に重なるように配置さ
れ、前記半導体素子と前記リードとの接合には、前記ベ
ース基材の基材厚以下の高さを有する凸状電極が用いら
れてなることを特徴とする。また上記の構造において、
前記リードの接合面は平坦に形成されてなるとともに、
前記凸上電極は半導体素子側に形成されたものからなる
ことを特徴とする。更に上記の構造において、前記凸状
電極は金からなり、前記リードの接合面にはスズメッキ
がなされてなることを特徴とする。また、前記凸上電極
が半導体素子側に形成されるかわりに、前記凸状電極は
前記リード側に形成されてなるとともに、前記半導体素
子の前記凸状電極の接続位置には、前記凸状電極が勘合
する凹部が形成されてなることを特徴とする。その際、
前記凸状電極の表面には、ニッケルメッキ層及び前記ニ
ッケルメッキ層の上に金メッキ層が積層されてなること
を特徴とする。
According to the present invention, there is provided a semiconductor device comprising:
A tape carrier having an insulating and flexible base material having a device hole formed therein, a lead provided from above the base material to the inside of the device hole, and the tape carrier located in the device hole. A semiconductor element joined to a lead and electrically connected to the lead, wherein the device hole has a shape smaller than an outer peripheral shape of the semiconductor element. Has a non-existing region of an insulating layer at least on the outermost layer on the surface side to be joined to the lead, and the base material is interposed between the semiconductor element and the lead in the non-existing region. And the base material is disposed so as to directly overlap the surface, and the thickness of the base material of the base material is determined by bonding the semiconductor element and the lead. Characterized by comprising used is convex electrode having a height below. In the above structure,
The bonding surface of the lead is formed flat,
The convex upper electrode is formed on the semiconductor element side. Further, in the above structure, the convex electrode is made of gold, and the bonding surface of the lead is plated with tin. In addition, instead of the convex upper electrode being formed on the semiconductor element side, the convex electrode is formed on the lead side, and the convex electrode is provided at a connection position of the convex electrode of the semiconductor element. Is formed to form a concave portion to be fitted. that time,
On the surface of the convex electrode, a nickel plating layer and a gold plating layer are laminated on the nickel plating layer.

【0011】[0011]

【作用】本発明の上記の構成によれば、ボンディングさ
れる該半導体素子の外形寸法と同形、またはそれ以下の
デバイスホールを有する為、デバイスホールから突出す
るインナリード長さは半導体素子の電極長さ+フォーミ
ング量だけに抑えられる事が出来るため、テープキャリ
アデバイスホールから半導体素子電極間が極力短くな
る。これにより安定したリードフォーミングが可能とな
る。
According to the above structure of the present invention, the semiconductor device to be bonded has a device hole having the same shape as or less than the external dimensions of the semiconductor device. Therefore, the length of the inner lead projecting from the device hole is equal to the electrode length of the semiconductor device. Therefore, the distance from the tape carrier device hole to the semiconductor element electrode can be reduced as much as possible. This enables stable lead forming.

【0012】又、デバイスホールから、突出するインナ
リード長さが短くなるためテープキャリアの製造行程に
おいて、メッキ行程等の薬品層に長尺状で流動する場合
デバイスホールから突出するインナリードの折れ曲がり
等の不良発生を抑える事も出来る。
In addition, since the length of the inner lead projecting from the device hole is reduced, the inner lead projecting from the device hole may be bent when flowing into the chemical layer in a long time in a plating process or the like in a tape carrier manufacturing process. The occurrence of defects can be suppressed.

【0013】[0013]

【実施例】図1は、本発明の一実施例を示す断面図であ
る。図において、1はテープキャリア、3はテープキャ
リア1に設けられたリード、3aは例えば幅が30μm
のデバイスホールより突出したインナリード、4は、イ
ンナリードに設けられたスズメッキ層で、その厚みは、
約0.4〜1.0μm、6は半導体素子、6aは半導体
素子6に設けられた金の凸状電極でその高さは、約20
〜30μmである。6bは、半導体素子のアルミニウム
配線、6cは、アルミニウム配線6bを被覆する絶縁
層、6dはアルミニウム配線6bと凸状電極6aとの間
に介在するバリアメタル層である。
FIG. 1 is a sectional view showing an embodiment of the present invention. In the figure, 1 is a tape carrier, 3 is a lead provided on the tape carrier 1, and 3a is, for example, 30 μm in width.
The inner leads 4 protruding from the device holes are tin-plated layers provided on the inner leads.
About 0.4 to 1.0 μm, 6 is a semiconductor element, 6a is a gold convex electrode provided on the semiconductor element 6 and has a height of about 20 μm.
3030 μm. 6b is an aluminum wiring of the semiconductor element, 6c is an insulating layer covering the aluminum wiring 6b, and 6d is a barrier metal layer interposed between the aluminum wiring 6b and the convex electrode 6a.

【0014】上記のように構成された半導体装置では、
インナリード3aにスズメッキ層4を設けているから、
半導体素子6に設けた多数の凸状電極6aと、各リード
3のインナリード3aの先端とをそれぞれ整合させ、つ
いで、加熱されたボンディングツールを下降させて各リ
ード3を加圧し、各インナリード3aの先端をそれぞれ
半導体素子6の各凸状電極6aに融着させて接続した場
合に、該半導体素子6よりもテープキャリア1のデバイ
スホールが小さいため、デバイスホールより突出するイ
ンナリード3aは従来の500〜1000μmに比較し
凸状電極6aの幅+フォーミング量+αの約100〜2
00μm程度に抑える事が出来る。これによりデバイス
ホールより突出するインナリード3aの長さを従来技術
と比較した場合400〜800μmもの差が現れ、高密
度実装に寄与する。
In the semiconductor device configured as described above,
Since the tin plating layer 4 is provided on the inner lead 3a,
A number of convex electrodes 6a provided on the semiconductor element 6 are aligned with the tips of the inner leads 3a of the respective leads 3, and then the heated bonding tool is lowered to press the respective leads 3 to press the respective inner leads 3. When the tip of 3a is fused and connected to each of the convex electrodes 6a of the semiconductor element 6, since the device hole of the tape carrier 1 is smaller than that of the semiconductor element 6, the inner lead 3a protruding from the device hole is conventionally used. About 500 to 1000 μm, the width of the convex electrode 6a + the forming amount + α of about 100 to 2
It can be suppressed to about 00 μm. As a result, when the length of the inner lead 3a protruding from the device hole is compared with that of the related art, a difference of 400 to 800 μm appears, which contributes to high-density mounting.

【0015】又、テープキャリア1の材料に例えば、厚
さ50μmのポリイミド、半導体素子上に設けられた金
の凸状電極6dの高さを30μmとした場合テープキャ
リア1は該半導体素子6の表面積よりも小さく形成して
いるため半導体素子6に乗り上げる形となりフォーミン
グ量は、テープキャリアの厚み50μmに抑える事がで
き、半導体素子上に設けられた凸状電極6aとテープキ
ャリア1のデバイスホールエッジまでの距離は数十μm
なため逆フォーミングによるエッジショートの発生も防
ぐ事が出来る。これにより、従来の搬送時におけるフォ
ーミング量のばらつきを考慮して100〜200μmの
フォーミングを行っていた時と比べ50〜150μmの
軽薄化が計れる。
If the material of the tape carrier 1 is, for example, polyimide having a thickness of 50 μm, and the height of the gold convex electrode 6 d provided on the semiconductor element is 30 μm, the tape carrier 1 has a surface area of the semiconductor element 6. Since it is formed smaller than the semiconductor element 6, the tape carrier can be formed on the semiconductor element 6 and the forming amount can be suppressed to 50 μm in the thickness of the tape carrier, and it can extend from the convex electrode 6a provided on the semiconductor element to the device hole edge of the tape carrier 1. Is several tens of μm
Therefore, occurrence of edge short due to reverse forming can be prevented. Thereby, the thickness can be reduced to 50 to 150 μm as compared with the case where the forming of 100 to 200 μm is performed in consideration of the variation of the forming amount at the time of the conventional transport.

【0016】図2は本発明のもう一つの実施例を示す断
面図である。この実施例は、半導体素子6に凹状電極6
eが設けられ、インナリード3aの電極説御埋めんが突
起7を有し、その突起7を有するインナリード3aに
は、厚さ0.5μm程度のニッケルメッキ層12を設
け、そのニッケルメッキ層12上に厚さ1〜2μmの金
メッキ層13を設けたものである。他の構成は、図1に
示す実施例と同じであるので、同一符号を付して構成の
説明を省略する。
FIG. 2 is a sectional view showing another embodiment of the present invention. In this embodiment, the semiconductor element 6 is provided with a concave electrode 6.
e, the inner lead 3a has an electrode filling pad having a projection 7, and the inner lead 3a having the projection 7 is provided with a nickel plating layer 12 having a thickness of about 0.5 μm. 12 is provided with a gold plating layer 13 having a thickness of 1 to 2 μm. The other configuration is the same as that of the embodiment shown in FIG. 1, and therefore the same reference numerals are given and the description of the configuration is omitted.

【0017】この実施例では、半導体素子6に設けた凹
状電極6eと、各リード3のインナリード3aの突起7
とそれぞれ整合させ、ついで、加熱されたボンディング
ツールを下降させて各リード3を加圧し、各インナリー
ド3aの突起7をそれぞれ半導体素子6の各凹状電極6
eに融着させて接続したものである。
In this embodiment, the concave electrode 6e provided on the semiconductor element 6 and the protrusion 7 of the inner lead 3a of each lead 3 are provided.
Then, the heated bonding tool is lowered and the respective leads 3 are pressed to press the protrusions 7 of the inner leads 3 a to the respective concave electrodes 6 of the semiconductor element 6.
e and fused and connected.

【0018】[0018]

【発明の効果】本発明は以上説明したように、ボンディ
ングされる該半導体素子の外形寸法と同形またはそれ以
下のデバイスホールを有する為、デバイスホールから突
出するインナーリード長さは半導体素子の電極長さ+フ
ォーミング量だけに抑えられる事が出来、安定したイン
ナリードのフォーミングが可能となると共に逆フォーミ
ングによる半導体素子とのエッジショートを無くすこと
が出来る。また、テープキャリアデバイスホールから半
導体素子電極間が極力短くなり実装密度が向上し出来上
がる半導体装置の軽薄化に寄与する。
As described above, the present invention has a device hole having the same shape as or smaller than the outer dimension of the semiconductor element to be bonded, and thus the length of the inner lead projecting from the device hole is equal to the electrode length of the semiconductor element. Therefore, the inner lead forming can be performed stably, and the edge short-circuit with the semiconductor element due to the reverse forming can be eliminated. Further, the distance between the tape carrier device hole and the semiconductor element electrode is reduced as much as possible, thereby improving the mounting density and contributing to the reduction in the thickness of the resulting semiconductor device.

【0019】又、デバイスホールから、突出するインナ
リード長さが短くなるためテープキャリアの製造行程に
おいて、メッキ行程等の薬品層に長尺状で流動する場合
デバイスホールから突出するインナリードの折れ曲がり
等の不良発生を抑える事も出来る。
Also, since the length of the inner lead projecting from the device hole becomes short, when flowing in a long length to the chemical layer during the plating process or the like in the tape carrier manufacturing process, the inner lead projecting from the device hole is bent. The occurrence of defects can be suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施例を示す断面図。FIG. 1 is a sectional view showing an embodiment of the present invention.

【図2】 本発明のもう一つの実施例を示す断面図。FIG. 2 is a sectional view showing another embodiment of the present invention.

【図3】 テープキャリアを用いた従来の半導体装置を
説明するための平面図。
FIG. 3 is a plan view illustrating a conventional semiconductor device using a tape carrier.

【図4】 図3のA−A線断面図。FIG. 4 is a sectional view taken along line AA of FIG. 3;

【図5】 同半導体装置の製造例を示す断面図。FIG. 5 is a sectional view showing a manufacturing example of the semiconductor device.

【符号の説明】[Explanation of symbols]

1 テープキャリア 2 デバイスホール 3 リード 3a インナリード 4 スズメッキ層 5 スプロケットホール 6 半導体素子 6a 凸状電極 6b アルミニウム配線 6c 絶縁層 6d バリアメタル層 6e 凹状電極 7 突起 8 半導体素子台 9 位置決めガイド 10 テープレール 11 ボンディングツール 12 ニッケルメッキ層 13 金メッキ層 Reference Signs List 1 tape carrier 2 device hole 3 lead 3a inner lead 4 tin plating layer 5 sprocket hole 6 semiconductor element 6a convex electrode 6b aluminum wiring 6c insulating layer 6d barrier metal layer 6e concave electrode 7 protrusion 8 semiconductor element base 9 positioning guide 10 tape rail 11 Bonding tool 12 Nickel plating layer 13 Gold plating layer

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 絶縁性並びに可撓性を有し且つデバイス
ホールが形成されたベース基材、前記ベース基材上から
前記デバイスホール内まで設けられたリード、を有する
テープキャリアと、 前記デバイスホール内に位置する前記リードと接合され
て前記リードと電気的に導通状態となった半導体素子
と、を有する半導体装置であって、 前記デバイスホールは、前記半導体素子の外周形よりも
小さい寸法形状からなり、 前記半導体素子は、前記リードと接合される面側におい
て少なくとも外周囲の最表層には絶縁層の非存在領域を
有し、前記非存在領域において前記半導体素子と前記リ
ードとの間に前記ベース基材が介在するように且つ前記
ベース基材が直接前記面に重なるように配置され、 前記半導体素子と前記リードとの接合には、前記ベース
基材の基材厚以下の高さを有する凸状電極が用いられて
なることを特徴とする半導体装置。
1. A tape carrier having an insulating and flexible base material having a device hole formed therein, and a lead provided from above the base material to the inside of the device hole, and the device hole A semiconductor element that is electrically connected to the lead by being joined to the lead located in the semiconductor device, wherein the device hole has a dimension smaller than an outer peripheral shape of the semiconductor element. The semiconductor element has a non-existing region of an insulating layer at least on the outermost outermost layer on a surface side to be joined to the lead, and the non-existing region has a region between the semiconductor element and the lead. The semiconductor device is arranged so that the base material is interposed and directly overlaps the surface. Wherein a convex-shaped electrode is used having a substrate thickness of the height of the scan base.
【請求項2】 前記リードの接合面は平坦に形成されて
なるとともに、前記凸上電極は半導体素子側に形成され
たものからなることを特徴とする請求項1記載の半導体
装置。
2. The semiconductor device according to claim 1, wherein a bonding surface of said lead is formed flat, and said convex upper electrode is formed on a semiconductor element side.
【請求項3】 前記凸状電極は金からなり、前記リード
の接合面にはスズメッキがなされてなることを特徴とす
る請求項2記載の半導体装置。
3. The semiconductor device according to claim 2, wherein the convex electrode is made of gold, and a joining surface of the lead is plated with tin.
【請求項4】 前記凸状電極は前記リード側に形成され
てなるとともに、前記半導体素子の前記凸状電極の接続
位置には、前記凸状電極が勘合する凹部が形成されてな
ることを特徴とする請求項1記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the convex electrode is formed on the lead side, and a concave portion for fitting the convex electrode is formed at a connection position of the convex electrode of the semiconductor element. 2. The semiconductor device according to claim 1, wherein
【請求項5】 前記凸状電極の表面には、ニッケルメ
ッキ層及び前記ニッケルメッキ層の上に金メッキ層が積
層されてなることを特徴とする請求項4記載の半導体装
置。
5. The semiconductor device according to claim 4, wherein a nickel plating layer and a gold plating layer are laminated on the nickel plating layer on the surface of the convex electrode.
JP3200725A 1991-08-09 1991-08-09 Semiconductor device Expired - Fee Related JP3010812B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3200725A JP3010812B2 (en) 1991-08-09 1991-08-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3200725A JP3010812B2 (en) 1991-08-09 1991-08-09 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH0547849A JPH0547849A (en) 1993-02-26
JP3010812B2 true JP3010812B2 (en) 2000-02-21

Family

ID=16429158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3200725A Expired - Fee Related JP3010812B2 (en) 1991-08-09 1991-08-09 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3010812B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270807B2 (en) * 1995-06-29 2002-04-02 シャープ株式会社 Tape carrier package

Also Published As

Publication number Publication date
JPH0547849A (en) 1993-02-26

Similar Documents

Publication Publication Date Title
US4974057A (en) Semiconductor device package with circuit board and resin
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
EP0459493B1 (en) A semiconductor device comprising a TAB tape and its manufacturing method
US5438478A (en) Electronic component carriers and method of producing the same as well as electronic devices
US5652461A (en) Semiconductor device with a convex heat sink
US5990546A (en) Chip scale package type of semiconductor device
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US5756377A (en) Lead frame and manufacturing method thereof
US5530282A (en) Semiconductor device having a multilayer interconnection structure
JPH04280462A (en) Lead frame and semiconductor device using this lead frame
EP0210371A1 (en) Semiconductor device having a plurality of leads
US4865193A (en) Tape carrier for tape automated bonding process and a method of producing the same
JPH11176885A (en) Semiconductor device and manufacture thereof, film carrier tape, circuit board and the electronic device
JP3010812B2 (en) Semiconductor device
JP2569400B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2964781B2 (en) Semiconductor device
JPH0917910A (en) Semiconductor device and its manufacture, inspection method and mounting board
JPH0817870A (en) Semiconductor device
JPH0878599A (en) Integrated circuit package and manufacture thereof
JPH0812896B2 (en) Semiconductor device
JPH0547836A (en) Mounting structure of semiconductor device
JP4610426B2 (en) Circuit device manufacturing method
JPH09199631A (en) Structure and fabrication method of semiconductor device
JPH05102253A (en) Semiconductor device
CN114420665A (en) Semiconductor device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees