JP3007789B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3007789B2
JP3007789B2 JP6086688A JP8668894A JP3007789B2 JP 3007789 B2 JP3007789 B2 JP 3007789B2 JP 6086688 A JP6086688 A JP 6086688A JP 8668894 A JP8668894 A JP 8668894A JP 3007789 B2 JP3007789 B2 JP 3007789B2
Authority
JP
Japan
Prior art keywords
film
silicon oxide
platinum
capacitor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6086688A
Other languages
Japanese (ja)
Other versions
JPH07297364A (en
Inventor
淳史 野間
大助 上田
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP6086688A priority Critical patent/JP3007789B2/en
Publication of JPH07297364A publication Critical patent/JPH07297364A/en
Application granted granted Critical
Publication of JP3007789B2 publication Critical patent/JP3007789B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体基板上のトラン
ジスタや抵抗とともに、誘電率のきわめて大きいセラミ
ック材料として知られる金属酸化物誘電体を容量絶縁膜
として用いたキャパシタを集積した半導体装置およびそ
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a transistor and a resistor on a semiconductor substrate are integrated with a capacitor using a metal oxide dielectric known as a ceramic material having an extremely high dielectric constant as a capacitance insulating film, and a semiconductor device. It relates to a manufacturing method.

【0002】[0002]

【従来の技術】情報通信分野の進歩に伴い、大容量デー
タの高速処理を実現するために、半導体メモリ等の半導
体集積回路装置の高集積化が進んでいる。また、情報通
信機器の小型化やコストダウンを目的として、高集積化
によるチップ面積の低減や部品数の削減も進められてい
る。
2. Description of the Related Art With the advance in the field of information and communication, high integration of semiconductor integrated circuit devices such as semiconductor memories has been progressing in order to realize high-speed processing of large amounts of data. Further, for the purpose of downsizing and cost reduction of information and communication equipment, reduction in chip area and reduction in the number of components due to high integration are being promoted.

【0003】こうした中で、近年、半導体集積回路装置
上に、ペロブスカイト構造を有する誘電率の大きい金属
酸化物誘電体材料(たとえば、チタン酸バリウムストロ
ンチウムや、チタン酸鉛等)を用いてキャパシタを形成
する技術が活発に研究されている。一般的に、このよう
な強誘電体材料は誘電率が高く、従来半導体集積回路装
置で使用されていたキャパシタの容量絶縁膜である酸化
珪素膜や窒化珪素膜の数十倍から数百倍の誘電率を有す
る。
Under these circumstances, in recent years, a capacitor is formed on a semiconductor integrated circuit device using a metal oxide dielectric material having a perovskite structure and a large dielectric constant (eg, barium strontium titanate, lead titanate, etc.). The technology to do this is being actively researched. Generally, such a ferroelectric material has a high dielectric constant, and is several tens to several hundred times larger than a silicon oxide film or a silicon nitride film which is a capacitance insulating film of a capacitor conventionally used in a semiconductor integrated circuit device. Has a dielectric constant.

【0004】このように強誘電体層を容量絶縁膜として
用いてキャパシタを構成することにより、半導体集積回
路装置内のキャパシタの占有面積を従来の数十分の一か
ら数百分の一にまで低減することができ、高集積化を実
現することができる。また、強誘電体層を用いたキャパ
シタは自発分極を有しているため、印加電界を除去して
も自発分極が残ることから、この性質を用いて電源を切
っても記憶内容が消失しない不揮発性メモリを実現でき
る。
[0004] By forming a capacitor using a ferroelectric layer as a capacitance insulating film in this way, the area occupied by the capacitor in a semiconductor integrated circuit device can be reduced from several tenths to several hundredths in the past. Thus, high integration can be achieved. Since a capacitor using a ferroelectric layer has spontaneous polarization, spontaneous polarization remains even when the applied electric field is removed. Memory can be realized.

【0005】以下、従来の半導体装置およびその製造方
法について、図面を参照しながら説明する。
Hereinafter, a conventional semiconductor device and a method of manufacturing the same will be described with reference to the drawings.

【0006】図7(a)〜(f)は従来の半導体装置の
製造方法を示す工程順断面図である。
FIGS. 7A to 7F are cross-sectional views in the order of steps showing a conventional method for manufacturing a semiconductor device.

【0007】まず、図7(a)に示すように、回路素子
が形成された半導体基板1の上に、キャパシタの下地と
なる酸化珪素膜8をCVD法で堆積する。次に、図7
(b)に示すように、チタン膜9を蒸着形成した後、キ
ャパシタの下部電極となる白金膜3、強誘電体膜4、お
よびキャパシタの上部電極となる白金膜5を順次形成す
る。次に、図7(c)に示すようにフォトレジストマス
クを用いて、イオンミリング法またはRIE法で白金膜
5と強誘電体膜4とをエッチングした後、同様にして、
図7(d)に示すように白金膜3とチタン膜9をエッチ
ングする。次に、図7(e)に示すように、層間絶縁膜
となる酸化珪素膜10をシランガスを用いたCVD法で
堆積する。最後に、図7(f)に示すように、酸化珪素
膜10の必要領域に開孔部を設けた後に電極配線7を形
成して白金膜3、5を上下の電極とし、強誘電体膜4を
容量絶縁膜とする強誘電体キャパシタを内蔵する半導体
装置が完成する。
First, as shown in FIG. 7A, a silicon oxide film 8 serving as a base of a capacitor is deposited on a semiconductor substrate 1 on which circuit elements are formed by a CVD method. Next, FIG.
As shown in FIG. 2B, after a titanium film 9 is formed by vapor deposition, a platinum film 3 serving as a lower electrode of the capacitor, a ferroelectric film 4, and a platinum film 5 serving as an upper electrode of the capacitor are sequentially formed. Next, as shown in FIG. 7C, using a photoresist mask, the platinum film 5 and the ferroelectric film 4 are etched by an ion milling method or an RIE method.
As shown in FIG. 7D, the platinum film 3 and the titanium film 9 are etched. Next, as shown in FIG. 7E, a silicon oxide film 10 serving as an interlayer insulating film is deposited by a CVD method using silane gas. Finally, as shown in FIG. 7 (f), an opening is provided in a necessary region of the silicon oxide film 10, and then an electrode wiring 7 is formed to make the platinum films 3, 5 upper and lower electrodes, thereby forming a ferroelectric film. A semiconductor device incorporating a ferroelectric capacitor using 4 as a capacitive insulating film is completed.

【0008】上記の製造方法において、強誘電体膜4の
堆積にはスパッタ法、CVD法、有機金属熱分解法等を
用いるが、いずれの場合も結晶化を促進させ膜質を向上
させるために、堆積後に酸素雰囲気中で500℃〜80
0℃の高温処理を行なう。したがって、下部電極材料に
は高融点でかつ酸化物との界面反応が少ない白金を用い
る。強誘電体材料を容量絶縁膜とするキャパシタ(以下
強誘電体キャパシタという)は一般に絶縁膜である酸化
珪素膜上に形成されるが、下地の酸化珪素膜と下部白金
電極との密着力は両者が化学的な結合を持たず、付着力
は分子間力のみとなるため非常に弱く、両者の間に密着
強化層としてチタンを介在させる必要がある。
In the above-described manufacturing method, the ferroelectric film 4 is deposited by a sputtering method, a CVD method, an organometallic thermal decomposition method, etc. In any case, in order to promote crystallization and improve the film quality, 500 ° C.-80 in oxygen atmosphere after deposition
A high temperature treatment of 0 ° C. is performed. Therefore, platinum having a high melting point and less interfacial reaction with oxide is used as the lower electrode material. A capacitor using a ferroelectric material as a capacitive insulating film (hereinafter referred to as a ferroelectric capacitor) is generally formed on a silicon oxide film which is an insulating film. Has no chemical bond and the adhesion is only an intermolecular force, so that it is very weak, and it is necessary to interpose titanium as an adhesion strengthening layer between the two.

【0009】[0009]

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、密着強化層のチタンが酸素ときわめて容
易に結合するゲッタ作用を有するため、チタンが強誘電
体膜堆積後の高温処理工程において下部白金電極内を通
して強誘電体膜中の酸素を奪って結合し、その結果、強
誘電体膜の電極近傍において酸素欠陥を誘起し、誘電率
の低下やリーク電流の上昇等のキャパシタ特性の劣化を
引き起こすという課題を有していた。
However, in the above-mentioned conventional structure, since the titanium of the adhesion strengthening layer has a getter function of bonding with oxygen very easily, the titanium in the high-temperature processing step after the deposition of the ferroelectric film is formed. Oxygen in the ferroelectric film is deprived and combined through the platinum electrode, and as a result, oxygen defects are induced in the vicinity of the electrode of the ferroelectric film, thereby deteriorating capacitor characteristics such as a decrease in dielectric constant and an increase in leak current. Had the problem of causing it.

【0010】一方このような課題を避けるために密着強
化層のチタンを省くと、上部および下部白金電極と層間
絶縁膜である酸化珪素膜との密着力が弱いため、酸化珪
素膜に開孔を設ける際に開孔部近傍の酸化珪素膜が白金
電極から剥離しやすく、製造歩留まりが悪化するという
新たな課題を引き起こした。
On the other hand, if titanium in the adhesion strengthening layer is omitted in order to avoid such a problem, the adhesion between the upper and lower platinum electrodes and the silicon oxide film as the interlayer insulating film is weak, so that a hole is formed in the silicon oxide film. At the time of the provision, the silicon oxide film near the opening is easily peeled off from the platinum electrode, causing a new problem that the production yield is deteriorated.

【0011】さらに、従来の製造方法では酸化珪素膜が
シランガスを原材料としてCVD法で堆積される際に、
強誘電体膜がシランガスおよびその副生成物である水素
の雰囲気中にさらされるが、シラン、水素にはいずれも
強い還元性があるため、強誘電体膜が部分的に還元反応
を受けて酸素を失い、その結果、強誘電体膜に酸素欠陥
が発生し、キャパシタ特性が劣化するという課題を有し
ていた。
Further, in the conventional manufacturing method, when a silicon oxide film is deposited by a CVD method using silane gas as a raw material,
The ferroelectric film is exposed to the atmosphere of silane gas and its by-product hydrogen, but both silane and hydrogen have strong reducing properties. As a result, oxygen defects are generated in the ferroelectric film, and there is a problem that the capacitor characteristics are deteriorated.

【0012】本発明は上記課題を解決するもので、密着
強化層のチタンを用いることなく下地酸化珪素膜と下部
白金電極との密着力を向上させ、金属酸化物誘電体膜中
の酸素欠陥発生を防止してキャパシタ特性の劣化を抑制
するとともに、白金電極とその保護絶縁膜となる酸化珪
素膜との密着力を向上させ保護絶縁膜の剥離による歩留
まりおよび信頼性の低下を防止し、さらに保護絶縁膜と
なる酸化珪素膜を金属酸化物誘電体膜が還元反応を受け
にくい製造工程とすることでキャパシタ特性の劣化を抑
制することのできるキャパシタを内蔵した半導体装置お
よびその製造方法を提供することを目的とする。
The present invention solves the above-mentioned problems, and improves the adhesion between an underlying silicon oxide film and a lower platinum electrode without using titanium as an adhesion strengthening layer, thereby generating oxygen defects in a metal oxide dielectric film. To prevent deterioration of capacitor characteristics and improve the adhesion between the platinum electrode and the silicon oxide film as the protective insulating film to prevent the yield and reliability from dropping due to the peeling of the protective insulating film and further protect Provided is a semiconductor device having a built-in capacitor capable of suppressing deterioration of capacitor characteristics by making a silicon oxide film serving as an insulating film a manufacturing process in which a metal oxide dielectric film is not easily subjected to a reduction reaction, and a method of manufacturing the same. With the goal.

【0013】[0013]

【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1記載の発明は、回路素子が形成さ
れた半導体基板の上に、燐を含有する第1の酸化珪素膜
が形成されており、前記第1の酸化珪素膜の上に直接第
1の白金層、金属酸化物誘電体層および第2の白金層か
らなるキャパシタが形成されており、かつ少なくとも前
記キャパシタを直接覆って燐を含有する第2の酸化珪素
膜が形成されており、前記第2の酸化珪素膜に設けた開
孔部を含んで電極配線が形成されてなるものである。ま
た、本発明の請求項2記載の発明は、請求項1記載の半
導体装置において、第1および第2の酸化珪素膜の珪素
に対する燐のモル濃度比が0.2%〜4%の範囲内であ
ることを特徴とするものである。また本発明の請求項3
記載の発明は、請求項1記載の半導体装置において、第
1および第2の白金層に代えてパラジウム層を用いたも
のを特徴とするものである。また、本発明の請求項4記
載の発明は、回路素子が形成された半導体基板の上に燐
を含有する第1の酸化珪素膜を堆積する工程と、前記第
1の酸化珪素膜の上に直接第1の白金層、金属酸化物誘
電体層および第2の白金層を順次堆積する工程と、前記
第2の白金層、金属酸化物誘電体層および第1の白金層
を順次エッチングしキャパシタを形成する工程と、少な
くとも前記キャパシタを直接覆って燐を含有する第2の
酸化珪素膜を堆積する工程とを有するものである。また
本発明の請求項5記載の発明は、請求項4記載の半導体
層装置の製造方法において、燐を含有する第1および第
2の酸化珪素膜の珪素に対する燐のモル濃度比が0.2
%〜4%の範囲内であることを特徴とするものである。
また、本発明の請求項6記載の半導体装置の製造方法
は、請求項4記載の半導体層装置の製造方法において、
第1の白金層を形成した後であって金属酸化物誘電体層
を形成する前に、露点が−200℃以下の不活性ガス雰
囲気中で半導体基板を300℃以上で熱処理する工程を
付加したものである。また、本発明の請求項7記載の半
導体装置の製造方法は、請求項4記載の半導体装置の製
造方法において、燐を含有する第2の酸化珪素膜を形成
する工程を、テトラエトキシシランの熱分解法により行
うことを特徴とするものである。また、本発明の請求項
8記載の半導体装置の製造方法は、請求項4記載の半導
体装置の製造方法におい て、第1および第2の白金層に
代えてパラジウム層を用いることを特徴とするものであ
る。
[MEANS FOR SOLVING THE PROBLEMS] To achieve the above object
Further, according to the first aspect of the present invention, a circuit element is formed.
Phosphorus-containing first silicon oxide film on a doped semiconductor substrate
Is formed directly on the first silicon oxide film.
A first platinum layer, a metal oxide dielectric layer and a second platinum layer
Capacitors are formed and at least
A second silicon oxide containing phosphorus directly over the capacitor
A film is formed, and an opening provided on the second silicon oxide film is formed.
The electrode wiring is formed including the hole. Ma
The invention described in claim 2 of the present invention is the same as the half described in claim 1.
In the conductor device, silicon of the first and second silicon oxide films
The molar concentration ratio of phosphorus to phosphorus is in the range of 0.2% to 4%
It is characterized by that. Claim 3 of the present invention
The invention described in the first aspect is the semiconductor device according to the first aspect,
A palladium layer was used instead of the first and second platinum layers.
It is characterized by the following. Claim 4 of the present invention
The above-mentioned invention discloses a method of forming a phosphor on a semiconductor substrate on which circuit elements are formed.
Depositing a first silicon oxide film containing
A first platinum layer and a metal oxide layer directly on the first silicon oxide film;
Sequentially depositing an electrical conductor layer and a second platinum layer;
Second platinum layer, metal oxide dielectric layer and first platinum layer
Forming a capacitor by sequentially etching
At least a second layer containing phosphorus directly over the capacitor;
Depositing a silicon oxide film. Also
According to a fifth aspect of the present invention, there is provided a semiconductor device according to the fourth aspect.
In the method for manufacturing a layer device, the first and the second
2 has a molar ratio of phosphorus to silicon of 0.2
% To 4%.
A method of manufacturing a semiconductor device according to claim 6 of the present invention.
Is a method for manufacturing a semiconductor layer device according to claim 4,
After forming the first platinum layer, the metal oxide dielectric layer
Before forming an inert gas atmosphere with a dew point of -200 ° C or less.
Heat treating the semiconductor substrate at 300 ° C. or more in an atmosphere
It is added. In addition, a half of the seventh aspect of the present invention.
A method of manufacturing a semiconductor device according to claim 4, wherein
Forming a second silicon oxide film containing phosphorus in the fabrication method
Is performed by the thermal decomposition method of tetraethoxysilane.
It is characterized by the following. Claims of the present invention
The method of manufacturing a semiconductor device according to claim 8, wherein
Production method odor body apparatus Te, the first and second platinum layer
Instead, a palladium layer is used.
You.

【0014】[0014]

【作用】以上の構成により、金属酸化物誘電体キャパシ
タの下部白金電極と燐との化学結合力が大きいため密着
強化層のチタンを用いる必要がなく、白金電極のみで下
地電極が形成できるので従来のチタンの酸素ゲッタ効果
による金属酸化物誘電体膜中の酸素欠陥発生を防止で
き、酸素欠陥に起因する問題を解消することができる。
With the above structure, the chemical bonding force between the lower platinum electrode of the metal oxide dielectric capacitor and phosphorus is large, so that it is not necessary to use titanium of the adhesion strengthening layer, and the base electrode can be formed only with the platinum electrode. Oxygen deficiency in the metal oxide dielectric film due to the oxygen getter effect of titanium can be prevented, and problems caused by oxygen deficiency can be solved.

【0015】また、PSG膜と白金膜の付着強度は25
0℃以上で増加することを確認しており、チタンを使用
しない本発明の構造では下部白金電極形成後に高温処理
を施すことが可能で、さらに密着力を向上させることが
可能である。
The adhesion strength between the PSG film and the platinum film is 25.
It has been confirmed that the temperature increases at 0 ° C. or higher. In the structure of the present invention that does not use titanium, high-temperature treatment can be performed after the formation of the lower platinum electrode, and the adhesion can be further improved.

【0016】さらに、金属酸化物誘電体キャパシタの上
にPSG膜を形成する工程でテトラエトキシシランの熱
分解法を用いており、シランのように還元性の強い水素
成分を含まないため、金属酸化物誘電体膜が還元される
ことがない。なおこのとき、金属酸化物誘電体膜はテト
ラエトキシシランおよび副生成物であるエタノール、ジ
エチルエーテルの雰囲気中にさらされるが、これらの物
質には還元性がほとんどないので、膜が還元反応を受け
ることはなく、キャパシタ特性の劣化を防止することが
できる。
Furthermore, in the step of forming a PSG film on a metal oxide dielectric capacitor, a thermal decomposition method of tetraethoxysilane is used, and since it does not contain a strongly reducing hydrogen component such as silane, metal oxide is used. The material dielectric film is not reduced. At this time, the metal oxide dielectric film is exposed to an atmosphere of tetraethoxysilane and by-products of ethanol and diethyl ether. However, since these substances have almost no reducibility, the film undergoes a reduction reaction. Therefore, deterioration of the capacitor characteristics can be prevented.

【0017】[0017]

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
An embodiment of the present invention will be described below with reference to the drawings.

【0018】図1(a)〜(f)は本発明の一実施例に
おける半導体装置の製造工程図であり、回路素子が形成
されたGaAs基板の上に、金属酸化物誘電体膜を容量
絶縁膜とするキャパシタ(以下単にキャパシタと称す)
を形成する場合を例として説明する。
FIGS. 1A to 1F are views showing a manufacturing process of a semiconductor device according to an embodiment of the present invention, in which a metal oxide dielectric film is capacitively insulated on a GaAs substrate on which circuit elements are formed. Capacitors used as membranes (hereinafter simply referred to as capacitors)
The case of forming is described as an example.

【0019】まず、図1(a)に示すようにトランジス
タや抵抗等の回路素子が形成された半絶縁性のGaAs
基板1上に、CVD法で燐濃度4%のPSG膜2を形成
する。なお、GaAs基板1に回路素子を形成した後、
その上に形成する絶縁膜については図示を省略した。次
に、図1(b)に示すように、スパッタ法により白金膜
3を形成した後、バリウム、ストロンチウムおよびチタ
ンの有機金属を有機溶媒で希釈した溶液をスピンコート
し、700℃の高温処理により強誘電体膜となるチタン
酸バリウムストロンチウム膜(以下BST膜という)4
を形成し、さらにその上に白金膜5を形成する。次に、
図1(c)に示すように、イオンミリング法で白金膜
5、およびBST膜4をエッチングして、上部白金電極
5a、および容量絶縁膜4aを形成する。次に、図1
(d)に示すように、白金膜3をイオンミリング法でエ
ッチングして、下部白金電極3aを形成する。その後、
PSG膜6を堆積する。次に、図1(e)に示すよう
に、PSG膜6の必要領域に開孔部を設け、電極配線7
を形成する。その後、必要であれば保護膜として窒化珪
素膜を形成し、ボンディングパッド部を開口して、強誘
電体キャパシタを内蔵した半導体集積回路装置を完成す
る。なお、PSG膜6の堆積には、テトラエトキシシラ
ンの熱分解法を用いるのがよい。
First, as shown in FIG. 1A, semi-insulating GaAs on which circuit elements such as transistors and resistors are formed.
A PSG film 2 having a phosphorus concentration of 4% is formed on a substrate 1 by a CVD method. After forming circuit elements on the GaAs substrate 1,
The illustration of the insulating film formed thereon is omitted. Next, as shown in FIG. 1B, after a platinum film 3 is formed by a sputtering method, a solution obtained by diluting an organic metal of barium, strontium and titanium with an organic solvent is spin-coated, and a high-temperature treatment at 700 ° C. is performed. Barium strontium titanate film (hereinafter referred to as BST film) 4 to be a ferroelectric film
Is formed, and a platinum film 5 is further formed thereon. next,
As shown in FIG. 1C, the platinum film 5 and the BST film 4 are etched by an ion milling method to form an upper platinum electrode 5a and a capacitor insulating film 4a. Next, FIG.
As shown in (d), the platinum film 3 is etched by an ion milling method to form a lower platinum electrode 3a. afterwards,
A PSG film 6 is deposited. Next, as shown in FIG. 1E, an opening is provided in a necessary region of the PSG film 6, and an electrode wiring 7 is formed.
To form Thereafter, if necessary, a silicon nitride film is formed as a protective film, a bonding pad portion is opened, and a semiconductor integrated circuit device incorporating a ferroelectric capacitor is completed. It is preferable to use a thermal decomposition method of tetraethoxysilane for depositing the PSG film 6.

【0020】また、本実施例の半導体装置では、PSG
膜2の上の強誘電体キャパシタの剥離は認められず、P
SG膜と下部白金電極3aとの密着力が実用上十分に大
きいことを確認できた。図2はキャパシタの電極材料と
酸化珪素膜との密着性の関係を示す図であり、酸化珪素
膜と白金膜との密着力を表している。すなわち、ノンド
ープの酸化珪素膜(以下NSG膜という)の上にチタン
膜を介して白金膜を形成した場合、白金膜の密着力は約
480kg/cm2(a)であるのに対して、NSG膜
の上に直接白金膜を形成した場合には、白金膜の密着力
が約100kg/cm2(b)と1/5程度になる。一
方、本実施例のように、燐濃度4%のPSG膜の上に形
成した白金膜ではその密着力は約420kg/cm
2(c)と、NSG膜上にチタンを介して形成した白金
膜(a)に比べて遜色がない。
In the semiconductor device of this embodiment, the PSG
No peeling of the ferroelectric capacitor on the film 2 was observed,
It was confirmed that the adhesion between the SG film and the lower platinum electrode 3a was sufficiently large for practical use. FIG. 2 is a diagram showing a relationship between the electrode material of the capacitor and the adhesion between the silicon oxide film and the adhesion between the silicon oxide film and the platinum film. That is, when a platinum film is formed on a non-doped silicon oxide film (hereinafter, referred to as an NSG film) via a titanium film, the adhesion of the platinum film is about 480 kg / cm 2 (a), whereas the adhesion of the platinum film is NSG. When a platinum film is formed directly on the film, the adhesion of the platinum film is about 100 kg / cm 2 (b), which is about 1/5. On the other hand, in the case of the platinum film formed on the PSG film having a phosphorus concentration of 4% as in this embodiment, the adhesion is about 420 kg / cm.
2 (c) is comparable to a platinum film (a) formed on a NSG film via titanium.

【0021】また、本発明の製造方法で形成したキャパ
シタと従来の製造方法で形成したキャパシタの断面での
酸素とチタンの分布を、オージェ電子分光法により測定
した結果を、図3(a)、(b)に示す。これらの図に
おいて、横軸は上部白金電極からの深さ、縦軸はオージ
ェ電子の強度を示している。まず、図3(a)は従来の
製造方法により形成されたキャパシタについて測定した
ものであるが、下地のNSG膜の上にチタン層、下部白
金電極層、BST膜、および上部白金電極層が順次形成
されている。なお、実線は酸素を、点線はチタンをそれ
ぞれ示している。実線で示す酸素原子からのオージェ電
子強度に注目すると、その強度はBST膜の右側すなわ
ちチタン層側で減少している。一方、図3(b)に示す
本発明の製造方法によって形成されたキャパシタでは、
酸素原子からのオージェ電子の強度はBST膜内で一定
である。このことは、従来のキャパシタの構成のよう
に、下部白金電極の下にチタン層が存在するとき、BS
T膜の酸素が下部白金電極を通してチタン層に奪われる
が、本発明の構造では、BST膜内で酸素が奪われない
ため、その分布が均一であることを意味している。
The distribution of oxygen and titanium in the cross sections of the capacitor formed by the manufacturing method of the present invention and the capacitor formed by the conventional manufacturing method was measured by Auger electron spectroscopy. (B). In these figures, the horizontal axis indicates the depth from the upper platinum electrode, and the vertical axis indicates the Auger electron intensity. First, FIG. 3 (a) is a measurement of a capacitor formed by a conventional manufacturing method. A titanium layer, a lower platinum electrode layer, a BST film, and an upper platinum electrode layer are sequentially formed on an underlying NSG film. Is formed. The solid line indicates oxygen and the dotted line indicates titanium. Focusing on the Auger electron intensity from oxygen atoms shown by the solid line, the intensity decreases on the right side of the BST film, that is, on the titanium layer side. On the other hand, in the capacitor formed by the manufacturing method of the present invention shown in FIG.
The intensity of Auger electrons from oxygen atoms is constant in the BST film. This means that when a titanium layer is present below the lower platinum electrode, as in the conventional capacitor configuration, BS
Although oxygen of the T film is deprived by the titanium layer through the lower platinum electrode, in the structure of the present invention, oxygen is not deprived in the BST film, which means that the distribution is uniform.

【0022】なお、従来の製造方法により形成されたキ
ャパシタでは、その容量絶縁膜を構成するBST膜の誘
電率は膜厚200nmの場合に250であり、キャパシ
タのリーク電流密度は印加電圧3Vにおいて約10-6
/cm2であった。これに対して、本実施例の製造方法
により形成されたキャパシタでは同じ膜厚で誘電率は2
倍の500で、リーク電流密度は印加電圧3Vにおいて
約10-8A/cm2となり百分の一に低減された。
In a capacitor formed by a conventional manufacturing method, the dielectric constant of the BST film constituting the capacitive insulating film is 250 when the film thickness is 200 nm, and the leakage current density of the capacitor is about 3 V at an applied voltage of 3 V. 10 -6 A
/ Cm 2 . On the other hand, in the capacitor formed by the manufacturing method of this embodiment, the dielectric constant is 2 for the same film thickness.
At 500 times, the leakage current density was about 10 −8 A / cm 2 at an applied voltage of 3 V, which was reduced by a factor of 100.

【0023】このように、PSG膜の上に下部白金電極
を形成し従来密着強化層として用いていたチタンを削除
することにより強誘電体キャパシタの特性を大幅に改善
できることを確認した。
As described above, it has been confirmed that the characteristics of the ferroelectric capacitor can be significantly improved by forming the lower platinum electrode on the PSG film and removing titanium which has been used as the conventional adhesion reinforcing layer.

【0024】なお、本実施例では下部白金電極の形成に
スパッタ法を用いたが、電子ビーム蒸着を用いた場合に
は、付着白金膜の成膜のエネルギーが小さいため、蒸着
後の密着力が不足しがちとなる。このような場合には、
蒸着後に300℃以上の高温処理を追加することが効果
的である。
In this embodiment, the sputtering method is used to form the lower platinum electrode. However, when the electron beam evaporation is used, the adhesion force after the evaporation is low because the energy for forming the deposited platinum film is small. Tends to be short. In such a case,
It is effective to add a high temperature treatment of 300 ° C. or more after the vapor deposition.

【0025】図4にキャパシタの下部電極と酸化珪素膜
の密着性の処理温度依存性を示した。ほぼ300℃以上
の高温処理により密着力が十分に向上する。また、この
高温処理に関しては、雰囲気に水分が含まれていては逆
に密着強度が低下する。このようなガスは、液体窒素や
液体アルゴン等をソースとするガスであれば、ガス内に
含まれる水分の露点はその液化温度以下となることか
ら、露点を−200℃以下にすることは容易である。こ
のようにして得られたガスを用いることにより、水分に
よる付着強度の劣化の問題が解決される。
FIG. 4 shows the processing temperature dependence of the adhesion between the lower electrode of the capacitor and the silicon oxide film. The high-temperature treatment at about 300 ° C. or higher sufficiently improves the adhesion. In addition, regarding this high-temperature treatment, if moisture is contained in the atmosphere, the adhesion strength is reduced. If such a gas is a gas having a source of liquid nitrogen, liquid argon, or the like, the dew point of moisture contained in the gas is equal to or lower than its liquefaction temperature. Therefore, it is easy to set the dew point to −200 ° C. or lower. It is. By using the gas obtained in this way, the problem of deterioration of the adhesion strength due to moisture is solved.

【0026】また、PSG膜の形成にテトラエトキシシ
ラン(通称TEOS)を用いたプラズマCVD法により
基板温度300℃、流量30sccm、で電力100W
/cm2、13.56MHzの高周波放電により膜厚30
00Åで堆積したPSG膜のリーク電流の大きさは、図
5に示すように、SiH4(シラン)と酸素を用いて同
じ電力、同じ膜厚の堆積膜で得られたものと比べて約一
桁以上の低減効果が得られた。この結果、総合的なキャ
パシタ特性が改善されることが確認された。
The PSG film is formed by a plasma CVD method using tetraethoxysilane (TEOS) at a substrate temperature of 300 ° C., a flow rate of 30 sccm, and a power of 100 W.
/ Cm 2 , 13.56 MHz high-frequency discharge with a film thickness of 30
As shown in FIG. 5, the magnitude of the leak current of the PSG film deposited at 00 [deg.] Is approximately one time smaller than that obtained with a deposited film having the same power and the same film thickness using SiH 4 (silane) and oxygen. A reduction effect of an order of magnitude or more was obtained. As a result, it was confirmed that the overall capacitor characteristics were improved.

【0027】また、本実施例では半導体基板として半絶
縁性のGaAs基板を用いたが、シリコン基板を用いて
半導体メモリ装置を形成した場合にも全く同様の効果が
得られる。
Although a semi-insulating GaAs substrate is used as a semiconductor substrate in this embodiment, the same effect can be obtained when a semiconductor memory device is formed using a silicon substrate.

【0028】また本実施例では、キャパシタの容量絶縁
膜として金属酸化物強誘電体膜としてBST膜を例とし
て説明したが、本発明の半導体装置およびその製造方法
は金属酸化物誘電体材料であれば同様の効果が得られる
ものであり、強誘電体材料の特長である自発分極の有無
には無関係である。すなわち、誘電率は高いが、自発分
極のないチタン酸ストロンチウムやその他一般的なペロ
ブスカイト構造を有する金属酸化物誘電体材料において
も、そのリーク電流が酸素欠陥に起因すること、また還
元性雰囲気で同じ問題を生じることから考えて、本発明
の構造および製造方法が適用できることは言うまでもな
い。
In the present embodiment, the BST film has been described as an example of the metal oxide ferroelectric film as the capacitor insulating film of the capacitor. However, the semiconductor device of the present invention and the method of manufacturing the same may be any metal oxide dielectric material. A similar effect can be obtained if the spontaneous polarization is a feature of the ferroelectric material. That is, even in strontium titanate and other general metal oxide dielectric materials having a perovskite structure, which have a high dielectric constant but no spontaneous polarization, the leakage current is caused by oxygen defects, and the same in a reducing atmosphere. Needless to say, the structure and the manufacturing method of the present invention can be applied in view of the problem.

【0029】なお、PSG膜を使用することによって白
金膜の密着力を向上できるとは言うものの、PSG膜中
の燐濃度を高めると酸化燐による吸湿性が増加し、PS
G膜の含水化により密着力を逆に低下させてしまうこと
になる。図6に酸化珪素膜中の燐の濃度と白金膜と酸化
珪素膜との密着性の関係を示したが、燐濃度を0.2%
以上4%以下とすることにより、吸湿性を増加させるこ
となくPSG膜と白金膜との密着力を向上させることが
できる。
Although the adhesion of the platinum film can be improved by using the PSG film, when the phosphorus concentration in the PSG film is increased, the hygroscopicity due to phosphorus oxide increases, and
By making the G film water-containing, the adhesive strength is reduced. FIG. 6 shows the relationship between the concentration of phosphorus in the silicon oxide film and the adhesion between the platinum film and the silicon oxide film.
When the content is 4% or less, the adhesion between the PSG film and the platinum film can be improved without increasing the hygroscopicity.

【0030】また、キャパシタを覆う上部に用いる層間
絶縁膜としてPSG膜を用いることにより、同じ理由で
PSG膜とキャパシタの上部白金電極との密着力も十分
大きくなり、層間絶縁膜に開孔部を設ける際の層間絶縁
膜の剥離を抑制して、製造歩留まりを大幅に向上するこ
とができる。
Further, by using the PSG film as the interlayer insulating film used on the upper portion covering the capacitor, the adhesion between the PSG film and the upper platinum electrode of the capacitor is sufficiently increased for the same reason, and an opening is provided in the interlayer insulating film. In this case, peeling of the interlayer insulating film can be suppressed, and the manufacturing yield can be greatly improved.

【0031】[0031]

【発明の効果】本発明は、金属酸化物誘電体を容量絶縁
膜とするキャパシタの下部白金電極の下地および上部白
金電極の上の層間絶縁膜として燐を含有する酸化珪素膜
を用いた構成とすることにより、容量絶縁膜の特性劣化
の原因となるチタン膜を用いることなく、下部白金電極
と燐を含有する酸化珪素膜との密着力を実用的に充分な
値に確保することができ、かつ還元性のない反応ガス雰
囲気で形成することでキャパシタ劣化を抑えることがで
き、金属酸化物誘電体を容量絶縁膜とするキャパシタを
内蔵する優れた半導体装置およびその製造方法を実現で
きるものである。
According to the present invention, there is provided a capacitor using a metal oxide dielectric as a capacitor insulating film, a structure using a silicon oxide film containing phosphorus as an interlayer insulating film on a base of a lower platinum electrode and on an upper platinum electrode. By doing so, the adhesion between the lower platinum electrode and the silicon oxide film containing phosphorus can be secured to a practically sufficient value without using a titanium film that causes deterioration of the characteristics of the capacitor insulating film, Further, by forming the capacitor in a non-reducing reaction gas atmosphere, deterioration of the capacitor can be suppressed, and an excellent semiconductor device incorporating a capacitor having a metal oxide dielectric as a capacitance insulating film and a method of manufacturing the same can be realized. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(f)は本発明の一実施例における半
導体装置の製造方法を示す工程順断面図
FIGS. 1A to 1F are cross-sectional views showing a method of manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps.

【図2】キャパシタの電極材料と酸化珪素膜との密着性
の関係を示す図
FIG. 2 is a diagram showing the relationship between the electrode material of a capacitor and the adhesion between a silicon oxide film.

【図3】(a)は従来の製造方法により形成されたキャ
パシタのオージェ電子分光法による分析結果を示す図 (b)は本発明の製造方法により形成されたキャパシタ
のオージェ電子分光法による分析結果を示す図
FIG. 3 (a) is a diagram showing an analysis result by Auger electron spectroscopy of a capacitor formed by a conventional manufacturing method; FIG. 3 (b) is an analysis result by Auger electron spectroscopy of a capacitor formed by a manufacturing method of the present invention; Figure showing

【図4】キャパシタの下部電極と酸化珪素膜の密着性の
処理温度依存性を示す図
FIG. 4 is a graph showing the processing temperature dependence of the adhesion between a lower electrode of a capacitor and a silicon oxide film.

【図5】絶縁膜の製造工程において使用するガス種によ
るリーク電流量を示す図
FIG. 5 is a diagram showing the amount of leakage current depending on the type of gas used in a manufacturing process of an insulating film.

【図6】酸化珪素膜中の燐の濃度とキャパシタの電極材
料と酸化珪素膜との密着性の関係を示す図
FIG. 6 is a diagram showing the relationship between the concentration of phosphorus in a silicon oxide film and the adhesion between a capacitor electrode material and the silicon oxide film.

【図7】(a)〜(f)は従来の半導体装置の製造方法
を示す工程順断面図
7A to 7F are cross-sectional views in a process order showing a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

1 GaAs基板(半導体基板) 2 PSG膜(第1の酸化珪素膜) 3a 下部白金電極(第1の白金層) 4a 容量絶縁膜(金属酸化物誘電体層) 5a 上部白金電極(第2の白金層) 6 PSG膜(第2の酸化珪素膜) Reference Signs List 1 GaAs substrate (semiconductor substrate) 2 PSG film (first silicon oxide film) 3a Lower platinum electrode (first platinum layer) 4a Capacitive insulating film (metal oxide dielectric layer) 5a Upper platinum electrode (second platinum) Layer) 6 PSG film (second silicon oxide film)

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−21334(JP,A) 特開 平4−287968(JP,A) 特開 平4−269859(JP,A) 特開 平7−50394(JP,A) 特開 平7−263637(JP,A) 特開 平7−111318(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 27/04 H01L 21/822 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-6-21334 (JP, A) JP-A-4-287968 (JP, A) JP-A-4-269859 (JP, A) JP-A-7- 50394 (JP, A) JP-A-7-263637 (JP, A) JP-A-7-111318 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 27/04 H01L 21 / 822

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 回路素子が形成された半導体基板の上
に、燐を含有する第1の酸化珪素膜が形成されており、
前記第1の酸化珪素膜の上に直接第1の白金層、金属酸
化物誘電体層および第2の白金層からなるキャパシタが
形成されており、かつ少なくとも前記キャパシタを直接
覆って燐を含有する第2の酸化珪素膜が形成されてお
り、前記第2の酸化珪素膜に設けた開孔部を含んで電極
配線が形成されてなる半導体装置。
A first silicon oxide film containing phosphorus is formed on a semiconductor substrate on which a circuit element is formed;
A capacitor comprising a first platinum layer, a metal oxide dielectric layer and a second platinum layer is formed directly on the first silicon oxide film, and at least directly covers the capacitor. A semiconductor device in which a second silicon oxide film containing phosphorus is formed, and an electrode wiring is formed including an opening provided in the second silicon oxide film.
【請求項2】 第1および第2の酸化珪素膜の珪素に対
する燐のモル濃度比が0.2%〜4%の範囲内である請
求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the molar ratio of phosphorus to silicon in the first and second silicon oxide films is in the range of 0.2% to 4%.
【請求項3】 第1および第2の白金層に代えてパラジ
ウム層を用いた請求項1記載の半導体装置。
3. The semiconductor device according to claim 1, wherein a palladium layer is used instead of said first and second platinum layers.
【請求項4】 回路素子が形成された半導体基板の上に
燐を含有する第1の酸化珪素膜を堆積する工程と、前記
第1の酸化珪素膜の上に直接第1の白金層、金属酸化物
誘電体層および第2の白金層を順次堆積する工程と、前
記第2の白金層、金属酸化物誘電体層および第1の白金
層を順次エッチングしキャパシタを形成する工程と、少
なくとも前記キャパシタを直接覆って燐を含有する第2
の酸化珪素膜を堆積する工程とを有する半導体装置の製
造方法。
4. A step of depositing a first silicon oxide film containing phosphorus on a semiconductor substrate on which circuit elements are formed, and a first platinum layer and a metal directly on the first silicon oxide film. Sequentially depositing an oxide dielectric layer and a second platinum layer; sequentially etching the second platinum layer, the metal oxide dielectric layer and the first platinum layer to form a capacitor; A second containing phosphorus directly over the capacitor
A step of depositing a silicon oxide film.
【請求項5】 燐を含有する第1および第2の酸化珪素
膜の珪素に対する燐のモル濃度比が0.2%〜4%の範
囲内である請求項4記載の半導体層装置の製造方法。
5. The method for manufacturing a semiconductor layer device according to claim 4, wherein the molar ratio of phosphorus to silicon in the first and second silicon oxide films containing phosphorus is in the range of 0.2% to 4%. .
【請求項6】 第1の白金層を形成した後であって金属
酸化物誘電体層を形成する前に、露点が−200℃以下
の不活性ガス雰囲気中で半導体基板を300℃以上で熱
処理する工程を付加した請求項4記載の半導体層装置の
製造方法。
6. A heat treatment of the semiconductor substrate at 300 ° C. or higher in an inert gas atmosphere having a dew point of −200 ° C. or lower after forming the first platinum layer and before forming the metal oxide dielectric layer. 5. The method according to claim 4, further comprising the step of:
【請求項7】 燐を含有する第2の酸化珪素膜を形成す
る工程を、テトラエトキシシランの熱分解法により行う
請求項4記載の半導体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 4, wherein the step of forming the second silicon oxide film containing phosphorus is performed by a thermal decomposition method of tetraethoxysilane.
【請求項8】 第1および第2の白金層に代えてパラジ
ウム層を用いる請求項4記載の半導体装置の製造方法。
8. The method according to claim 4, wherein a palladium layer is used instead of the first and second platinum layers.
JP6086688A 1994-04-25 1994-04-25 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3007789B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6086688A JP3007789B2 (en) 1994-04-25 1994-04-25 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6086688A JP3007789B2 (en) 1994-04-25 1994-04-25 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH07297364A JPH07297364A (en) 1995-11-10
JP3007789B2 true JP3007789B2 (en) 2000-02-07

Family

ID=13893931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6086688A Expired - Fee Related JP3007789B2 (en) 1994-04-25 1994-04-25 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3007789B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963840A (en) 1996-11-13 1999-10-05 Applied Materials, Inc. Methods for depositing premetal dielectric layer at sub-atmospheric and high temperature conditions
US6576510B2 (en) * 1999-06-17 2003-06-10 Hitachi Ltd Method of producing a semiconductor memory device using a self-alignment process
KR100329784B1 (en) * 1999-06-30 2002-03-25 박종섭 Method for preventing degradation of ferroelectric layer in metal wire formation process by using polymer
KR100333641B1 (en) * 1999-06-30 2002-04-24 박종섭 Method for forming capacitor of feram capable of preventing damage of bottom electrode
JP2001077309A (en) 1999-08-31 2001-03-23 Toshiba Corp Capacitor and its manufacturing method
JP2004040059A (en) 2002-07-08 2004-02-05 Fujitsu Ltd Manufacturing method of semiconductor memory device, and semiconductor memory device
JP2004221467A (en) 2003-01-17 2004-08-05 Fujitsu Ltd Semiconductor device, and manufacturing method thereof

Also Published As

Publication number Publication date
JPH07297364A (en) 1995-11-10

Similar Documents

Publication Publication Date Title
US5554559A (en) Method of manufacturing a semiconductor device having a capacitor with a ferroelectric, dielectric
US6849887B2 (en) Semiconductor device and method for fabricating the same
JP3190896B2 (en) Manufacturing method of ferroelectric integrated circuit
Lu et al. Leakage current comparison between ultra-thin Ta 2 O 5 films and conventional gate dielectrics
JP3245564B2 (en) Manufacturing method of ferroelectric integrated circuit
JP2001015698A (en) Semiconductor device and manufacture thereof
US6995069B2 (en) Dielectric capacitor manufacturing method and semiconductor storage device manufacturing method
US8183109B2 (en) Semiconductor device and method of manufacturing the same
JP3257587B2 (en) Method for manufacturing semiconductor device using dielectric film
JP3698885B2 (en) Method for manufacturing device using ferroelectric film
JPH11297867A (en) Electronic component having doped metal oxide dielectric material and manufacturing process of electronic component having doped metal oxide dielectric material
JP3007789B2 (en) Semiconductor device and manufacturing method thereof
US6319765B1 (en) Method for fabricating a memory device with a high dielectric capacitor
US6576528B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
TW508756B (en) Method to produce a micro-electronic element and micro-electronic element
JP3416150B2 (en) Method for producing dielectric layer or ferroelectric layer having high dielectric constant ε
US20030060007A1 (en) Semiconductor device and method of fabricating the same
US20030230773A1 (en) Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory
KR100395507B1 (en) Semiconductor device and the method of fabricating same
JPH09199445A (en) Manufacture of semiconductor device
EP1094507A2 (en) Barrier layers for ferroelectric memory devices
US20040150108A1 (en) Low resistance barrier for a microelectronic component and method for fabricating the same
JPH1140761A (en) Semiconductor device and manufacture thereof
JP2002164506A (en) Semiconductor device and its manufacturing method
JPH08236719A (en) Platinum thin film and semiconductor device, and method of their fabrication

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees