JP3004821B2 - Electrode formation method - Google Patents

Electrode formation method

Info

Publication number
JP3004821B2
JP3004821B2 JP4219453A JP21945392A JP3004821B2 JP 3004821 B2 JP3004821 B2 JP 3004821B2 JP 4219453 A JP4219453 A JP 4219453A JP 21945392 A JP21945392 A JP 21945392A JP 3004821 B2 JP3004821 B2 JP 3004821B2
Authority
JP
Japan
Prior art keywords
forming
mask
film
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4219453A
Other languages
Japanese (ja)
Other versions
JPH0669242A (en
Inventor
正 齊▲藤▼
知之 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP4219453A priority Critical patent/JP3004821B2/en
Publication of JPH0669242A publication Critical patent/JPH0669242A/en
Application granted granted Critical
Publication of JP3004821B2 publication Critical patent/JP3004821B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、例えば微細化された
電界効果トランジスタのゲート電極に適用して好適な、
上部の幅寸法が基部の幅寸法より広くされた電極(これ
をT字型電極ともいう)の、形成方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is suitable for application to, for example, a gate electrode of a miniaturized field effect transistor.
The present invention relates to a method for forming an electrode having an upper width dimension wider than a base width dimension (also referred to as a T-shaped electrode).

【0002】[0002]

【従来の技術】MESFETやHEMTなどのマイクロ
波FETの低雑音化のためにはゲート長の短縮が有効で
ある。しかし、一般的にゲート長の短縮に伴ってゲート
抵抗は増大するので、今度はゲート抵抗増大に起因する
雑音発生の恐れが生じる。そこで、ゲート長の短縮が図
れかつゲート抵抗の増大の防止又は低減が図れる技術が
必要になる。そのような技術の一例として、図7に示し
たように、ゲート電極を、ゲート長方向に沿って切った
断面形状がT字型の電極11で構成することが試みられ
ている。なお、図7中13は半導体基板や活性層などで
ある。
2. Description of the Related Art It is effective to reduce the gate length to reduce the noise of microwave FETs such as MESFETs and HEMTs. However, since the gate resistance generally increases as the gate length is shortened, there is a fear that noise may be generated due to the increase in the gate resistance. Therefore, a technique is required that can shorten the gate length and prevent or reduce the increase in gate resistance. As an example of such a technique, as shown in FIG. 7, an attempt has been made to configure a gate electrode with an electrode 11 having a T-shaped cross section cut along the gate length direction. In FIG. 7, reference numeral 13 denotes a semiconductor substrate, an active layer, and the like.

【0003】[0003]

【発明が解決しようとする課題】このT字型のゲート電
極を製造する方法として、この出願に係る出願人は、特
願平3−312821号において、次に説明するような
方法を提案していた。図8(A)〜(D)はその説明に
供する図である。いずれの図も、主な工程での試料をゲ
ート長方向に沿って切った断面図により示してある。
As a method of manufacturing the T-shaped gate electrode, the applicant of the present application has proposed the following method in Japanese Patent Application No. 3-31821. Was. FIGS. 8A to 8D are diagrams provided for explanation thereof. In each of the figures, a cross-sectional view of the sample in the main process taken along the gate length direction is shown.

【0004】この方法では、先ず、半導体基板21上に
SiN膜23を形成し、さらにこのSiN膜23上にネ
ガ型レジスト層を形成し、このレジスト層をこの出願の
出願人に係る特開平4−76551号公報(以下、文献
Iともいう。)に開示の方法により露光し、その後、こ
の露光済みレジストを現像してレジストパタン25を得
る(図8(A))。ここで、文献Iに開示の方法とは、
位相シフト法による露光方法であって、位相シフタのエ
ッジと対応するレジスト部分にエッジライン相当の未露
光部が形成できることを利用した方法である。さらに、
この文献Iに開示の方法は、露光量を変えることによ
り、上記エッジライン相当の未露光部の線幅を可変でき
るものであった。なお、この文献Iの方法は、この出願
に係る出願人により文献II(1990 IEDM Technical Dige
st p.33.3.1 )にPEL法(Phase-Shifter Edge-Line
法)としても開示されているので、以下、説明の都合
上、PEL法と称する。
In this method, first, a SiN film 23 is formed on a semiconductor substrate 21, a negative type resist layer is formed on the SiN film 23, and the resist layer is formed on Exposure is performed by the method disclosed in Japanese Patent Application Publication No. 76551 (hereinafter also referred to as Document I), and then the exposed resist is developed to obtain a resist pattern 25 (FIG. 8A). Here, the method disclosed in Document I is:
This is an exposure method using a phase shift method, which utilizes the fact that an unexposed portion corresponding to an edge line can be formed in a resist portion corresponding to an edge of a phase shifter. further,
The method disclosed in Document I can change the line width of the unexposed portion corresponding to the edge line by changing the exposure amount. In addition, the method of this document I was described in the document II (1990 IEDM Technical Dige) by the applicant of this application.
st p.33.3.1) and PEL method (Phase-Shifter Edge-Line)
The PEL method is also disclosed as PEL method for convenience of explanation.

【0005】次に、このレジストパタン25をマスクと
してSiN膜23を選択的にエッチングしこのSiN膜
23に開口部23aを形成し、その後、レジストパタン
25を除去する。この開口部23の幅W0 によってT字
型ゲート電極の基部の寸法が決定される。次に、この試
料上に再びネガ型レジスト層を形成し、その後、このレ
ジスト層を上述のPEL法により露光する。この露光
は、位相シフタのエッジラインがSiN膜23の開口部
23aと対向するようにホトマスクを試料にアライメン
トしかつ第1回目の露光時の露光量より少ない露光量で
行なう。次に、この露光済みレジスト層を現像しレジス
トパタン27(これを、「第2のレジストパタン27」
ともいう。)を得る。この第2のレジストパタン27を
得る際の露光量を第1のレジストパタンを得るときより
少なくしたので、第2のレジストパタン27の開口幅W
は第1のレジストパタンのそれより広くなる(図8
(B))。
Next, using the resist pattern 25 as a mask, the SiN film 23 is selectively etched to form an opening 23a in the SiN film 23, and then the resist pattern 25 is removed. The dimensions of the base of the T-shaped gate electrode are determined by the width W 0 of the opening 23. Next, a negative resist layer is formed again on the sample, and thereafter, the resist layer is exposed by the above-described PEL method. This exposure is performed by aligning the photomask with the sample such that the edge line of the phase shifter faces the opening 23a of the SiN film 23, and using an exposure amount smaller than the exposure amount in the first exposure. Next, the exposed resist layer is developed to form a resist pattern 27 (this is referred to as a “second resist pattern 27”).
Also called. Get) Since the exposure amount for obtaining the second resist pattern 27 is smaller than that for obtaining the first resist pattern, the opening width W of the second resist pattern 27 is reduced.
Is wider than that of the first resist pattern (FIG. 8).
(B)).

【0006】次に、この試料上全面にゲート電極形成用
薄膜29を形成し(図8(C))、その後、この薄膜2
9の不要部分を第2のレジストパタン27を除去するこ
とにより共に除去(リフトオフ)する。次に、SiN膜
23を除去する。これにより所望のT字型電極29aが
得られる(図8(D))。なお、この方法はリセス構造
を有する電界効果トランジスタの形成にも適用できた。
その場合は、第2のレジストパタン27形成後であって
ゲート電極形成用薄膜29を形成する前に、第2のレジ
ストパタン27及びSiN膜23をマスクとして基板2
1をリセスエッチングするという手順がとられる。
Next, a gate electrode forming thin film 29 is formed on the entire surface of the sample (FIG. 8C).
The unnecessary portions 9 are removed (lift-off) together by removing the second resist pattern 27. Next, the SiN film 23 is removed. Thereby, a desired T-shaped electrode 29a is obtained (FIG. 8D). This method was also applicable to the formation of a field effect transistor having a recess structure.
In this case, after forming the second resist pattern 27 and before forming the gate electrode forming thin film 29, the substrate 2 is formed using the second resist pattern 27 and the SiN film 23 as a mask.
1 is recess etched.

【0007】しかしながら、この出願に係る発明者が上
述したT字型電極の形成方法について詳細に検討した結
果、この方法では、レジストを露光する露光光と、この
露光光の半導体基板からの反射光とが干渉して定在波が
生じるため、形成されるレジストパタン側壁が波状にな
ってしまうという問題点が見い出された。図4(B)は
その様子を撮影した走査型電子顕微鏡写真を模写した図
である(詳細は後述の比較例の項にて説明する。)。こ
のような問題点があると、高精度なパターニングの支障
になるので改善が望まれる。
However, as a result of a detailed study of the above-described method of forming the T-shaped electrode by the inventor of the present application, according to this method, an exposure light for exposing a resist and a reflection light of the exposure light from a semiconductor substrate are obtained. And a standing wave is generated due to the interference between the resist pattern and the side wall of the formed resist pattern. FIG. 4B is a diagram in which a scanning electron microscope photograph of the situation is copied (the details will be described in a comparative example described later). Such a problem hinders high-precision patterning. Therefore, improvement is desired.

【0008】また、SiN膜23に開口部23aを形成
する際のエッチングは、SiN膜を確実に開口させるた
めにオーバーエッチング気味になされることが多いが、
これが過ぎるとSiN膜23のサイドエッチングが進み
開口部23aの幅が広くなりこの結果ゲート長の短縮が
図れない。このように、従来方法では、下層マスク形成
用薄膜(上述の例ではSiN膜)に開口部を形成する際
のエッチング余裕度が少ないという問題もあった。
[0008] In addition, etching for forming the opening 23a in the SiN film 23 is often over-etched in order to surely open the SiN film.
After this, the side etching of the SiN film 23 proceeds, and the width of the opening 23a becomes wide, so that the gate length cannot be reduced. As described above, in the conventional method, there is a problem that the etching margin when forming the opening in the thin film for forming the lower mask (the SiN film in the above example) is small.

【0009】この発明はこのような点に鑑みなされたも
のであり、従ってこの発明の第一の目的は、特願平3−
312821号に提案の方法においてレジスト露光時の
定在波の影響を低減できる方法を提供することにある。
また、この発明の第二の目的は、T字型電極の基部の幅
を規定するマスクを形成する際のマスク形成材のエッチ
ング余裕度を向上させ得る方法を提供することにある。
[0009] The present invention has been made in view of such a point. Therefore, a first object of the present invention is disclosed in Japanese Patent Application No. Hei.
An object of the present invention is to provide a method capable of reducing the influence of a standing wave at the time of resist exposure in the method proposed in Japanese Patent No.
A second object of the present invention is to provide a method capable of improving the etching margin of a mask forming material when forming a mask for defining the width of the base of a T-shaped electrode.

【0010】[0010]

【課題を解決するための手段】この目的の達成を図るた
め、この発明の電極の形成方法によれば、基材上に、上
部の幅寸法が基部の幅寸法より広くされた電極形成のた
めの下層マスク形成用薄膜であって、露光光に対し透明
で、かつ、下記(a)の条件を満たす膜厚の下層マスク
形成用薄膜を形成する工程と、前記下層マスク形成用薄
膜上に下記(b)の条件を満たす中間膜を形成する工程
と、該中間膜上に第1のレジスト層を形成する工程と、
該第1のレジスト層を選択的に露光し、その後現像し
て、細線状の開口部を有する第1のレジストパタンを形
成する工程と、該第1のレジストパタンをマスクとして
前記中間膜及び下層マスク形成用薄膜を選択的に除去
し、前記基材表面の一部を露出する窓を有する下層マス
クを得る工程と、前記第1のレジストパタンを除去し、
前記下層マスク形成済み試料上に第2のレジスト層を形
成する工程と、該第2のレジスト層を選択的に露光し、
その後現像して、前記下層マスクの窓と対応する部分に
該窓よりも広い細線状の開口部を有し、当該電極形成の
ための上層マスクとしての、第2のレジストパタンを形
成する工程と、前記下層マスク及び上層マスク形成済み
の基材上全面に当該電極形成用薄膜を形成した後、これ
ら下層及び上層マスクを除去する工程とを含むことを特
徴とする。またこの発明の他の態様によれば、基材上
に、上部の幅寸法が基部の幅寸法より広くされた電極形
成のための下層マスク形成用薄膜であって、露光光に対
し透明で、かつ、下記(a)の条件を満たす膜厚の下層
マスク形成用薄膜を形成する工程と、前述の下層マスク
形成用薄膜上に下記(b)の条件を満たす中間膜を形成
する工程と、該中間膜上にネガ型の第1のレジスト層を
形成する工程と、該第1のレジスト層を位相シフタを具
える露光用マスクを介し露光し、該第1のレジスト層に
前述の位相シフタのエッジに対応する細線状の第1の未
露光部を形成する工程と、該露光済み第1のレジスト層
を現像して第1のレジストパタンを形成する工程と、該
第1のレジストパタンをマスクとして前述の中間膜及び
下層マスク形成用薄膜を選択的に除去し、前述の基材表
面の一部を露出する窓を有する下層マスクを得る工程
と、前述の第1のレジストパタンを除去し、その後、前
述の下層マスク形成済み試料上にネガ型の第2のレジス
ト層を形成する工程と、該第2のレジスト層を前述の露
光用マスクを介し、前述の第1のレジスト層露光時の露
光量よりも少ない露光量で露光し、該第2のレジスト層
の、前述の下層マスクの窓と対応する部分に、該窓より
も広い細線状の第2の未露光部を形成する工程と、該露
光済み第2のレジスト層を現像して、当該電極形成のた
めの上層マスクとしての第2のレジストパタンを形成す
る工程と、前述の下層マスク及び上層マスク形成済みの
基材上全面に当該電極形成用薄膜を形成した後、これら
下層及び上層マスクを除去する工程とを含むことを特徴
とする。
In order to achieve this object, according to the method of forming an electrode of the present invention, an electrode having an upper portion having a width larger than that of a base portion is formed on a substrate. Forming a thin film for forming a lower layer mask which is transparent to exposure light and having a thickness satisfying the following condition (a): A step of forming an intermediate film that satisfies the condition (b), a step of forming a first resist layer on the intermediate film,
Selectively exposing the first resist layer and then developing the first resist pattern to form a first resist pattern having a fine line-shaped opening; and using the first resist pattern as a mask to form the intermediate film and the lower layer. Selectively removing the mask forming thin film, obtaining a lower layer mask having a window exposing a part of the substrate surface, removing the first resist pattern,
Forming a second resist layer on the sample on which the lower mask has been formed, and selectively exposing the second resist layer;
Developing thereafter, forming a second resist pattern as an upper layer mask for forming the electrode, having a thin line-shaped opening wider than the window at a portion corresponding to the window of the lower layer mask; Forming the electrode forming thin film on the entire surface of the substrate on which the lower mask and the upper mask have been formed, and then removing the lower and upper masks. According to another aspect of the present invention, a thin film for forming a lower layer mask for forming an electrode having an upper width dimension wider than a base width dimension on a substrate, which is transparent to exposure light, A step of forming a lower mask forming thin film satisfying the following condition (a); and forming an intermediate film satisfying the following condition (b) on the lower mask forming thin film. Forming a negative first resist layer on the intermediate film, exposing the first resist layer via an exposure mask having a phase shifter, and applying the phase shifter to the first resist layer; Forming a first unexposed portion in the form of a thin line corresponding to an edge, developing the exposed first resist layer to form a first resist pattern, and masking the first resist pattern Select the above-mentioned intermediate film and thin film for forming lower layer mask as Removing, to obtain a lower layer mask having a window exposing a part of the base material surface, and removing the first resist pattern, and thereafter, a negative type second resist is formed on the lower layer mask-formed sample. Forming a second resist layer, and exposing the second resist layer with an exposure amount smaller than the exposure amount at the time of the first resist layer exposure through the exposure mask, thereby forming the second resist layer. Forming a second unexposed portion in the form of a thin line wider than the window in a portion of the resist layer corresponding to the window of the lower mask, and developing the exposed second resist layer to form Forming a second resist pattern as an upper layer mask for forming an electrode; forming the electrode forming thin film on the entire surface of the substrate on which the lower layer mask and the upper layer mask have been formed; And a step of removing And butterflies.

【0011】(a)前述の露光光の前述の中間膜で反射
される光と、該露光光の前記中間膜及び下層マスク形成
用薄膜を通過し前記基材で反射される光との間に、18
0度の位相差を与える膜厚。
(A) between the light reflected by the intermediate film of the exposure light and the light passing through the intermediate film and the thin film for forming the lower mask and reflected by the base material; , 18
A film thickness that gives a phase difference of 0 degrees.

【0012】(b)前述のレジスト層の屈折率とは異な
る屈折率を有しかつ前述の露光光を一部反射し一部透過
する薄膜。もちろん、この中間膜自体ではそこを透過す
る光の位相シフトが実質的に生じない膜厚の中間膜。
(B) A thin film having a refractive index different from that of the resist layer and partially reflecting and partially transmitting the exposure light. Of course, the intermediate film itself has a thickness that does not substantially cause a phase shift of light transmitted therethrough.

【0013】ここで、下層マスク形成用薄膜を構成する
具体的な材料として、シリコン窒化膜(SiN膜)、S
iO2 膜、SiON膜、さらには、用いるレジストとは
混和しないポリイミドや他のレジストなどのような有機
絶縁膜を挙げることができる。さらには、基材や電極形
成用薄膜との間で選択的にエッチングできるものであれ
ばポリシリコンのような導電性膜であっても良い。
Here, as a specific material constituting the thin film for forming the lower layer mask, a silicon nitride film (SiN film), S
An organic insulating film such as an iO 2 film, a SiON film, and a polyimide or other resist that is immiscible with the resist to be used can be given. Further, a conductive film such as polysilicon may be used as long as it can be selectively etched between the base material and the electrode forming thin film.

【0014】また、この発明でいう、180度の位相差
を与える膜厚とは、180度の位相差を与える膜厚は勿
論のこと、その近傍の膜厚であって本願の目的を達成し
得る範囲の膜厚も含むものとする。
The term "film thickness giving a phase difference of 180 degrees" referred to in the present invention means not only a film thickness giving a phase difference of 180 degrees but also a film thickness in the vicinity of the film thickness. The film thickness in the obtainable range is also included.

【0015】また、中間膜を構成する具体的な材料とし
て、金属を挙げることができる。金属の薄膜はその膜厚
により光を一部反射一部透過する薄膜になり得るからで
ある。具体的には、チタン(Ti)、タングステン
(W)などを挙げることができる。
Further, as a specific material constituting the intermediate film, a metal can be cited. This is because a metal thin film can be a thin film partially reflecting light and partially transmitting light depending on its thickness. Specifically, titanium (Ti), tungsten (W), and the like can be given.

【0016】また、この発明の実施に当たり、前述の中
間膜を、前述の下層マスク形成用薄膜を選択的に除去す
るエッチング手段によるエッチングで中間膜の膜厚方向
に異方性エッチングされる材料で構成するのが好適であ
る。このような材料として、例えばTiやWを挙げるこ
とができる。
In practicing the present invention, the above-mentioned intermediate film is made of a material which is anisotropically etched in the thickness direction of the intermediate film by etching with an etching means for selectively removing the above-mentioned thin film for forming a lower layer mask. It is preferred to configure. Examples of such a material include Ti and W.

【0017】[0017]

【作用】この発明の構成によれば、下層マスク形成用薄
膜とレジスト層との間に所定の中間膜が介在するので、
この中間膜により露光光の一部がレジスト層側に反射さ
れる(この反射光を以下、「第1の反射光」とい
う。)。一方、下層マスク形成用薄膜は露光光に対し透
明であるので中間膜を透過した光を基材まで至らせさら
に基材で反射された光をレジスト層に戻す。また、下層
マスク形成用薄膜は、中間膜によりレジスト層と光学的
に分離されたので、上述の(a)の膜厚の膜として有効
に機能して露光光の基材で反射された光(以下、「第2
の反射光」という。)の位相を前記第1の反射光の位相
に対し180度ずらす。従って、これら第1及び第2の
反射光がレジスト側に戻る際に両反射光は干渉しあうの
で光強度が小さくなるため基材側からの反射光の影響は
少なくなるから、定在波の発生を防止でき又、定在波が
発生したとしてもその強度を低減できる。ここで、もし
中間膜を設けない場合、一般に、下層マスク形成用薄膜
は絶縁膜や樹脂膜により構成されるのでその屈折率はレ
ジスト層のそれと近いため、下層マスク形成用薄膜の膜
厚を上述の(a)のような所定の膜厚としたとしても、
光学的にはレジスト層の膜厚が上乗せされた状態となっ
てしまい、上述の(a)の実効が図れない。この点、本
発明の意味は大である。
According to the structure of the present invention, a predetermined intermediate film is interposed between the lower mask forming thin film and the resist layer.
A part of the exposure light is reflected by the intermediate film toward the resist layer (this reflected light is hereinafter referred to as “first reflected light”). On the other hand, the thin film for forming the lower mask is transparent to the exposure light, so that the light transmitted through the intermediate film reaches the base material, and the light reflected by the base material is returned to the resist layer. In addition, since the lower mask forming thin film is optically separated from the resist layer by the intermediate film, it effectively functions as the film having the above-mentioned thickness (a), and the light reflected by the substrate of the exposure light ( Hereinafter, "2nd
Reflected light. " ) Is shifted by 180 degrees with respect to the phase of the first reflected light. Therefore, when the first and second reflected lights return to the resist side, the two reflected lights interfere with each other, so that the light intensity is reduced and the influence of the reflected light from the base material side is reduced. Generation can be prevented, and even if a standing wave is generated, its intensity can be reduced. Here, if the intermediate film is not provided, the thin film for forming the lower mask is generally formed of an insulating film or a resin film, and the refractive index thereof is close to that of the resist layer. Even if a predetermined film thickness as shown in FIG.
Optically, the thickness of the resist layer is increased, and the above-mentioned effect (a) cannot be achieved. In this regard, the meaning of the present invention is significant.

【0018】また、中間層を下層マスク形成用薄膜エッ
チング時に異方性エッチングされる材料で構成した場
合、下層マスク形成用薄膜のエッチング後の開口部の上
側の寸法は中間膜のエッチング跡で規定される。つま
り、下層マスク形成用薄膜を多少オーバーエッチングし
ても開口部の寸法が確保される。そして、後の工程にお
いて、この試料全面にT字型電極形成用薄膜が成膜され
続いてリフトオフがされるから、T字型電極の基部の寸
法は所望の寸法になる。
When the intermediate layer is made of a material which is anisotropically etched during the etching of the thin film for forming the lower mask, the upper dimension of the etched portion of the thin film for forming the lower mask is defined by the etching trace of the intermediate film. Is done. That is, even if the thin film for forming the lower mask is slightly over-etched, the size of the opening is secured. Then, in a later step, a thin film for forming a T-shaped electrode is formed on the entire surface of the sample and then lift-off is performed, so that the base of the T-shaped electrode has a desired size.

【0019】[0019]

【実施例】以下、図面を参照してこの発明のT字型電極
の形成方法の実施例について比較例と共に説明する。な
お、以下の説明は、この発明の方法を、リセス構造を有
する電界効果トランジスタ(FET)のゲート電極を形
成する場合に適用した例により、行なう。また、以下の
実施例では、レジストの露光をi線により行なう例を示
している。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view showing a method for forming a T-shaped electrode according to the present invention. The following description will be made with an example in which the method of the present invention is applied to a case where a gate electrode of a field effect transistor (FET) having a recess structure is formed. Further, in the following embodiments, an example is shown in which the resist is exposed by i-line.

【0020】1.実施例 図1(A)〜(E)及び図2(A)〜(D)は実施例の
説明に供する工程図である。いずれの図もFETをその
ゲート長方向に沿って切った断面に対応する断面図によ
って示してある。しかしながら、説明に用いる各図はこ
の発明を理解できる程度に各構成成分の寸法、形状及び
配置関係を概略的に示してあるにすぎない。
1. Example FIGS. 1A to 1E and FIGS. 2A to 2D are process diagrams for explaining an example. Each figure is shown by a cross-sectional view corresponding to a cross section of the FET cut along the gate length direction. However, the drawings used in the description merely schematically show the dimensions, shapes, and arrangements of the components so that the present invention can be understood.

【0021】先ず、活性層(図示せず)が形成され、か
つ、素子間分離領域及びオーミック電極(何れも図示せ
ず)が形成された、基材としてのGaAs基板31上
に、T字型電極形成のための下層マスク形成用薄膜とし
てシリコン窒化膜(SiN膜)33を、例えばプラズマ
CVD法により、この場合120nmの膜厚に形成す
る。さらに、このSiN膜33上に、中間膜として膜厚
5nmのTi膜35を、例えば電子ビーム蒸着法により
形成する(図1(A))。
First, a T-shaped substrate is formed on a GaAs substrate 31 as a base material on which an active layer (not shown) is formed and an element isolation region and an ohmic electrode (both not shown) are formed. A silicon nitride film (SiN film) 33 is formed as a thin film for forming a lower layer mask for forming an electrode to a thickness of 120 nm in this case, for example, by a plasma CVD method. Further, a 5 nm-thick Ti film 35 is formed as an intermediate film on the SiN film 33 by, for example, an electron beam evaporation method (FIG. 1A).

【0022】ここで、Ti膜35の膜厚を5nmとした
のは、この膜厚であると、後に行なわれるレジストの露
光において露光光であるi線の一部を反射でき、一部を
透過できるからである。勿論、Ti膜の膜厚はこれに限
られない。ただし、Ti膜の膜厚が薄過ぎては露光光を
ほとんど透過してしまうので露光光のTi膜での反射光
をほとんど得ることができず、厚過ぎては露光光をSi
N膜33側に透過させることが困難となるので、Ti膜
の膜厚は適正な範囲である必要がある。発明者の実験に
よれば、i線を用いる場合、Ti膜の膜厚が3nmでは
上記目的は達成されず、10nmでは上記目的が達成さ
れることが分かっている。
Here, the reason why the thickness of the Ti film 35 is set to 5 nm is that when this thickness is used, a part of the i-line which is the exposure light can be reflected and a part of the i-line can be transmitted in the subsequent resist exposure. Because you can. Of course, the thickness of the Ti film is not limited to this. However, if the thickness of the Ti film is too small, the exposure light is almost transmitted, so that almost no reflected light of the exposure light on the Ti film can be obtained.
Since it is difficult to allow the light to pass through the N film 33, the thickness of the Ti film needs to be within an appropriate range. According to experiments by the inventor, when the i-line is used, the above object is not achieved when the thickness of the Ti film is 3 nm, and the above object is achieved when the thickness is 10 nm.

【0023】また、SiN膜33の膜厚を120nmと
したのは、この膜厚であると露光光であるi線の中間膜
35で反射された光(第1の反射光)と、この露光光の
中間膜35及びSiN膜33を通過しGaAs基板31
で反射される光(第2の反射光)との間に、180度の
位相差を与えることができると考えられるからである。
ただし、この120nmという膜厚は、実際は次のよう
に計算により求めた値を今回の製造に適用している。す
なわち、GaAs基板上にSiN膜を有する構造体を仮
定しこれに対しi線をSiN膜面に垂直にかつ空気を通
して入射させた場合のSiN膜の反射率を、SiN膜の
膜厚をパラメータとして、それぞれ算出する。ただし、
SiN膜の屈折率は2.1と考えている。反射率はいく
つかの異なる膜厚において極小値を示す。図3はこの結
果を縦軸に反射率をとり横軸にSiN膜の膜厚をとって
示した特性図である。この図3から明らかなように、S
iN膜でのi線の反射率は、SiN膜の膜厚が40n
m、120nmにおいて極小値を示す(勿論これより厚
い膜厚領域にも反射率が極小値となる膜厚は存在す
る。)。このような極小値が得られるのは、SiN膜の
膜厚が40nmや120nmであると、i線の、空気と
SiN膜との境界面で反射される光と、SiN膜を透過
した後GaAs基板面で反射され空気側に戻った光との
位相差が180度となるので互いに弱めあうように干渉
するからである。ところが、このSiN膜上にレジスト
層をもし直接設けるとレジストの屈折率が1.65であ
りSiN膜のそれと比較的近いため、SiN膜とレジス
ト層との境界面がi線の反射面として機能しなくなり、
図3のような反射率を極小化する効果が得られない。し
かし、この発明ではSiN膜上にTi膜を設け反射面を
構成しているので、図3に示した様な反射率を極小化す
る効果が得られるのである。なお、反射率を極小にする
SiN膜の膜厚は、上述のように40nm、120nm
さらにこれより厚い他の特定な膜厚があるが、薄過ぎる
と成膜時の膜厚制御性が難しくまた、厚過ぎるとスルー
プットが低下したりゲート電極加工時に不都合が生じる
と考えられるので、この場合120nmとしている。
The reason why the thickness of the SiN film 33 is set to 120 nm is that the light (first reflected light) reflected by the i-line intermediate film 35, which is the exposure light, has this thickness. GaAs substrate 31 passing through light intermediate film 35 and SiN film 33
This is because it is considered that a phase difference of 180 degrees can be given to the light reflected by the light source (the second reflected light).
However, for the film thickness of 120 nm, a value obtained by calculation as follows is actually applied to the present production. That is, assuming a structure having a SiN film on a GaAs substrate, the reflectance of the SiN film when an i-line is made incident perpendicularly to the surface of the SiN film and through air, and the film thickness of the SiN film as a parameter , Respectively. However,
The refractive index of the SiN film is considered to be 2.1. The reflectivity shows a minimum at several different film thicknesses. FIG. 3 is a characteristic diagram showing the results in which the vertical axis indicates the reflectance and the horizontal axis indicates the thickness of the SiN film. As is apparent from FIG.
The reflectance of the i-line on the iN film is 40 n
m and a minimum value at 120 nm (of course, there is a film thickness at which the reflectance has a minimum value even in a thicker film thickness region). When such a minimum value is obtained, when the thickness of the SiN film is 40 nm or 120 nm, the light reflected by the interface between the air and the SiN film of the i-line and the GaAs after passing through the SiN film. This is because the phase difference between the light reflected on the substrate surface and returned to the air side is 180 degrees, and the light interferes so as to weaken each other. However, if a resist layer is provided directly on the SiN film, the refractive index of the resist is 1.65, which is relatively close to that of the SiN film, so that the interface between the SiN film and the resist layer functions as an i-line reflecting surface. No longer
The effect of minimizing the reflectance as shown in FIG. 3 cannot be obtained. However, in the present invention, since the reflection surface is provided by providing the Ti film on the SiN film, the effect of minimizing the reflectance as shown in FIG. 3 can be obtained. The thickness of the SiN film for minimizing the reflectance is 40 nm or 120 nm as described above.
Further, there is another specific film thickness which is larger than this. However, if the film thickness is too thin, it is difficult to control the film thickness at the time of film formation. In this case, it is 120 nm.

【0024】次に、このTi膜35上に、ネガ型の第1
のレジストとしてFSMR(冨士薬品工業(株)社製レ
ジスト)をこの場合0.7μmの膜厚にコーティングす
る。次に、このジスト層を上述の文献IIに開示のPEL
法により露光する。この際の露光量は250mJ/cm
2 としている。露光後の第1のレジスト層には位相シフ
タのエッジに対応する細線状の第1の未露光部(図示せ
ず)が形成される。この露光済みの試料を現像する。こ
れにより開口幅(図1(B)中のWで示す寸法)が0.
15μmの開口部37aを有する第1のレジストパタン
37が得られる(図1(B))。このようにして得た第
1のレジストパタン37の断面の走査型電子顕微鏡写真
を模写した図を図4(A)に示した。この図から明らか
なように、実施例の方法によれば、比較例(図4
(B)。詳細は後述する)のものに比べ、レジスト側壁
の凹凸が小さいレジストパターンが得られることが分か
る。これは、Ti膜35及び所定の膜厚のSiN膜33
を用いたことにより、レジスト下方からレジスト側に戻
る光の強度が低減されるので、その分定在波が低減され
るためである。
Next, on this Ti film 35, a first negative type
FSMR (resist manufactured by Fuji Pharmaceutical Co., Ltd.) is coated to a thickness of 0.7 μm in this case. Next, this dying layer is formed by the PEL disclosed in the above-mentioned Document II.
Exposure by the method. The exposure amount at this time is 250 mJ / cm
And 2 . On the exposed first resist layer, a first thin unexposed portion (not shown) corresponding to the edge of the phase shifter is formed. The exposed sample is developed. Thus, the opening width (the dimension indicated by W in FIG.
A first resist pattern 37 having an opening 37a of 15 μm is obtained (FIG. 1B). FIG. 4A is a view simulating a scanning electron micrograph of a cross section of the first resist pattern 37 thus obtained. As is clear from this figure, according to the method of Example, the comparative example (FIG.
(B). It can be seen that a resist pattern in which the unevenness of the resist side wall is smaller than that of the resist pattern described later can be obtained. This is because the Ti film 35 and the SiN film 33 having a predetermined thickness are formed.
This is because the intensity of light returning from the lower side of the resist to the resist side is reduced, and the standing wave is accordingly reduced.

【0025】なお、PEL法は既に説明したように、露
光量によりレジストパタン寸法の制御が可能である。こ
の実施例で用いたFSMR(レジスト)に対しPEL法
により露光をしその後現像をして得られるレジストパタ
ンの開口部の幅(図1(B)中のWで示す寸法)が露光
量の違いによりどう変わるかを図5に示した。
In the PEL method, as described above, the resist pattern size can be controlled by the exposure amount. The width of the opening (the dimension indicated by W in FIG. 1B) of the resist pattern obtained by exposing the FSMR (resist) used in this embodiment by the PEL method and then developing it is different in the exposure amount. FIG. 5 shows how the above changes occur.

【0026】次に、このレジストパタン37をマスクと
してTi膜35及びSiN膜33をSF6 を用いた反応
性イオンエッチング(RIE)法によりそれぞれ選択的
に除去し、GaAs基板31表面の一部を露出する窓3
9aを有する下層マスク39を得る(図1(C))。形
成された下層マスク39を観察したところ、図6(A)
に示したように、SiN膜33のサイドエッチングが比
較例(後述する)に比べ極めて少ない状態になってお
り、従って、レジストパタン37の開口幅Wとほぼ等し
い開口幅の窓39aが形成されていることが分かった。
これは、Ti膜35がSF6 を用いたRIEにより膜厚
方向に異方性エッチングされるためにTi膜35の開口
幅が広がらず所望の幅(小さい開口のまま)となるた
め、RIEでのラジカルのSiN膜への影響が軽減され
るためではないかと考える。
Next, using the resist pattern 37 as a mask, the Ti film 35 and the SiN film 33 are selectively removed by reactive ion etching (RIE) using SF 6 , respectively, and a part of the surface of the GaAs substrate 31 is removed. Window 3 exposed
A lower mask 39 having 9a is obtained (FIG. 1C). When the formed lower layer mask 39 was observed, FIG.
As shown in (1), the side etching of the SiN film 33 is extremely smaller than that of the comparative example (described later). Therefore, a window 39a having an opening width substantially equal to the opening width W of the resist pattern 37 is formed. I knew it was there.
This is because the Ti film 35 is anisotropically etched in the film thickness direction by RIE using SF 6 , so that the opening width of the Ti film 35 is not widened and becomes a desired width (a small opening). This is because the effect of the radical on the SiN film is reduced.

【0027】次に、第1のレジストパタン37を除去
し、その後、下層マスク39形成済み試料上に上述のF
SMRを0.7μmの膜厚で塗布し第2のレジスト層4
1を形成する(図1(D))。
Next, the first resist pattern 37 is removed, and then the above-described F
SMR is applied to a thickness of 0.7 μm to form a second resist layer 4
1 (FIG. 1D).

【0028】次に、この第2のレジスト層41を第1の
レジストパタン37形成のための露光時に用いた露光用
マスクを介し前回の露光量の1/2.5に相当する10
0mJ/cm2 の露光量で露光する。これにより、第2
のレジスト層41の、下層マスク39の窓39aと対応
する部分に、該窓39aよりも広い細線状の第2の未露
光部(図示せず)が形成される。次に、該露光済み第2
のレジスト層41を現像して、当該T字型電極形成のた
めの上層マスクとしての第2のレジストパタン41aを
得る(図1(E))。この第2のレジストパタン(下層
マスク)41aの開口部の幅(図1(E)中W1 で示す
寸法。)は0.35μmとなる(図5に示した露光量と
レジスト開口長との関係図からも明らか。)。
Next, the second resist layer 41 is passed through an exposure mask used at the time of exposure for forming the first resist pattern 37, corresponding to 1 / 2.5 of the previous exposure amount.
Exposure is performed at an exposure amount of 0 mJ / cm 2 . Thereby, the second
In a portion of the resist layer 41 corresponding to the window 39a of the lower layer mask 39, a thin line-shaped second unexposed portion (not shown) wider than the window 39a is formed. Next, the exposed second
Is developed to obtain a second resist pattern 41a as an upper layer mask for forming the T-shaped electrode (FIG. 1E). The second resist pattern (lower mask) 41a of the opening width (dimension shown in FIG. 1 (E) medium W 1.) Will be 0.35 .mu.m (the exposure amount and the resist opening length shown in FIG. 5 It is clear from the relationship diagram.).

【0029】次に、下層マスク39をマスクとしてエッ
チング液によりGaAs基板31を表面から100nm
の深さまでエッチングしリセス31aを形成する(図2
(A))。
Next, using the lower layer mask 39 as a mask, the GaAs substrate 31 is moved 100 nm from the surface by an etching solution.
2 to form a recess 31a (FIG. 2)
(A)).

【0030】次に、この試料上にT字型電極形成用薄膜
43を形成する。この場合、この薄膜43として、Ti
(チタン)を20nmの膜厚で、Al(アルミニウム)
を500nmの膜厚で順次に電子ビーム蒸着法により形
成する。ただし、図においては両膜は別々には示してい
ない。
Next, a T-shaped electrode forming thin film 43 is formed on the sample. In this case, as the thin film 43, Ti
(Titanium) with a thickness of 20 nm, Al (aluminum)
Are sequentially formed to a thickness of 500 nm by an electron beam evaporation method. However, both films are not separately shown in the figure.

【0031】次に、上層パタン(第2のレジストパタ
ン)41aを有機溶剤を用い除去する。この際T字型電
極形成用薄膜43の、上層パタン41a上の部分も共に
除去され(リフトオフされ)る。その後、下層マスク3
9(Ti膜35及びSiN膜33)をプラズマエッチン
グにより除去する。これにより、リセス31a上にT字
型電極43aが形成できる。
Next, the upper layer pattern (second resist pattern) 41a is removed using an organic solvent. At this time, the portion of the thin film 43 for forming the T-shaped electrode on the upper layer pattern 41a is also removed (lifted off). Then, the lower layer mask 3
9 (Ti film 35 and SiN film 33) are removed by plasma etching. Thereby, the T-shaped electrode 43a can be formed on the recess 31a.

【0032】2.比較例 実施例の構成においてTi膜を用いないこととしそれ以
外は実施例と全く同様な手順でT字型電極の形成を行な
う。その際に、第1のレジストパタンの側壁の断面形状
及びSiN膜に開口を形成した後の開口部の様子をそれ
ぞれ走査型電子顕微鏡(SEM)により観察する。図4
(B)に、比較例の第1のレジストパタンのSEM写真
を模写した図を示した。実施例のもの(図4(A))と
比べ、側壁の凹凸が極めて多いことが分かる。また、図
6(B)に、比較例のSiN膜開口部のSEM写真を模
写した図を示した。実施例のもの(図6(A))と比べ
サイドエッチングが大きいことが分かる。
2. Comparative Example A T-shaped electrode was formed in exactly the same procedure as in the example except that the Ti film was not used in the configuration of the example. At this time, the cross-sectional shape of the side wall of the first resist pattern and the state of the opening after forming the opening in the SiN film are observed with a scanning electron microscope (SEM). FIG.
(B) shows a simulated SEM photograph of the first resist pattern of the comparative example. It can be seen that the side walls have significantly more irregularities than those of the example (FIG. 4A). FIG. 6 (B) is a simulated SEM photograph of the opening of the SiN film of the comparative example. It can be seen that the side etching is larger than that of the example (FIG. 6A).

【0033】上述においては、この発明のT字型電極の
形成方法の実施例について説明したが、この発明は上述
の実施例に限られない。
Although the embodiment of the method for forming a T-shaped electrode according to the present invention has been described above, the present invention is not limited to the above embodiment.

【0034】例えば上述においては、中間膜及び下層マ
スク形成用薄膜のエッチングを同一工程で行なっていた
が、よりエッチング精度を挙げるために、それぞれを別
のエッチング条件若しくは別のエッチング手段により行
なうようにしても良い。
For example, in the above description, the etching of the intermediate film and the thin film for forming the lower mask is performed in the same step. However, in order to increase the etching accuracy, the etching is performed under different etching conditions or different etching means. May be.

【0035】また、上述においては、リセスエッチング
をウエットエッチングにより行なっていたがドライエッ
チングにより行なっても良い。この際、中間膜がTi膜
の場合にエッチングガスとしてCl2 を用いるとTi膜
は好適なエッチングマスクとして機能しSiN膜の開口
幅を広げることなくリセスエッチングが行なえるので、
より微細なリセスゲート構造が得られる。つまり、中間
膜の材料を適切に選択すること及び又は下層マスク形成
用薄膜や基材のエッチング手段を適切に選択することに
より、中間膜に反射防止膜の機能に加えエッチングマス
クとしての機能も付与できる。
In the above description, the recess etching is performed by wet etching, but may be performed by dry etching. At this time, if Cl 2 is used as an etching gas when the intermediate film is a Ti film, the Ti film functions as a suitable etching mask and recess etching can be performed without increasing the opening width of the SiN film.
A finer recess gate structure can be obtained. In other words, by appropriately selecting the material of the intermediate film and / or by appropriately selecting the means for etching the thin film for forming the lower layer mask and the base material, the intermediate film is provided with a function as an etching mask in addition to the function of the antireflection film. it can.

【0036】また、上述においては、リセスゲートを有
するFETのゲート電極形成にこの発明を適用したが、
この発明は、MOSFET、バイポーラトランジスタ、
ダイオードなどの各種半導体素子の製造に適用できるこ
とは勿論のこと、微細な電極を必要とする種々の分野に
適用できることは明らかである。
In the above description, the present invention is applied to the formation of the gate electrode of the FET having the recess gate.
The present invention relates to a MOSFET, a bipolar transistor,
Obviously, the present invention can be applied not only to the manufacture of various semiconductor elements such as diodes, but also to various fields requiring fine electrodes.

【0037】また、上述においては、露光光をi線とし
た例で説明したが、勿論他の波長の光を露光に用いる場
合にもこの発明は適用できる。
In the above description, an example was described in which the exposure light was i-line. However, the present invention can be applied to the case where light of another wavelength is used for exposure.

【0038】[0038]

【発明の効果】上述した説明からも明らかなように、こ
の発明の電極の形成方法によれば、下層マスク形成用薄
膜の膜厚を所定値とし然も所定の中間膜を用いたので、
レジスト層下方からレジスト層側に戻る反射光強度を従
来より低減できる。このため、露光光と反射光との干渉
の度合いが低減されるので定在波の発生を防止又は定在
波の強度を従来より低減できる。したがって、微細なT
字型電極(例えば基部の幅が0.2μm以下のもの)を
形成できる。
As is apparent from the above description, according to the electrode forming method of the present invention, the thickness of the thin film for forming the lower mask is set to a predetermined value and a predetermined intermediate film is used.
The intensity of the reflected light returning from below the resist layer to the resist layer side can be reduced as compared with the related art. For this reason, the degree of interference between the exposure light and the reflected light is reduced, so that generation of a standing wave can be prevented or the intensity of the standing wave can be reduced as compared with the related art. Therefore, a fine T
A shaped electrode (for example, one having a base width of 0.2 μm or less) can be formed.

【0039】また、中間層を、下層マスク形成用薄膜の
エッチングの際に異方性エッチングされる材料で構成し
た場合、この中間膜によりT字型電極の基部寸法を規定
できるようになるので下層マスク形成用薄膜のエッチン
グ余裕度を従来より高めることができる。
When the intermediate layer is made of a material which is anisotropically etched when etching the thin film for forming the lower mask, the intermediate film can define the base dimension of the T-shaped electrode. The etching allowance of the mask forming thin film can be increased as compared with the related art.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)〜(E)は、実施例の方法の説明に供す
る工程図である。
FIGS. 1A to 1E are process diagrams for explaining a method of an embodiment.

【図2】(A)〜(D)は、実施例の方法の説明に供す
る図1に続く工程図である。
2 (A) to 2 (D) are process diagrams following FIG. 1 for explaining a method of an embodiment.

【図3】下層マスク形成用薄膜の膜厚決定の根拠を示し
た図である。
FIG. 3 is a diagram showing grounds for determining the thickness of a thin film for forming a lower mask.

【図4】(A)及び(B)は、実施例及び比較例のレジ
ストパタン側壁の様子を示した図である。
FIGS. 4A and 4B are diagrams showing a state of a resist pattern side wall of an example and a comparative example.

【図5】実施例で用いた露光方法(PEL法)でのレジ
スト露光量とレジスト開口長との関係を示した図であ
る。
FIG. 5 is a diagram showing a relationship between a resist exposure amount and a resist opening length in an exposure method (PEL method) used in Examples.

【図6】(A)及び(B)は、実施例及び比較例でのサ
イドエッチング量の違いを示した図である。
FIGS. 6A and 6B are diagrams showing a difference in a side etching amount between an example and a comparative example.

【図7】従来及びこの発明の説明に供する図であり、T
字型電極の概要を示した図である。
FIG. 7 is a diagram provided for explanation of a conventional device and the present invention;
It is a figure showing the outline of a character-shaped electrode.

【図8】従来方法の説明に供する工程図である。FIG. 8 is a process chart for explaining a conventional method.

【符号の説明】[Explanation of symbols]

31:基材(例えばGaAs基板) 33:下層マスク形成用薄膜(例えばSiN膜) 35:中間膜(例えばTi膜) 37:第1のレジストパタン 39:下層マスク 41:第2のレジスト層 41a:第2のレジストパタン(上層マスク) 31a:リセス 43:T字型電極形成用薄膜 43a:T字型電極 31: base material (for example, GaAs substrate) 33: thin film for forming lower layer mask (for example, SiN film) 35: intermediate film (for example, Ti film) 37: first resist pattern 39: lower layer mask 41: second resist layer 41a: Second resist pattern (upper layer mask) 31a: Recess 43: Thin film for forming T-shaped electrode 43a: T-shaped electrode

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/338 H01L 21/28 H01L 29/778 H01L 29/812 H01L 21/306 H01L 21/30 576 G03F 7/26 511 G03F 7/26 513 ──────────────────────────────────────────────────の Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/338 H01L 21/28 H01L 29/778 H01L 29/812 H01L 21/306 H01L 21/30 576 G03F 7 / 26 511 G03F 7/26 513

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基材上に、上部の幅寸法が基部の幅寸法
より広くされた電極形成のための下層マスク形成用薄膜
であって、露光光に対し透明で、かつ、下記(a)の条
件を満たす膜厚の下層マスク形成用薄膜を形成する工程
と、 前記下層マスク形成用薄膜上に下記(b)の条件を満た
す中間膜を形成する工程と、 該中間膜上に第1のレジスト層を形成する工程と、 該第1のレジスト層を選択的に露光し、その後現像し
て、細線状の開口部を有する第1のレジストパタンを形
成する工程と、 該第1のレジストパタンをマスクとして前記中間膜及び
下層マスク形成用薄膜を選択的に除去し、前記基材表面
の一部を露出する窓を有する下層マスクを得る工程と、 前記第1のレジストパタンを除去し、前記下層マスク形
成済み試料上に第2のレジスト層を形成する工程と、 該第2のレジスト層を選択的に露光し、その後現像し
て、前記下層マスクの窓と対応する部分に該窓よりも広
い細線状の開口部を有し、当該電極形成のための上層マ
スクとしての、第2のレジストパタンを形成する工程
と、 前記下層マスク及び上層マスク形成済みの基材上全面に
当該電極形成用薄膜を形成した後、これら下層及び上層
マスクを除去する工程とを含むことを特徴とする電極の
形成方法。 (a)前記露光光の前記中間膜で反射される光と、該露
光光の前記中間膜及び下層マスク形成用薄膜を通過し前
記基材で反射される光との間に、180度の位相差を与
える膜厚。 (b)前記レジスト層の屈折率とは異なる屈折率を有し
かつ前記露光光を一部反射し一部透過する薄膜。
1. A thin film for forming a lower layer mask for forming an electrode having an upper portion having a width larger than that of a base portion on a substrate, wherein the thin film is transparent to exposure light and has the following (a): Forming a lower-layer mask-forming thin film having a thickness satisfying the following conditions; and forming an intermediate film satisfying the following condition (b) on the lower-layer mask-forming thin film; Forming a resist layer, selectively exposing the first resist layer, and then developing the first resist layer to form a first resist pattern having a fine line opening; and forming the first resist pattern. A step of selectively removing the intermediate film and the lower layer mask forming thin film using a mask as a mask to obtain a lower layer mask having a window exposing a part of the base material surface; and removing the first resist pattern, Second resist on sample with lower mask formed Forming a layer, selectively exposing the second resist layer, and then developing the second resist layer to have a fine line-shaped opening wider than the window at a portion corresponding to the window of the lower layer mask; Forming a second resist pattern as an upper layer mask for forming an electrode; forming the electrode forming thin film over the entire surface of the substrate on which the lower layer mask and the upper layer mask have been formed; Removing the electrode. (A) between the light of the exposure light reflected by the intermediate film and the light of the exposure light passing through the intermediate film and the thin film for forming a lower mask and reflected by the substrate, at an angle of about 180 degrees; A film thickness that gives a phase difference. (B) A thin film having a refractive index different from that of the resist layer and partially reflecting and partially transmitting the exposure light.
【請求項2】 基材上に、上部の幅寸法が基部の幅寸法
より広くされた電極形成のための下層マスク形成用薄膜
であって、露光光に対し透明で、かつ、下記(a)の条
件を満たす膜厚の下層マスク形成用薄膜を形成する工程
と、 前記下層マスク形成用薄膜上に下記(b)の条件を満た
す中間膜を形成する工程と、 該中間膜上にネガ型の第1のレジスト層を形成する工程
と、 該第1のレジスト層を位相シフタを具える露光用マスク
を介し露光し、該第1のレジスト層に前記位相シフタの
エッジに対応する細線状の第1の未露光部を形成する工
程と、 該露光済み第1のレジスト層を現像して第1のレジスト
パタンを形成する工程と、 該第1のレジストパタンをマスクとして前記中間膜及び
下層マスク形成用薄膜を選択的に除去し、前記基材表面
の一部を露出する窓を有する下層マスクを得る工程と、 前記第1のレジストパタンを除去し、前記下層マスク形
成済み試料上にネガ型の第2のレジスト層を形成する工
程と、 該第2のレジスト層を前記露光用マスクを介し、前記第
1のレジスト層露光時の露光量よりも少ない露光量で露
光し、該第2のレジスト層の、前記下層マスクの窓と対
応する部分に、該窓よりも広い細線状の第2の未露光部
を形成する工程と、 該露光済み第2のレジスト層を現像して、当該電極形成
のための上層マスクとしての第2のレジストパタンを形
成する工程と、 前記下層マスク及び上層マスク形成済みの基材上全面に
該電極形成用薄膜を形成した後、これら下層及び上層
マスクを除去する工程とを含むことを特徴とする電極の
形成方法。 (a)前記露光光の前記中間膜で反射される光と、該露
光光の前記中間膜及び下層マスク形成用薄膜を通過し前
記基材で反射される光との間に、180度の位相差を与
える膜厚。 (b)前記レジスト層の屈折率とは異なる屈折率を有し
かつ前記露光光を一部反射し一部透過する薄膜。
2. The method according to claim 1 , wherein the width of the upper portion is equal to the width of the base portion.
Forming a lower-layer mask-forming thin film for forming a wider electrode, wherein the lower-layer mask-forming thin film is transparent to exposure light and has a thickness satisfying the following condition (a): Forming an intermediate film that satisfies the following condition (b) on the lower mask forming thin film; forming a negative first resist layer on the intermediate film; Exposing through a mask for exposure including a shifter to form a first thin line-shaped unexposed portion corresponding to an edge of the phase shifter in the first resist layer; Developing a first resist pattern, and selectively removing the intermediate film and the lower mask forming thin film using the first resist pattern as a mask, thereby exposing a part of the substrate surface. Obtaining a lower layer mask having a window; Removing the first resist pattern and forming a negative-type second resist layer on the sample on which the lower-layer mask has been formed; and applying the second resist layer to the first mask through the exposure mask. Exposure is performed with an exposure amount smaller than the exposure amount at the time of exposure of the resist layer, and a thin line-shaped second unexposed portion wider than the window is formed on a portion of the second resist layer corresponding to the window of the lower layer mask. Forming, developing the exposed second resist layer to form a second resist pattern as an upper mask for forming the electrode, and forming the base material on which the lower mask and the upper mask are formed after forming the <br/> those electric electrode-forming film on the entire surface, forming method that electrodes be characterized in that it comprises a step of removing these lower and upper mask. (A) between the light of the exposure light reflected by the intermediate film and the light of the exposure light passing through the intermediate film and the thin film for forming a lower mask and reflected by the substrate, at an angle of about 180 degrees; A film thickness that gives a phase difference. (B) A thin film having a refractive index different from that of the resist layer and partially reflecting and partially transmitting the exposure light.
【請求項3】 請求項1または2に記載の電極の形成方
法において、 前記中間膜を、前記下層マスク形成用薄膜を選択的に除
去するエッチング手段によるエッチングで異方性エッチ
ングされる材料で構成したことを特徴とする電極の形成
方法。
3. A method of forming electrodes according to claim 1 or 2, the intermediate layer, a material that is anisotropically etched by etching with etching means for selectively removing said thin film for lower layer mask forming configuration formed method that electrodes be characterized by the.
【請求項4】 請求項1〜3のいずれか1項に記載の電
極の形成方法において、 前記下層マスク形成用薄膜をシリコン窒化膜で構成し、
前記中間膜をチタン(Ti)膜で構成したことを特徴と
る電極の形成方法。
4. A method for forming a conductive <br/> pole according to any one of claims 1 to 3, constitutes the thin film underlayer mask formed of a silicon nitride film,
The intermediate layer of titanium (Ti) forming method that electrodes be <br/> characterized by being configured with a membrane.
JP4219453A 1992-08-18 1992-08-18 Electrode formation method Expired - Fee Related JP3004821B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4219453A JP3004821B2 (en) 1992-08-18 1992-08-18 Electrode formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4219453A JP3004821B2 (en) 1992-08-18 1992-08-18 Electrode formation method

Publications (2)

Publication Number Publication Date
JPH0669242A JPH0669242A (en) 1994-03-11
JP3004821B2 true JP3004821B2 (en) 2000-01-31

Family

ID=16735662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4219453A Expired - Fee Related JP3004821B2 (en) 1992-08-18 1992-08-18 Electrode formation method

Country Status (1)

Country Link
JP (1) JP3004821B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323694B1 (en) * 1999-05-28 2002-02-07 구자홍 method for fabricating a T-gate
KR100333665B1 (en) * 1999-06-28 2002-04-24 박종섭 Method for fabricating semiconductor device for preventing scum using negative photoresist
JP3691780B2 (en) 2001-11-01 2005-09-07 Tdk株式会社 Patterned thin film forming method and microdevice manufacturing method
TWI380354B (en) * 2004-01-29 2012-12-21 Rohm & Haas Elect Mat T-gate formation

Also Published As

Publication number Publication date
JPH0669242A (en) 1994-03-11

Similar Documents

Publication Publication Date Title
US5202286A (en) Method of forming three-dimensional features on substrates with adjacent insulating films
US5567553A (en) Method to suppress subthreshold leakage due to sharp isolation corners in submicron FET structures
US6153499A (en) Method of manufacturing semiconductor device
JP3004821B2 (en) Electrode formation method
US5693548A (en) Method for making T-gate of field effect transistor
US5366849A (en) Photoresist pattern formation through etching where the imaging exposure changes in a given direction in the desired pattern and inclined vapor deposition is utilized to deposit a film
US5510214A (en) Double destruction phase shift mask
JPH07176544A (en) Semiconductor device and manufacture thereof
US5869365A (en) Method of forming T electrode in field effect transistor
JPH09181337A (en) Manufacture of submicron structure in semiconductor device
KR100303767B1 (en) Method for forming a minute resist pattern and method for forming a gate electrode
JP3379478B2 (en) Method for manufacturing semiconductor device
JP2796068B2 (en) Method of forming photosensitive film pattern
JPH10135239A (en) Manufacturing method of semiconductor device
JP3120000B2 (en) Method of forming electrode on projecting portion of substrate
JP2714026B2 (en) Method for forming electrode for semiconductor device
JPH022175A (en) Manufacture of thin film transistor
JP2798041B2 (en) Method for manufacturing semiconductor device
JP3131016B2 (en) Method of forming negative resist pattern
JP3157647B2 (en) Method for manufacturing semiconductor device
JP2962262B2 (en) Method of forming fine gate electrode
JPH0845962A (en) Manufacture of semiconductor device
JPH05218095A (en) Manufacture of semiconductor device
JP2737256B2 (en) Method for manufacturing semiconductor device
JPS647492B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees