JP3004692B2 - PWM failure detection circuit - Google Patents
PWM failure detection circuitInfo
- Publication number
- JP3004692B2 JP3004692B2 JP2205090A JP20509090A JP3004692B2 JP 3004692 B2 JP3004692 B2 JP 3004692B2 JP 2205090 A JP2205090 A JP 2205090A JP 20509090 A JP20509090 A JP 20509090A JP 3004692 B2 JP3004692 B2 JP 3004692B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pwm
- circuit
- inverter
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、PWM故障検出回路、特に、PWMインバータ
装置においてPWM部の故障を速やかに検出可能なPWM故障
検出回路に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PWM failure detection circuit, and more particularly to a PWM failure detection circuit capable of promptly detecting a failure of a PWM unit in a PWM inverter device.
第７図は例えば、昭和61年３月24日に発行された公開
技報AKI 0728に示された従来のインバータの電圧異常検
出回路を示す構成図であり、図において、（１）はイン
バータ、（２）はインバータ（１）と負荷（６）の間の
出力母線（４）に挿入されたリアクトル、（３）は出力
母線（４）に接続されたコンデンサ、（５）は出力母線
（４）のインピーダンス、（201）は出力母線（４）に
接続され、負荷電圧V0を検出する電圧センサ、（302
a），（302b）は電圧異常を検出するための電圧基準、
（303a），（303b）は夫々電圧基準（302a），（302b）
と電圧センサ（201）の出力とを比較するコンパレー
タ、（304）はコンパレータ（303a），（303b）の各出
力信号の論理和をとるOR回路、（501）はOR回路（304）
の出力信号によりインバータ（１）の故障を処理するイ
ンバータ故障処理装置、（101）は出力母線（４）に挿
入された変流器、（202）は変流器（101）に接続され、
負荷電流を検出する電流センサ、（301）は可変ゲイ
ン、（401a），（401b）は電流センサ（202）により検
出した負荷電流信号をインピーダンス（５）に応じた可
変ゲイン（301）を乗じたものに、電圧基準（302）を加
算する加算器である。FIG. 7 is a block diagram showing, for example, a conventional inverter voltage abnormality detection circuit disclosed in the published technical report AKI 0728 published on March 24, 1986, wherein (1) denotes an inverter, (2) is a reactor inserted in the output bus (4) between the inverter (1) and the load (6), (3) is a capacitor connected to the output bus (4), and (5) is an output bus (4). ), (201) is a voltage sensor connected to the output bus (4) and detecting the load voltage V0, (302)
a) and (302b) are voltage references for detecting voltage abnormalities,
(303a) and (303b) are voltage references (302a) and (302b), respectively.
A comparator that compares the output signals of the comparators (303a) and (303b) with each other. (501) is an OR circuit (304).
(101) is a current transformer inserted in the output bus (4), (202) is connected to the current transformer (101),
Current sensor for detecting load current, (301) variable gain, (401a), (401b) multiplying load current signal detected by current sensor (202) by variable gain (301) according to impedance (5) It is an adder that adds the voltage reference (302) to the one.
次に動作について説明する。リアクトル（２）とコン
デンサ（３）とで構成されたローパスフィルターを介し
たインバータ（１）の出力電圧をV0とすると、出力母線
（４）にはインパーダンス（５）があるため負荷（６）
の入力端の電圧はVBとなる。一般に入力端電圧VBが一定
となるようにインバータ（１）の電圧制御を行うことが
多い。この為出力電圧V0と入力端電圧VBとの関係は負荷
電流に依存するが、定格負荷においてV0がインピーダン
ス（５）によるドロップ分だけ入力端電流VBより高くな
り、異常検出回路からみると過電圧を検出し易くなる。
従って装置の出力端で負荷に印加される電圧を監視する
には負荷電流に応じた補償が必要となる。出力電圧VOを
検出する電圧センサ（201）の出力信号をコンパレータ
（303a），（303b）により電圧基準（302a），（302b）
と夫々比較し、異常を検出するが、変流器（101）と電
流センサ（202）により検出した負荷電流信号をインピ
ーダンス（５）に応じた可変ゲイン（301）を乗じて、
電圧基準（302a），（302b）に夫々加算器（401a），
（401b）で加算している。なお負荷の力率が大きく変化
する場合には可変ゲイン（301）をそれに伴って変化さ
せるか適当な妥協点に設定しなければならない。Next, the operation will be described. Assuming that the output voltage of the inverter (1) through a low-pass filter composed of the reactor (2) and the capacitor (3) is V0, the output bus (4) has an impedance (5) and therefore the load (6). )
Is VB. Generally, the voltage of the inverter (1) is often controlled so that the input terminal voltage VB is constant. For this reason, the relationship between the output voltage V0 and the input terminal voltage VB depends on the load current, but at the rated load, V0 becomes higher than the input terminal current VB by the drop due to the impedance (5). It becomes easier to detect.
Therefore, monitoring the voltage applied to the load at the output of the device requires compensation according to the load current. The output signal of the voltage sensor (201) for detecting the output voltage VO is compared with the voltage reference (302a) and (302b) by the comparators (303a) and (303b).
, And detects an abnormality. The load current signal detected by the current transformer (101) and the current sensor (202) is multiplied by a variable gain (301) corresponding to the impedance (5),
Adders (401a) and (302a) are added to the voltage references (302a) and (302b), respectively.
(401b). If the power factor of the load changes significantly, the variable gain (301) must be changed accordingly or set to an appropriate compromise.
従来のインバータの異常検出回路は以上のように構成
されているので、負荷側の電圧、電流の異常を検出する
ため、インバータの並列運転の場合は、システムダウン
につながると言う問題点があつた。Since the conventional inverter abnormality detection circuit is configured as described above, there is a problem that if the inverter is operated in parallel, the system will go down due to the detection of voltage and current abnormalities on the load side. .
この発明は、上記のような問題点を解消するためにな
されたもので、PWM回路の異常を早期に検出し、インバ
ータの並列運転の場合にも負荷に悪影響を及ぼす前に故
障機を切り放すようにしたPWM故障検出回路を得ること
を目的とする。The present invention has been made in order to solve the above problems, and detects an abnormality in a PWM circuit at an early stage, and even in the case of parallel operation of inverters, releases a faulty machine before adversely affecting a load. It is an object of the present invention to obtain a PWM failure detection circuit as described above.
この発明に係るPWM故障検出回路は、基準信号とキャ
リア信号とを比較してPWM出力を形成するPWM回路と、該
PWM出力によりスイッチング素子のオン・オフを決めるP
WMインバータと、該PWMインバータからの矩形波出力電
圧を平滑し、交流正弦波を生成する第１のフィルタとを
具備するインバータ装置において、上記PWM回路の出力
または上記PWMインバータの矩形波出力電圧検出信号と
基準信号とを減算する減算器と、該減算器の出力の高周
波成分を除去する第２のフィルタと、該第２のフィルタ
の出力と許容最大偏差値との大小を比較するコンパレー
タとを備えたものである。A PWM failure detection circuit according to the present invention includes: a PWM circuit that compares a reference signal with a carrier signal to form a PWM output;
P that determines ON / OFF of switching element by PWM output
In an inverter device including a WM inverter and a first filter for smoothing a rectangular wave output voltage from the PWM inverter to generate an AC sine wave, an output of the PWM circuit or a square wave output voltage detection of the PWM inverter is detected. A subtracter for subtracting the signal and the reference signal, a second filter for removing a high-frequency component of the output of the subtractor, and a comparator for comparing the magnitude of the output of the second filter with an allowable maximum deviation value. It is provided.
この発明においては、PWM出力と基準信号との偏差を
減算器で求め、フィルタにより高周波成分を取り除いた
信号を、許容最大偏差値と比較して、PWM故障検出に使
用しうる出力信号を出力する。In the present invention, a deviation between a PWM output and a reference signal is obtained by a subtractor, a signal from which a high-frequency component has been removed by a filter is compared with an allowable maximum deviation value, and an output signal that can be used for PWM failure detection is output. .
以下、この発明の一実施例を図について説明する。第
１図はこの発明の第１実施例を示す構成図であり、第１
図において、第７図と対応する部分には同一符号を付し
て説明する。第１図において、（305）は基準信号とキ
ャリア信号とを比較してPWM出力を形成し、このPWM出力
をスイッチング信号としてインバータ（１）に供給する
PWM回路、（402）はPWM回路（305）の出力を両極性化す
るためにバイアス負電圧を加算するための加算器、（40
3）は加算器（402）出力を基準信号より減算しその偏差
値ΔVeを出力する減算器、（306）は減算器（403）の出
力の高周波成分を取り除くためのフィルタ、（307）は
フィルタ（306）の出力と、予め設定された許容最大偏
差値±ΔVemaxとを大小比較するコンパレータ、（502）
は制御回路故障処理装置である。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a first embodiment of the present invention.
In the figure, parts corresponding to those in FIG. In FIG. 1, (305) compares a reference signal and a carrier signal to form a PWM output, and supplies the PWM output as a switching signal to the inverter (1).
PWM circuit, (402) is an adder for adding a bias negative voltage to make the output of the PWM circuit (305) bipolar, (40
3) is a subtractor that subtracts the output of the adder (402) from the reference signal and outputs a deviation value ΔVe, (306) is a filter for removing high-frequency components of the output of the subtractor (403), and (307) is a filter. A comparator for comparing the output of (306) with a preset allowable maximum deviation value ± ΔVemax, (502)
Is a control circuit failure processing device.
ここで制御回路とは、インバータ（１）、ローパスフ
ィルタ（２），（３）の主回路の除くその他の回路例え
ばPWM回路（305）等を云う。Here, the control circuit is a circuit other than the main circuits of the inverter (1) and the low-pass filters (2) and (3), for example, a PWM circuit (305).
また、第２図はこのPWM故障検出回路の入出力波形で
ある。図において、第２図（ａ）はPWM回路（305）の基
準信号、第２図（ｂ）は加算器（402）の出力波形とそ
の平均値波形、第２図（ｃ）は減算器（403）の入力波
形、実線は基準信号波形、破線はPWM出力異常時の加算
器（402）出力の平均値波形、第２図（ｄ）はフィルタ
（306）の出力波形、実線は、フィルタ（306）の出力波
形、破線は許容最大偏差値±ΔVemaxである。第２図
（ｅ）はコンパレータ（307）の出力波形である。FIG. 2 shows input / output waveforms of the PWM failure detection circuit. 2 (a) is a reference signal of a PWM circuit (305), FIG. 2 (b) is an output waveform of an adder (402) and its average waveform, and FIG. 2 (c) is a subtractor ( 403), the solid line is the reference signal waveform, the broken line is the average waveform of the output of the adder (402) when the PWM output is abnormal, FIG. 2 (d) is the output waveform of the filter (306), and the solid line is the filter ( The output waveform 306) and the broken line indicate the allowable maximum deviation value ± ΔVemax. FIG. 2E shows an output waveform of the comparator (307).
次に動作について説明する。まず、PWM回路（305）の
出力は片極性なので、加算器（402）によりバイアス負
電圧を加算することにより両極性化し、この結果第２図
（ｂ）のような波形が得られる。そして、加算器（40
2）の出力と、第２図（ａ）のような基準信号との偏差
を減算器（403）でとり、偏差値ΔVeを求める。次に偏
差値ΔVeの高周波成分をフィルタ（306）で除去し、そ
の出力と許容最大偏差値±ΔVemaxとをコンパレータ（3
07）で比較する。この時、例えば第２図（ｃ）の様な異
常がPWM出力にあった場合、コンパレータ（307）では第
２図（ｄ）のようにΔVeが±ΔVemaxの設定値を越えPWM
回路（305）の故障として検出信号を出力するもので、
例えば、第２図（ｄ）のような値の矩形波を出力する。
そして、この矩形波を制御回路故障処理装置（502）に
加え、速やかに故障処理を行う。Next, the operation will be described. First, since the output of the PWM circuit (305) is unipolar, it is made bipolar by adding a negative bias voltage by the adder (402), and as a result, a waveform as shown in FIG. 2 (b) is obtained. And adder (40
The difference between the output of 2) and the reference signal as shown in FIG. 2 (a) is calculated by a subtractor (403) to obtain a difference ΔVe. Next, the high-frequency component of the deviation value ΔVe is removed by a filter (306), and the output and the allowable maximum deviation value ± ΔVemax are compared with a comparator (3
07). At this time, if, for example, an abnormality as shown in FIG. 2 (c) occurs in the PWM output, the comparator (307) causes the ΔVe to exceed the set value of ± ΔVemax as shown in FIG.
A detection signal is output as a failure of the circuit (305).
For example, a rectangular wave having a value as shown in FIG. 2D is output.
Then, the rectangular wave is added to the control circuit failure processing device (502), and failure processing is quickly performed.
なお、フィルタ（306）は、故障検出速度に大きな影
響を与えない範囲で、PWM出力のリップルを適度に除去
する程度のものである。The filter (306) is of such a degree that the ripple of the PWM output is appropriately removed within a range that does not significantly affect the failure detection speed.
第３図はこの発明の第２実施例を示す構成図であっ
て、第３図において、第１図と対応する部分には同一符
号付し、その詳細は省略する。FIG. 3 is a block diagram showing a second embodiment of the present invention. In FIG. 3, parts corresponding to those in FIG. 1 are denoted by the same reference numerals, and the details thereof are omitted.
本実施例ではインバータ（１）の出力側と減算器（40
3）の一方の入力端との間にトランス（102）を設け、こ
れによりインバータ（１）の出力を検出するようにした
ものである。そして、トランス（102）より検出したイ
ンバータ（102）の出力検出信号と基準信号とを減算器
（403）で減算して偏差値ΔVeを求める。この場合PWM出
力は両極性なのでバイアス負電圧を加算しなくてもよく
なる。そして、上述同様この偏差値ΔVeの高周波分をフ
ィルタ（306）で除去し、その出力と許容最大偏差値±
ΔVemaxとをコンパレータ（307）で比較してPWM回路（3
05）の故障を検出する。In this embodiment, the output side of the inverter (1) and the subtractor (40
A transformer (102) is provided between one input terminal of (3) and the output of the inverter (1). Then, the output detection signal of the inverter (102) detected by the transformer (102) and the reference signal are subtracted by a subtractor (403) to obtain a deviation value ΔVe. In this case, since the PWM output is bipolar, it is not necessary to add the negative bias voltage. Then, as described above, the high frequency component of the deviation value ΔVe is removed by the filter (306), and the output thereof and the allowable maximum deviation value ±
ΔVemax and the PWM circuit (3
05) Failure is detected.
なお、三相PWMインバータ（1a），（1b），（1c）の
場合、例えば第４図において、各相U,V,WのPWM回路（30
5a），（305b），（305c）の片極性出力それぞれに、加
算器（402a），（402b），（402c）でバイアス負電圧を
加算する事により両極性化し、各相加算器（402a），
（402b），（402c）の出力の総和を加算器（404）で求
めたものと、各相のPWM回路（305a），（305b），（305
c）の基準信号の総和を加算器（405）で求めたものとを
減算器（403）で減算し偏差値ΔVeを求め、減算器（40
3）の出力の高周波成分を除去するためのフィルタ（30
6）を介して、コンパレータ（307）にて最大許容偏差値
±Vemaxと大小比較しPWM故障を検出することができる。In the case of the three-phase PWM inverters (1a), (1b) and (1c), for example, in FIG. 4, the PWM circuit (30
Adders (402a), (402b), and (402c) add a negative bias voltage to each of the unipolar outputs of 5a), (305b), and (305c) to make them bipolar, and add each phase adder (402a) ,
The sum of the outputs of (402b) and (402c) obtained by the adder (404) and the PWM circuits (305a), (305b), and (305) of each phase.
The sum of the reference signals of c) obtained by the adder (405) is subtracted by a subtractor (403) to obtain a deviation value ΔVe.
3) Filter (30) to remove high-frequency components of the output
Via 6), the comparator (307) can compare the magnitude with the maximum allowable deviation value ± Vemax to detect a PWM failure.
また、上記第４図においては、PWM回路（305a），（3
05b），（305c）の出力信号を制御回路内から検出した
が、例えば、第５図のように、PWMインバータ（1a），
（1b），（1c）の出力のすぐ後から、三相トランス（10
3）で各相電圧より各線間電圧を検出したものと、PWM回
路（305a），（305b），（305c）の各相の基準信号より
線間電圧を検出する加算器（406a），（406b），（406
c）の出力とを、減算器（403a），（403b），（403c）
で減算し各線間の偏差値ΔVeを求め、前記各線間の減算
器（403）の出力の高周波成分を除去する為のフィルタ
（306a），（306b），（306c）を介して各線間ごとに最
大許容偏差値±ΔVemaxとコンパレータ（307a），（307
b），（307c）で比較し、各線間のコンパレータ（307
a），（307b），（307c）の出力信号をOR回路（308）で
理論和をとりPWM故障を検出することができる。In FIG. 4, the PWM circuits (305a), (3
05b) and (305c) were detected from within the control circuit. For example, as shown in FIG. 5, the PWM inverter (1a),
Immediately after the output of (1b) and (1c), a three-phase transformer (10
The adders (406a) and (406b) which detect the line voltage from each phase voltage in 3) and the line signals detected from the reference signals of each phase of the PWM circuits (305a), (305b) and (305c). ), (406
The output of c) is subtracted from the subtracters (403a), (403b), and (403c).
To obtain a deviation value ΔVe between the lines, and a filter (306a), (306b), (306c) for removing a high-frequency component of the output of the subtracter (403) between the lines, for each line. The maximum permissible deviation ± ΔVemax and comparators (307a), (307
b) and (307c), and compare each line with a comparator (307
The output signals of (a), (307b) and (307c) can be logically summed by an OR circuit (308) to detect a PWM failure.
また、上記第４図においては、PWM回路がアナログ回
路で構成されているが、例えば第６図のように、デジタ
ル基準信号をラッチするラッチ回路（311a），（311
b），（311c）と、UP/DOWNカウンタ（313）で作られる
ディジタルキャリア信号とを比較するディジタルコンパ
レータ（312a），（312b），（312c）で構成されたディ
ジタルPWM回路において、PWM回路の出力を加算器（41
1）で求めたものと、各相の基準信号の総和を加算器（4
12）で求め、両極性である加算器（412）の出力とバイ
アスとを加算器（413）で加算することによって片極性
化しラッチ回路（314）でラッチしたものとを減算器（4
14）で減算し偏差値を求め、ディジタル値である前記偏
差値をディジタル／アナログ変換器（315）でアナログ
値に変換し、このアナログ値に含まれる高周波成分を除
去するためのフィルタ（306）を介して、最大許容偏差
値とコンパレータ（307）で大小比較しPWM故障を検出す
ることができる。In FIG. 4, the PWM circuit is constituted by an analog circuit. For example, as shown in FIG. 6, latch circuits (311a) and (311a) for latching a digital reference signal are used.
b), (311c) and the digital comparator circuit (312a), (312b), and (312c) that compare the digital carrier signal generated by the UP / DOWN counter (313). Adder output (41
Add the sum of the value obtained in 1) and the reference signal of each phase to an adder (4
The output from the adder (412), which is bipolar, and the bias are added by the adder (413) to make the output unipolar and latched by the latch circuit (314).
A deviation value is obtained by subtraction in 14), and the deviation value, which is a digital value, is converted into an analog value by a digital / analog converter (315), and a filter (306) for removing high-frequency components contained in the analog value , A PWM fault can be detected by comparing the maximum allowable deviation value with the comparator (307).
以上のように、この発明によれば、基準信号とキャリ
ア信号とを比較してPWM出力を形成するPWM回路と、該PW
M出力によりスイッチング素子のオン・オフを決めるPWM
インバータと、該PWMインバータからの矩形波出力電圧
を平滑し、交流正弦波を生成する第１のフィルタとを具
備するインバータ装置において、上記PWM回路の出力ま
たは上記PWMインバータの矩形波出力電圧検出信号と基
準信号とを減算する減算器と、該減算器の出力の高周波
成分を除去する第２のフィルタと、該第２のフィルタの
出力と許容最大偏差値との大小を比較するコンパレータ
とを備えたので、PWM回路の故障を検出する場合に、PWM
出力と、基準信号との偏差値を監視していれば、PWM回
路の異常を早期に検出し、インバータの並列運転の場合
にも負荷に悪影響を及ぼす前に故障機を切り放すことが
できるという効果がある。As described above, according to the present invention, a PWM circuit that compares a reference signal with a carrier signal to form a PWM output,
PWM that determines ON / OFF of switching element by M output
An inverter device comprising: an inverter; and a first filter for smoothing a rectangular wave output voltage from the PWM inverter and generating an AC sine wave, wherein an output of the PWM circuit or a square wave output voltage detection signal of the PWM inverter is detected. And a reference signal, a second filter for removing a high-frequency component of an output of the subtractor, and a comparator for comparing a magnitude of an output of the second filter with an allowable maximum deviation value. Therefore, when detecting a failure in the PWM circuit,
By monitoring the deviation between the output and the reference signal, it is possible to detect an abnormality in the PWM circuit early and to isolate the faulty machine before it affects the load even in the case of parallel operation of inverters. effective.
第１図はこの発明によるPWM故障検出回路の一実施例を
示す回路図、第２図は第１図の要部入出力波形図、第３
図、第４図、第５図、第６図は夫々この発明の他の実施
例を示す回路図、第７図は従来のインバータの故障検出
回路の回路図である。 図において、（１）はインバータ、（102），（103）は
トランス、（307）はコンパレータ、（306）はフィル
タ、（402）〜（406）・（411）〜（414）は加減算器、
（502）は制御回路故障処理装置である。 なお、図中、同一符号は同一、または相当部分を示す。FIG. 1 is a circuit diagram showing one embodiment of a PWM failure detection circuit according to the present invention, FIG. 2 is an input / output waveform diagram of a main part of FIG.
FIGS. 4, 5, and 6 are circuit diagrams showing another embodiment of the present invention, respectively, and FIG. 7 is a circuit diagram of a conventional inverter fault detection circuit. In the figure, (1) is an inverter, (102) and (103) are transformers, (307) is a comparator, (306) is a filter, (402) to (406) and (411) to (414) are adders and subtractors,
(502) is a control circuit failure processing device. In the drawings, the same reference numerals indicate the same or corresponding parts.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−290363（ＪＰ，Ａ) 特開 昭62−290362（ＪＰ，Ａ) 特開 昭62−144561（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/42 - 7/98 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-62-290363 (JP, A) JP-A-62-290362 (JP, A) JP-A-62-144561 (JP, A) (58) Field (Int.Cl. 7 , DB name) H02M 7 /42-7/98
Claims (1)
出力を形成するPWM回路と、該PWM出力によりスイッチン
グ素子のオン・オフを決めるPWMインバータと、該PWMイ
ンバータからの矩形波出力電圧を平滑し、交流正弦波を
生成する第１のフィルタとを具備するインバータ装置に
おいて、 上記PWM回路の出力または上記PWMインバータの矩形波出
力電圧検出信号と基準信号とを減算する減算器と、 該減算器の出力の高周波成分を除去する第２のフィルタ
と、 該第２のフィルタの出力と許容最大偏差値との大小を比
較するコンパレータとを備えたことを特徴とするPWM故
障検出回路。1. A method for comparing a reference signal with a carrier signal to perform PWM
A PWM circuit that forms an output; a PWM inverter that determines the on / off state of a switching element based on the PWM output; and a first filter that smoothes a rectangular wave output voltage from the PWM inverter and generates an AC sine wave. A subtractor for subtracting a reference signal from an output of the PWM circuit or a rectangular wave output voltage detection signal of the PWM inverter; a second filter for removing a high-frequency component of an output of the subtractor; A PWM failure detection circuit, comprising: a comparator for comparing the magnitude of an output of a second filter with an allowable maximum deviation value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2205090A JP3004692B2 (en) | 1990-08-03 | 1990-08-03 | PWM failure detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2205090A JP3004692B2 (en) | 1990-08-03 | 1990-08-03 | PWM failure detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0491661A JPH0491661A (en) | 1992-03-25 |
| JP3004692B2 true JP3004692B2 (en) | 2000-01-31 |
Family
ID=16501266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2205090A Expired - Lifetime JP3004692B2 (en) | 1990-08-03 | 1990-08-03 | PWM failure detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3004692B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006081327A (en) | 2004-09-10 | 2006-03-23 | Mitsubishi Electric Corp | Failure detector for inverter |
-
1990
- 1990-08-03 JP JP2205090A patent/JP3004692B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0491661A (en) | 1992-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100934311B1 (en) | Inverter device | |
| JP3725015B2 (en) | Uninterruptible power system | |
| JP5217397B2 (en) | Parallel operation control system for power converter | |
| JP2008289211A (en) | System-cooperative inverter | |
| JPH1141812A (en) | Controller of power system self-excited converter | |
| JP2793327B2 (en) | Reactive power compensator | |
| JP3004692B2 (en) | PWM failure detection circuit | |
| JP3259308B2 (en) | Inverter device and uninterruptible power supply using the same | |
| KR20130021134A (en) | Apparatus for controlling current of inverter | |
| JP2009050091A (en) | Phase detector | |
| JP3247252B2 (en) | Control device for power converter | |
| JPH0783600B2 (en) | Power converter control circuit | |
| JP2676937B2 (en) | Harmonic compensator | |
| JP2658620B2 (en) | Power converter control circuit | |
| JP6059380B1 (en) | Grid-connected three-phase inverter | |
| JP5169396B2 (en) | Power converter control circuit | |
| JP3213444B2 (en) | Inverter islanding detection method | |
| JP2926931B2 (en) | Harmonic suppression device | |
| JP3779061B2 (en) | Active filter device | |
| JPH02234071A (en) | Ground fault detector | |
| JP2784490B2 (en) | Current limiting method for voltage source pulse width modulation control inverter | |
| JP3602229B2 (en) | PWM converter control method | |
| JP3312178B2 (en) | Control device for self-excited inverter | |
| JP3106841B2 (en) | Harmonic component detection circuit of multiple inverter system | |
| JP2906923B2 (en) | Voltage fluctuation suppression device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 11 |