JPH0783600B2 - Power converter control circuit - Google Patents

Power converter control circuit

Info

Publication number
JPH0783600B2
JPH0783600B2 JP62293646A JP29364687A JPH0783600B2 JP H0783600 B2 JPH0783600 B2 JP H0783600B2 JP 62293646 A JP62293646 A JP 62293646A JP 29364687 A JP29364687 A JP 29364687A JP H0783600 B2 JPH0783600 B2 JP H0783600B2
Authority
JP
Japan
Prior art keywords
circuit
value
current
control circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62293646A
Other languages
Japanese (ja)
Other versions
JPH01136568A (en
Inventor
融真 山本
武司 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62293646A priority Critical patent/JPH0783600B2/en
Priority to KR1019880009409A priority patent/KR910007203B1/en
Priority to CA000578811A priority patent/CA1296386C/en
Publication of JPH01136568A publication Critical patent/JPH01136568A/en
Publication of JPH0783600B2 publication Critical patent/JPH0783600B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Inverter Devices (AREA)
  • Ac-Ac Conversion (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、直流出力電圧を一定に制御すると共に入力
電流を電源電圧と同相に制御するように構成された電力
変換装置の制御回路に関するものである。
Description: TECHNICAL FIELD The present invention relates to a control circuit of a power conversion device configured to control a DC output voltage at a constant level and to control an input current to be in phase with a power supply voltage. Is.

〔従来の技術〕[Conventional technology]

第9図は例えば昭和60年電気学会全国大会論文集No.6
(547)「PWMコンバータの制御特性検討」に示された従
来の電力変換器の制御回路を示すブロック図であり、図
において、1は電力変換装置で、この実施例ではPWMコ
ンバータ(以下単にコンバータ)1が用いられている。
2はコンバータ1の交流入力側に設けられた交流フィル
タリアクトル、3は電源電圧VS,入力電流ISを供給する
交流電源、4はコンバータ1の直流出力側に設けられた
直流フィルタコンデンサ、5は負荷、6aは電源電圧VS
検出回路、6bは直流出力電圧VDの検出回路、6cは入力電
流ISの検出回路、6dは負荷電流ILの検出回路である。10
1〜119(但し、10,105,106,110,117,118を除く)は制御
回路を構成するもので、101は基準電圧VDRは発生する基
準電圧発生回路、102は基準電圧VDRと検出回路6bの検出
値VDとを減算して、電圧偏差値を求める減算器、103は
電圧偏差値に応じた電圧制御信号を出力する電圧制御回
路、119は検出回路6dの検出値ILを定数KL倍したフィー
ドフォワード信号を発生するフィードフォワード制御回
路、107は上記電圧制御信号とフィードフォワード信号
とを加算して入力電流の波高値指令Imを得る加算器、10
8は検出回路6aの検出値VSに基いて電源電圧VSと同相の
正弦波形sinθを発生する正弦波発生回路、109は上記波
高値指令Imと正弦波形sinθとを乗算して入力電流指令
値ISSを得る乗算器、111は検出回路6cの検出値ISと入力
電流指令値ISSとを減算して電流偏差値を得る減算器、1
12は電流偏差値に応じた電流制御信号を出力する電流制
御回路、113は電流制御信号に検出回路6aの検出値VS
加えて電源電圧VSの外乱を補償する加算器、115は例え
ば三角波等の搬送波を発生する搬送波発生回路、114は
加算器113の出力と搬送波とを比較して、コンバータ1
を構成するスイッチング素子(図示せず)のスイッチン
グ時点を決定するPWM変調(パルス幅変調)回路、116は
PWM変調回路114の出力パルス幅に応じてコンバータ1を
駆動するドライブ回路である。
Figure 9 shows, for example, the 1994 National Meeting of the Institute of Electrical Engineers, No.6
(547) is a block diagram showing a control circuit of a conventional power converter shown in "Examination of control characteristics of PWM converter". In the figure, 1 is a power converter, and in this embodiment, a PWM converter (hereinafter simply referred to as a converter ) 1 is used.
2 is an AC filter reactor provided on the AC input side of the converter 1, 3 is an AC power supply for supplying a power supply voltage V S and an input current I S , 4 is a DC filter capacitor provided on the DC output side of the converter 1, 5 Is a load, 6a is a power supply voltage V S detection circuit, 6b is a DC output voltage V D detection circuit, 6c is an input current I S detection circuit, and 6d is a load current I L detection circuit. Ten
1-119 (excluding 10,105,106,110,117,118) intended to constitute a control circuit, 101 is a reference voltage generating circuit is a reference voltage V DR generated, 102 and a detection value V D of the reference voltage V DR and the detection circuit 6b A subtractor that subtracts to obtain a voltage deviation value, 103 is a voltage control circuit that outputs a voltage control signal according to the voltage deviation value, and 119 is a feedforward signal obtained by multiplying the detection value I L of the detection circuit 6d by a constant K L. A feedforward control circuit for generating, 107 is an adder for adding the voltage control signal and the feedforward signal to obtain a peak value command I m of the input current, 10
8 is a sine wave generation circuit that generates a sine waveform sin θ in phase with the power supply voltage V S based on the detection value V S of the detection circuit 6a, and 109 is an input current obtained by multiplying the crest value command I m and the sine waveform sin θ. A multiplier for obtaining the command value I SS , 111 is a subtracter for subtracting the detection value I S of the detection circuit 6c and the input current command value I SS to obtain a current deviation value, 1
12 is a current control circuit that outputs a current control signal according to the current deviation value, 113 is an adder that adds the detection value V S of the detection circuit 6a to the current control signal to compensate for disturbance of the power supply voltage V S , 115 is, for example, A carrier wave generating circuit for generating a carrier wave such as a triangular wave, 114 compares the output of the adder 113 with the carrier wave, and the converter 1
A PWM modulation (pulse width modulation) circuit that determines the switching time of a switching element (not shown) that constitutes
The drive circuit drives the converter 1 according to the output pulse width of the PWM modulation circuit 114.

次に動作について説明する。コンバータ1は、入力され
る交流電力を直流電力に変換して負荷5に供給する。コ
ンデンサ4はコンバータ1の直流出力電圧VDの変動を吸
収する平滑用に設けられている。上記制御回路は直流出
力電圧VDを基準電圧VDRに一致するように制御すると共
に、入力電流ISを電源電圧VSと同相の正弦波となるよう
にして、力率100%で、高調波が少く歪率の低い制御を
行う。直流出力電圧VDを一定にするために、電圧制御回
路103は入力電流ISの波高値を補正する電圧制御信号を
出力する。この電圧制御の応答が遅いと、コンデンサに
得られる直流出力電圧VDが急激に低下したような場合は
制御が不能となるので、これを改善するために加算器10
7において、KLILの値を有するフィードフォワード信号
を電圧制御信号に与えることにより、波高値指令Imが瞬
時に応答できるようにしている。入力電流指令値I
SSは、乗算器109において波高値指令Imと電源電圧VS
同相の正弦波形sinθとを乗算して求められる。この入
力電流波高値ISSは減算器111において入力電流ISと減算
されて、電流偏差値が求められ、この電流偏差値に追従
して電流制御回路112は電流制御信号に出力する。この
電流制御信号は、加算器113において電源電圧VSが付加
されることにより、電源電圧VSによる外乱を補償された
後、PWM変調回路114に供給される。PWM変調回路114は、
外乱補償された電流制御信号と搬送波発生回路115から
の例えば1〜2KHzの三角波等の搬送波とを比較して、電
圧偏差値及び電流偏差値に応じたパルス幅を有するPWM
信号を出力してドライブ回路116に供給し、これに応じ
てドライブ回路116はコンバータ1のスイッチング素子
のスイッチングを制御する。
Next, the operation will be described. The converter 1 converts the input AC power into DC power and supplies it to the load 5. The capacitor 4 is provided for smoothing to absorb the fluctuation of the DC output voltage V D of the converter 1. The control circuit controls the DC output voltage V D so as to match the reference voltage V DR, and also makes the input current I S a sine wave in phase with the power supply voltage V S , with a power factor of 100% and a harmonic. Performs control with few waves and low distortion. In order to keep the DC output voltage V D constant, the voltage control circuit 103 outputs a voltage control signal for correcting the peak value of the input current I S. If the response of this voltage control is slow, the control becomes impossible when the DC output voltage V D obtained at the capacitor drops sharply.
In 7, the feedforward signal having the value of K L I L is applied to the voltage control signal so that the peak value command I m can respond instantaneously. Input current command value I
The SS is obtained in the multiplier 109 by multiplying the peak value command I m by the power supply voltage V S and the in-phase sine waveform sin θ. This input current peak value I SS is subtracted from the input current I S in the subtractor 111 to obtain a current deviation value, and the current control circuit 112 follows this current deviation value and outputs it as a current control signal. This current control signal is supplied to the PWM modulation circuit 114 after the disturbance due to the power supply voltage V S is compensated by adding the power supply voltage V S in the adder 113. The PWM modulation circuit 114 is
A PWM having a pulse width corresponding to the voltage deviation value and the current deviation value is obtained by comparing the disturbance-compensated current control signal with a carrier wave such as a 1-2 KHz triangular wave from the carrier wave generation circuit 115.
A signal is output and supplied to the drive circuit 116, and the drive circuit 116 controls switching of the switching element of the converter 1 in response to this.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

従来の電力変換装置の制御回路は以上のように構成され
ているので、即ち、直流出力電圧VDの急変による低下に
より制御不能となることを防止するために、負荷電流IL
の検出値をフィードフォワード信号として電圧制御信号
に加えることにより、入力電流指令値ISSを求めるよう
に構成されているので、負荷5が単相インバータ等の場
合は、負荷電流ILはかなり大きなリップルを持つが、こ
のリップルが入力電流指令値ISSにも現われるため、コ
ンバータ1の入力電流ISの波形の高調波が増大するなど
の問題点があった。
Since the control circuit of the conventional power converter is configured as described above, that is, in order to prevent the control circuit from becoming uncontrollable due to a drop due to a sudden change in the DC output voltage V D , the load current I L
Since the input current command value I SS is obtained by adding the detected value of 1 to the voltage control signal as a feedforward signal, the load current I L is considerably large when the load 5 is a single-phase inverter or the like. Although with ripples, the ripples to appear in the input current command value I SS, harmonics of the input current waveform I S of the converter 1 has a problem such as increasing.

この発明は上記のような問題点を解消するためになされ
たもので、負荷の急変による直流出力電圧の低下を改善
すると共に、負荷電流のリップルの影響を低減できる電
力変換装置の制御回路を得ることを目的とする。
The present invention has been made in order to solve the above problems, and obtains a control circuit of a power conversion device capable of improving a decrease in a DC output voltage due to a sudden change of a load and reducing an influence of a ripple of a load current. The purpose is to

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る電力変換装置の制御回路は、負荷電流の
検出値の平均値を求め、この平均値の程度に合わせてフ
ィードフォワード信号を作るようにしたものである。
The control circuit of the power conversion device according to the present invention obtains an average value of the detected values of the load current and produces a feedforward signal according to the degree of this average value.

〔作用〕[Action]

この発明における電力変換装置の制御回路は、負荷電流
の検出値の平均値に基くフィードフォワード信号によ
り、入力電流指令値の高調波が低減される。
In the control circuit of the power conversion device according to the present invention, the feedforward signal based on the average value of the detected values of the load current reduces the harmonics of the input current command value.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。第1
図において第9図と同一部分には同一符号を付してその
説明を省略する。第1図において、104は検出回路6bと
減算器102との間に設けられた平均回路、105は検出器6d
と加算器107との間に設けられた平均回路、106は平均回
路105の出力を通すフィルタ、118は平均回路105の出力
とフィルタ106の出力とを切替えて加算器107に供給する
スイッチ、117は加算器107と乗算器109との間に設けら
れたリミッタ、110は検出回路6cと減算器111との間に設
けられたローパスフィルタである。
An embodiment of the present invention will be described below with reference to the drawings. First
In the figure, the same parts as those in FIG. 9 are designated by the same reference numerals, and the description thereof will be omitted. In FIG. 1, 104 is an averaging circuit provided between the detection circuit 6b and the subtractor 102, and 105 is the detector 6d.
And an adder 107, an averaging circuit 106, a filter for passing the output of the averaging circuit 105, a switch 118 for switching between the output of the averaging circuit 105 and the output of the filter 106, and supplying it to the adder 107, 117 Is a limiter provided between the adder 107 and the multiplier 109, and 110 is a low-pass filter provided between the detection circuit 6c and the subtractor 111.

第2図はインバータ1の具体的な回路構成を示し、図に
おいて、D1〜D4はブリッジ構成された整流ダイオード、
S1〜S4は整流ダイオードD1〜D4に夫々逆並列に接続され
ブリッジ構成されたトランジスタ等のスイッチング素子
である。このコンバータ1はスイッチング素子S1〜S4
ドライブ回路116からのドライブ信号により、1周期に
複数回路スイッチングされる電圧形コンバータに構成さ
れている。
FIG. 2 shows a concrete circuit configuration of the inverter 1. In the figure, D 1 to D 4 are rectifying diodes in a bridge configuration,
S 1 to S 4 are switching elements such as transistors that are connected in reverse parallel to the rectifying diodes D 1 to D 4 and have a bridge structure. The converter 1 is configured as a voltage type converter in which the switching elements S 1 to S 4 are switched by a drive signal from the drive circuit 116 in a plurality of circuits in one cycle.

次に第1図の回路の動作について説明する。この発明に
おいては、入力電流指令値ISSを、後述する電圧メジャ
ーループと負荷電流ILのフィードフォワード信号ILS
電源電圧VSとから求め、この入力電流指令値ISSに応じ
て後述する電流マイナーループにより、入力電流ISを瞬
時に応答させると共に、基準電圧VDRに一致した直流出
力電圧VDを得るようにしている。
Next, the operation of the circuit shown in FIG. 1 will be described. In the present invention, the input current command value I SS is obtained from the voltage measure loop described later and the feedforward signal I LS of the load current I L and the power supply voltage V S, and will be described later according to this input current command value I SS. With the current minor loop, the input current I S is made to respond instantaneously, and the DC output voltage V D that matches the reference voltage V DR is obtained.

先ず、電圧メジャーループについて説明する。電圧メジ
ャーループは101〜109,117,118で示す各回路で構成され
る電圧制御系であり、第3図にその構成を示す。この第
3図においては平均回路104,105として移動平均回路10
4,105が用いられている。ここで、移動平均とは、ディ
ジタル制御におけるサンプリング時間TS毎に検出値をサ
ンプリングし、新しい方のサンプル値から一定の任意の
個数のサンプルデータ平均化するものである。例えば第
4図に示すように、一定周期のリップルを有する直流出
力電圧VDの波形の場合、6個のデータ毎に平均をとるも
のとすると、KTSt<(K+1)TSでの直流出力電圧V
Dの移動平均値は、 となる。さらに(K+1)TSt<(K+2)TSでは となる。このようにリップルの周期に合わせて平均をと
るデータの個数を決めると、移動平均値は略一定とな
り、制御動作に対するリップルの影響がなくなる。
First, the voltage measure loop will be described. The voltage measure loop is a voltage control system composed of the circuits 101 to 109, 117 and 118, and its configuration is shown in FIG. In FIG. 3, moving average circuit 10 is used as averaging circuits 104 and 105.
4,105 are used. Here, the moving average is to sample a detected value at every sampling time T S in digital control and average a fixed arbitrary number of sample data from the newer sample value. For example, as shown in FIG. 4, when the waveform of the DC output voltage V D having a ripple having a constant period, assuming averaging every six data DC at KT S t <(K + 1 ) T S Output voltage V
The moving average value of D is Becomes Furthermore, for (K + 1) T S t <(K + 2) T S Becomes In this way, if the number of data to be averaged is determined according to the ripple cycle, the moving average value becomes substantially constant, and the influence of ripple on the control operation is eliminated.

第3図において、減算器102は、移動平均回路104から得
られる直流出力電圧VDの平均値と直流基準電圧VDR(K)
から電圧偏差値を検出して電圧制御回路103に加える。
この電圧制御回路103は、定数Kpが乗算される比例項部1
03aと定数KIが乗算された乗算値と、この乗算値を遅延
素子Z-1で遅延させたものとが加算される積分項部103b
とで構成されている。この電圧制御回路103から出力さ
れる電圧制御信号と、スイッチ118から得られるフィー
ドフォワード信号ILS(K)とが加算器107において加算さ
れる。
In FIG. 3, the subtractor 102 detects a voltage deviation value from the average value of the DC output voltage V D obtained from the moving average circuit 104 and the DC reference voltage V DR (K), and applies it to the voltage control circuit 103.
This voltage control circuit 103 has a proportional term part 1 that is multiplied by a constant K p.
Integral term part 103b in which a multiplication value obtained by multiplying 03a by a constant K I and a value obtained by delaying this multiplication value by delay element Z -1 are added.
It consists of and. The voltage control signal output from the voltage control circuit 103 and the feedforward signal I LS (K) obtained from the switch 118 are added in the adder 107.

ここで、フィードフォワード信号ILS(K)の求め方につい
て第5図のフローチャートを用いて説明する。なお、平
均回路105には移動平均回路が用いられるものとする。
先ず、ステップST(1)により、負荷電流ILの検出値I
L(K)を用いて移動平均値ILA(K)を求め、次にステップST
(2)により、移動平均値ILA(K)と1サンプリング前の
フィードフォワード信号ILA(K-1)との差を求め、その差
が所定の設定値ILOより大きいか否かを判断する。上記
差が設定値ILOより大きい場合は、ステップST(3)に
よりスイッチ118を接点b側に閉じて、そのときの移動
平均値ILA(K)をフィードフォワード信号ILS(K)として加
算器107に加える。上記差が設定値ILOを越えない場合
は、ステップST(4)によりスイッチ118を接点a側に
閉じて、そのときの移動平均値ILA(K)を所定の1次遅れ
特性を有するフィルタ106を通じて信号ILF(K)となし、
この信号ILF(K)をステップST(5)により、フィードフ
ォワード信号ILS(K)として加算器107に加える。
Here, how to obtain the feedforward signal I LS (K) will be described with reference to the flowchart of FIG. A moving average circuit is used as the average circuit 105.
First, in step ST (1), the detected value I of the load current I L is detected.
The moving average value I LA (K) is calculated using L (K) , and then step ST
By (2), the difference between the moving average value I LA (K) and the feed-forward signal I LA (K-1) one sampling before is obtained, and it is judged whether or not the difference is larger than a predetermined set value I LO. To do. If the difference is larger than the set value I LO , the switch 118 is closed to the contact b side in step ST (3) and the moving average value I LA (K) at that time is added as the feed forward signal I LS (K). Add to vessel 107. If the difference does not exceed the set value I LO , the switch 118 is closed to the contact a side in step ST (4), and the moving average value I LA (K) at that time is set to a filter having a predetermined first-order lag characteristic. No signal I LF (K) through 106,
This signal I LF (K) is added to the adder 107 as the feed forward signal I LS (K) in step ST (5).

ここで、負荷5を単相インバータとし、設定値ILOを定
格電流の25%とした場合のシミュレーション波形を第6
図に示す。同図(a)は単相インバータに入力される負
荷電流IL(K)の波形を示し、高調波が多いものとなって
いる。同図(b)は負荷電流の移動平均値ILA(K)の波形
を示し、同図(c)はフィードフォワード信号ILS(K)
波形を示す。このフィードフォワード信号ILS(K)は負荷
電流IL(K)の急変に対して高速に追従していることが判
る。
Here, the simulation waveform when the load 5 is a single-phase inverter and the set value I LO is 25% of the rated current is the sixth waveform.
Shown in the figure. FIG. 7A shows the waveform of the load current I L (K) input to the single-phase inverter, which has many harmonics. The figure (b) shows the waveform of the moving average value I LA (K) of the load current, and the figure (c) shows the waveform of the feedforward signal I LS (K) . It can be seen that this feedforward signal I LS (K) follows the sudden change of the load current I L (K) at high speed.

次に再び第3図について説明すると、加算器107の出力
値はコンバータ1の直流側に対する電流の実効値指令I
me(K)を示す。この実効値指令Ime(K)を交流側に対する
入力電流指令値ISS(K)に変換するために、乗算器119に
おいて、直流出力電圧VDの平均値VD(K)を乗算すると共
に、電源電圧VSの実効値VSe(K)で除算する。この乗算器
119の出力はリミッタ117を通じてコンバータ1の許容電
流以下に制限された後、乗算器109に加える。乗算器109
においては、リミッタ117の出力に電源電圧VSと同相の
波形 を乗算することによって、入力電流指定値ISS(K)を得
る。
Referring again to FIG. 3, the output value of the adder 107 is the effective value command I of the current for the DC side of the converter 1.
Indicates me (K) . In order to convert this effective value command I me (K) into the input current command value I SS (K) for the AC side, the multiplier 119 multiplies the average value V D (K) of the DC output voltage V D and , Divided by the effective value V Se (K) of the power supply voltage V S. This multiplier
The output of 119 is limited by the limiter 117 to the allowable current of the converter 1 or less, and then applied to the multiplier 109. Multiplier 109
, The output of limiter 117 has a waveform in phase with power supply voltage V S. The input current specified value I SS (K) is obtained by multiplying by.

次に電流マイナーループについて説明する。この電流マ
イナーループは、第1図における111〜113の各回路で構
成される電流制御系であり、第7図にその構成を示す。
第7図において、入力電流ISの検出値はローパスフィル
タ110(第1図参照)によりリップル成分を除去された
検出値IS(K)となり、減算器111に加えられて入力電流指
令値ISS(K)と減算されることにより、電流偏差値が得ら
れる。この電流偏差値は電流制御回路112に供給され
る。電流制御回路112は、定数GIが乗算された乗算値と
この乗算値を遅延素子Z-1で遅延させた信号とを加算す
る積分項部112aと、定数Gpが乗算される比例項部112bと
により構成されている。積分項部112aには減算器111の
出力が加えられ、比例項部112bには検出値IS(K)が加え
られており、積分項部112aの出力と比例項部112bの出力
とが加算される。この加算出力が加算器113において電
源電圧VSの検出値VS(K)と加算されることにより、制御
信号VCS(K)が得られる。この制御信号VCS(K)は後段のPW
M変調回路114に供給されて、搬送波と比較されることに
より、コンバータ1を構成するスイッチング素子S1〜S4
のスイッチングが制御される。
Next, the current minor loop will be described. This current minor loop is a current control system composed of the respective circuits 111 to 113 in FIG. 1, and its configuration is shown in FIG.
In FIG. 7, the detected value of the input current I S becomes the detected value I S (K) from which the ripple component has been removed by the low-pass filter 110 (see FIG. 1) and is added to the subtractor 111 to input the input current command value I S. The current deviation value is obtained by subtracting from SS (K) . This current deviation value is supplied to the current control circuit 112. The current control circuit 112 includes an integral term part 112a for adding a multiplication value multiplied by a constant G I and a signal delayed by the delay element Z −1 , and a proportional term part for multiplying the constant G p. And 112b. The output of the subtractor 111 is added to the integral term part 112a, and the detected value I S (K) is added to the proportional term part 112b, and the output of the integral term part 112a and the output of the proportional term part 112b are added. To be done. The addition output is added to the detected value V S (K) of the power supply voltage V S in the adder 113, and the control signal V CS (K) is obtained. This control signal V CS (K) is
By being supplied to the M modulation circuit 114 and compared with the carrier wave, the switching elements S 1 to S 4 constituting the converter 1 are
Is controlled.

上述のような電流マイナーループは、遅れを小さくし、
ゲインを高くすることによって、瞬時応答させることが
できる。
The current minor loop as described above reduces the delay,
By increasing the gain, it is possible to make an instantaneous response.

以上説明した動作により、直流出力電圧VDが一定に制御
されると共に、入力電流ISが電源電圧VSと同相で歪率の
低い正弦波電流に制御される。また平均回路104,105を
移動平均回路とすることにより、負荷5が単相インバー
タ等である場合は、出力周波数の2倍の周波数のリップ
ルが除去される。またフィードフォワード信号ILSはフ
ィルタ106により、平均値化のためのサンプリングによ
るリップルも除去され、従って、入力電流指令値ISS
高調波の少いものとなる。
By the operation described above, the DC output voltage V D is controlled to be constant, and the input current I S is controlled to be a sine wave current having the same phase as the power supply voltage V S and a low distortion rate. Further, by using the averaging circuits 104 and 105 as moving average circuits, when the load 5 is a single-phase inverter or the like, a ripple having a frequency twice the output frequency is removed. Further, the feedforward signal I LS is also filtered by the filter 106 so that ripples due to sampling for averaging are removed, so that the input current command value I SS has few harmonics.

なお、上記実施例では負荷電流ILの検出値を制御回路に
与えるためのフィードフォワード制御系において、負荷
電流の移動平均値ILAの変動が任意の設定値ILOを越えた
場合、移動平均値ILAをフィルタ106を通さずに直接、負
荷電流のフィードフォワード信号ILSとしたものを示し
たが、負荷電流の移動平均値が大きく変動しない場合に
は、直接、移動平均値を負荷電流のフィードフォワード
信号とする必要がなく、第8図のようにスイッチ回路11
8を省くことができ、上記実施例と同様の効果を奏す
る。
In the above embodiment, in the feedforward control system for giving the detected value of the load current I L to the control circuit, when the fluctuation of the moving average value I LA of the load current exceeds an arbitrary set value I LO , the moving average is calculated. Although the value I LA is used as the feed-forward signal I LS of the load current directly without passing through the filter 106, if the moving average value of the load current does not fluctuate significantly, the moving average value is directly calculated. It is not necessary to use the feed forward signal of the switch circuit 11 as shown in FIG.
8 can be omitted, and the same effect as in the above embodiment can be obtained.

また、上記実施例では電圧制御回路103と電流制御回路1
12とをディジタル制御系で構成した場合について説明し
たが、この発明の制御回路は、全てあるいは一部がアナ
ログ制御回路であってもよく、上記実施例と同様の効果
を奏する。
Further, in the above embodiment, the voltage control circuit 103 and the current control circuit 1
The case where 12 and 12 are constituted by a digital control system has been described, but the control circuit of the present invention may be wholly or partly an analog control circuit, and has the same effect as the above embodiment.

〔発明の効果〕〔The invention's effect〕

以上のように、この発明によれば、負荷電流のフィード
フォワード制御系に、検出値の平均回路を使用するよう
に構成したので、負荷電流のリップルの影響を低減で
き、電力変換器の入力電流を電源電圧と同相でかつ歪率
の低い正弦波電流にする効果がある。
As described above, according to the present invention, since the detection current averaging circuit is used in the load current feedforward control system, the influence of the load current ripple can be reduced, and the input current of the power converter can be reduced. Has the effect of making a sinusoidal current that is in phase with the power supply voltage and has a low distortion.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例による電力変換器の制御回
路のブロック図、第2図は同実施例におけるコンバータ
の回路図、第3図は電圧制御回路のブロック図、第4図
はサンプル値制御における移動平均の原理説明図、第5
図は負荷電流のフィードフォワード信号を求めるフロー
チャート、第6図はシミュレーションにより得られた波
形図、第7図は電流制御回路のブロック図、第8図はこ
の発明の他の実施例を示すブロック図、第9図は従来の
電力変換器の制御回路のブロック図である。 1は電力変換装置(コンバータ)、3は交流電源、5は
負荷、103は電圧制御回路、105は平均回路、112は電流
制御回路。 なお、図中、同一符号は同一、又は相当部分を示す。
1 is a block diagram of a control circuit for a power converter according to an embodiment of the present invention, FIG. 2 is a circuit diagram of a converter in the same embodiment, FIG. 3 is a block diagram of a voltage control circuit, and FIG. 4 is a sample. Explanatory drawing of principle of moving average in value control, 5th
FIG. 6 is a flow chart for obtaining a feedforward signal of load current, FIG. 6 is a waveform diagram obtained by simulation, FIG. 7 is a block diagram of a current control circuit, and FIG. 8 is a block diagram showing another embodiment of the present invention. , FIG. 9 is a block diagram of a control circuit of a conventional power converter. 1 is a power converter (converter), 3 is an AC power supply, 5 is a load, 103 is a voltage control circuit, 105 is an averaging circuit, and 112 is a current control circuit. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】入力される交流電力を直流電力に変換して
出力する電力変換装置に設けられ、直流出力電圧を一定
に制御する電圧制御系と入力電流を電源電圧と同相に制
御する電流制御系とを有し且つ負荷電流の検出値が与え
られる電力変換器の制御回路において、上記負荷電流の
検出値を平均する平均回路を設け、この平均回路の出力
変動が所定の設定値を超えない場合は、この平均回路の
出力を低域通過フィルタを通して上記制御回路に与え、
上記平均回路の出力変動が所定の設定値を超えた場合
は、この平均回路の出力を上記低域通過フィルタを通さ
ずに直接上記制御回路に与えるようにしたことを特徴と
する電力変換装置の制御回路
1. A voltage control system provided in a power converter for converting input AC power into DC power and outputting the DC power, and a current control for controlling a DC output voltage constant and an input current in phase with a power supply voltage. In the control circuit of the power converter that has a system and is provided with the detection value of the load current, an averaging circuit that averages the detection values of the load current is provided, and the output fluctuation of this averaging circuit does not exceed a predetermined set value. In this case, the output of this averaging circuit is fed to the control circuit through a low pass filter,
When the output fluctuation of the averaging circuit exceeds a predetermined set value, the output of the averaging circuit is directly applied to the control circuit without passing through the low-pass filter. Control circuit
【請求項2】上記平均回路に移動平均回路を用いたこと
を特徴とする特許請求の範囲第1項記載の電力変換装置
の制御回路。
2. A control circuit for a power converter according to claim 1, wherein a moving average circuit is used as the averaging circuit.
JP62293646A 1987-11-20 1987-11-20 Power converter control circuit Expired - Lifetime JPH0783600B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP62293646A JPH0783600B2 (en) 1987-11-20 1987-11-20 Power converter control circuit
KR1019880009409A KR910007203B1 (en) 1987-11-20 1988-07-26 Controlling circuit for power supply
CA000578811A CA1296386C (en) 1987-11-20 1988-09-29 Power converter control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62293646A JPH0783600B2 (en) 1987-11-20 1987-11-20 Power converter control circuit

Publications (2)

Publication Number Publication Date
JPH01136568A JPH01136568A (en) 1989-05-29
JPH0783600B2 true JPH0783600B2 (en) 1995-09-06

Family

ID=17797406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62293646A Expired - Lifetime JPH0783600B2 (en) 1987-11-20 1987-11-20 Power converter control circuit

Country Status (3)

Country Link
JP (1) JPH0783600B2 (en)
KR (1) KR910007203B1 (en)
CA (1) CA1296386C (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2747804B2 (en) * 1995-03-10 1998-05-06 川崎重工業株式会社 Power supply for playback type device
JPH1066344A (en) * 1996-08-15 1998-03-06 Fuji Electric Co Ltd Control circuit of power converter
JP3654514B2 (en) * 2001-02-02 2005-06-02 東芝Itコントロールシステム株式会社 Power converter
JP4552772B2 (en) * 2005-06-24 2010-09-29 株式会社日立製作所 Voltage source self-excited converter
US7881079B2 (en) * 2008-03-24 2011-02-01 American Power Conversion Corporation UPS frequency converter and line conditioner
JP5673168B2 (en) * 2011-02-08 2015-02-18 富士電機株式会社 Power converter
JP6219099B2 (en) * 2013-08-27 2017-10-25 株式会社東芝 Power converter
EP3159998A1 (en) * 2015-10-20 2017-04-26 AmbiBox GmbH Actuator, system with actuator, energy supply unit for a vehicle on-board network, air conditioning device, power supply for electronic circuits, system for supplying energy to computing centre units, dc charger for electric vehicles

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748951B2 (en) * 1985-09-30 1995-05-24 株式会社東芝 Power converter
JPH0654331B2 (en) * 1986-03-12 1994-07-20 富士電機株式会社 Power converter voltage and current detection method

Also Published As

Publication number Publication date
JPH01136568A (en) 1989-05-29
KR890009052A (en) 1989-07-13
CA1296386C (en) 1992-02-25
KR910007203B1 (en) 1991-09-19

Similar Documents

Publication Publication Date Title
US4891744A (en) Power converter control circuit
EP2020740B1 (en) Power converter
AU713034B2 (en) Multilevel power converting apparatus
US7952896B2 (en) Power conversion architecture with zero common mode voltage
US20050275976A1 (en) Power conversion apparatus and methods using an adaptive waveform reference
JP2009219263A (en) Single-phase voltage type ac-dc converter
JPH0783600B2 (en) Power converter control circuit
US4349867A (en) Control apparatus for a cycloconverter
JP4712148B2 (en) Power converter
JP6837576B2 (en) Power converter
JP3541887B2 (en) Power converter
JP3262160B2 (en) Inverter control method and inverter device
JP3254999B2 (en) PWM control self-excited rectifier
JPH10304568A (en) Power compensating equipment
JP3656708B2 (en) Power converter control device
JP2658620B2 (en) Power converter control circuit
WO2022185614A1 (en) Inverter, parallel inverter system, and method for controlling inverter
JPH0759352A (en) Power converter
JP5026821B2 (en) Power converter
JPH09289776A (en) Inverter circuit of power supply device
JPH11225477A (en) Sine wave converter with filtering function
JPH10222235A (en) Control circuit of active filter device
JP4533688B2 (en) Power converter
CN116391317A (en) Power conversion system
JP3396126B2 (en) Control device for power converter

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070906

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 13