JP3003804B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3003804B2
JP3003804B2 JP3006160A JP616091A JP3003804B2 JP 3003804 B2 JP3003804 B2 JP 3003804B2 JP 3006160 A JP3006160 A JP 3006160A JP 616091 A JP616091 A JP 616091A JP 3003804 B2 JP3003804 B2 JP 3003804B2
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
semiconductor device
film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3006160A
Other languages
Japanese (ja)
Other versions
JPH04239749A (en
Inventor
久司 平井
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP3006160A priority Critical patent/JP3003804B2/en
Publication of JPH04239749A publication Critical patent/JPH04239749A/en
Application granted granted Critical
Publication of JP3003804B2 publication Critical patent/JP3003804B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、セルフアラインコンタ
クトにおけるコンタクトホールの形成にとって有効な半
導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device effective for forming a contact hole in a self-aligned contact.

【0002】[0002]

【従来の技術】以下に従来の半導体装置の製造方法につ
いて説明する。図2は従来の半導体装置の製造方法の工
程断面図である。まず図2(a)に示すようにシリコン
基板1の上にシリコン酸化膜1aを介してポリシリコン
ゲート2を形成し、その上にシリコン窒化膜3を約40
0Å形成する。その上にポリシリコン膜4,シリコン窒
化膜5,ポリシリコン膜6を形成する。
2. Description of the Related Art A conventional method for manufacturing a semiconductor device will be described below. FIG. 2 is a process sectional view of a conventional semiconductor device manufacturing method. First, as shown in FIG. 2A, a polysilicon gate 2 is formed on a silicon substrate 1 via a silicon oxide film 1a, and a silicon nitride film 3 is
0 ° is formed. A polysilicon film 4, a silicon nitride film 5, and a polysilicon film 6 are formed thereon.

【0003】さらにホトレジストパターンを形成してボ
ロン(B),りん(P)を含むシリコン酸化膜7を反応
性イオンエッチング(RIE)によってエッチングした
後にホトレジストを除去し、ポリシリコン膜6を塩素を
含有するエッチングガスを用いてドライエッチングす
る。次に図2(b)に示すように、減圧CVD法により
アルコキシシラン(TEOS)の熱分解によってシリコ
ン酸化膜10を約1000Å推積した。その後図2
(c)に示すようにシリコン酸化膜10を全面エッチン
グする。この時、下地である窒化膜3も同時にエッチオ
フし、シリコン基板1を露出させる。このようにするこ
とにより、穴の側壁にシリコン酸化膜10aを残してい
る。
Further, after forming a photoresist pattern and etching the silicon oxide film 7 containing boron (B) and phosphorus (P) by reactive ion etching (RIE), the photoresist is removed and the polysilicon film 6 contains chlorine. Dry etching using an etching gas to be performed. Next, as shown in FIG. 2 (b), a silicon oxide film 10 was deposited by thermal decomposition of alkoxysilane (TEOS) by a reduced pressure CVD method at about 1000 °. Then Figure 2
As shown in (c), the entire surface of the silicon oxide film 10 is etched. At this time, the underlying nitride film 3 is also etched off at the same time, exposing the silicon substrate 1. This leaves the silicon oxide film 10a on the side wall of the hole.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置の製造方法では、図2(c)に示すよう
に、シリコン基板1を露出させるためにシリコン酸化膜
10をオーバーエッチングしなければならない。そのた
めに、図2(c)に示すようにコンタクトの上面にクラ
ウン状の突起が形成されてしまうという課題があった。
この突起はシリコン酸化膜10とのその下のB,Pを含
むシリコン酸化膜7のドライエッチングレートの差によ
って生じるものである。
However, in the above-mentioned conventional method for manufacturing a semiconductor device, the silicon oxide film 10 must be over-etched to expose the silicon substrate 1 as shown in FIG. . Therefore, there is a problem that a crown-shaped protrusion is formed on the upper surface of the contact as shown in FIG.
The protrusion is caused by a difference in dry etching rate between the silicon oxide film 10 and the silicon oxide film 7 including B and P under the silicon oxide film 10.

【0005】本発明は上記従来の課題を解決するもの
で、コンタクト部の絶縁耐圧を向上させることのできる
半導体装置の製造方法を提供することを目的とする。
An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device capable of improving the dielectric strength of a contact portion.

【0006】[0006]

【課題を解決するための手段】この目的を達成するため
に、本発明の半導体装置の製造方法は、B,Pを含むシ
リコン酸化膜にコンタクト用の穴を形成し、常圧CVD
法によってPを含む酸化膜を堆積し、800℃以上の酸
素雰囲気中で熱処理を行う構成を有している。
In order to achieve this object, a method of manufacturing a semiconductor device according to the present invention comprises forming a contact hole in a silicon oxide film containing B and P,
An oxide film containing P is deposited by a method, and heat treatment is performed in an oxygen atmosphere at 800 ° C. or higher.

【0007】[0007]

【作用】この構成によって常圧CVD法によって堆積し
たPを含むシリコン酸化膜は下地であるB,Pを含むシ
リコン酸化膜とドライエッチングレートがほぼ同等であ
り、そのためにクラウン状の突起の発生を防止すること
が可能となった。また熱処理を行うことにより、従来方
法よりもポリシリコン膜のコンタクト部における絶縁耐
圧の向上が達成できる。
With this configuration, the silicon oxide film containing P deposited by the normal pressure CVD method has a dry etching rate substantially equal to that of the silicon oxide film containing B and P which are the bases. It became possible to prevent. Further, by performing the heat treatment, the dielectric strength at the contact portion of the polysilicon film can be improved more than the conventional method.

【0008】[0008]

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
An embodiment of the present invention will be described below with reference to the drawings.

【0009】図1は本発明の一実施例における半導体装
置の製造方法の工程断面図である。まず図1(a)に示
すようにシリコン基板1の上にシリコン酸化膜1aを介
してポリシリコンゲート2を形成し、その上にシリコン
窒化膜3を約400Å形成する。その上にポリシリコン
膜4,シリコン窒化膜5,ポリシリコン膜6を形成す
る。さらに、ホトレジストパターンを形成してB,Pを
含むシリコン酸化膜7をRIEによってエッチングした
後にホトレジストを除去し、ポリシリコン層6を塩素を
含有するエッチングガスを用いてドライエッチングす
る。その次に図1(b)に示すように、常圧CVD法に
より、Pを含むシリコン酸化膜8を堆積する。その後、
900℃、酸素雰囲気中で30分の熱処理を実施する。
次に図1(c)に示すようにシリコン酸化膜8をエッチ
ングし、穴の側壁にシリコン酸化膜8aを残す。この
時、下地である窒化膜3を同時にエッチングし、シリコ
ン基板1を露出させる。なお、図1(b),図1(c)
における9はポリシリコン酸化膜である。
FIG. 1 is a process sectional view of a method of manufacturing a semiconductor device according to an embodiment of the present invention. First, as shown in FIG. 1A, a polysilicon gate 2 is formed on a silicon substrate 1 via a silicon oxide film 1a, and a silicon nitride film 3 is formed thereon by about 400.degree. A polysilicon film 4, a silicon nitride film 5, and a polysilicon film 6 are formed thereon. Further, after forming a photoresist pattern and etching the silicon oxide film 7 containing B and P by RIE, the photoresist is removed, and the polysilicon layer 6 is dry-etched using an etching gas containing chlorine. Then, as shown in FIG. 1B, a silicon oxide film 8 containing P is deposited by normal pressure CVD. afterwards,
A heat treatment is performed at 900 ° C. in an oxygen atmosphere for 30 minutes.
Next, as shown in FIG. 1C, the silicon oxide film 8 is etched to leave the silicon oxide film 8a on the side wall of the hole. At this time, the underlying nitride film 3 is simultaneously etched to expose the silicon substrate 1. 1 (b) and 1 (c).
9 is a polysilicon oxide film.

【0010】[0010]

【発明の効果】以上のように本発明は、常圧CVD法に
よってPを含有するシリコン酸化膜を形成し、その後8
00℃以上の酸化雰囲気で熱処理を行うことにより、コ
ンタクトの上面にクラウン状の突起が発生するのを防止
することができ、さらには、ポリシリコン膜のコンタク
ト部における絶縁耐圧の向上を可能とする優れた半導体
装置の製造方法を実現できるものである。
As described above, according to the present invention, a P-containing silicon oxide film is formed by a normal pressure CVD method,
By performing the heat treatment in an oxidizing atmosphere at a temperature of 00 ° C. or higher, it is possible to prevent the occurrence of a crown-shaped protrusion on the upper surface of the contact, and to further improve the withstand voltage in the contact portion of the polysilicon film. An excellent method of manufacturing a semiconductor device can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例における半導体装置の製造方
法の工程断面図
FIG. 1 is a process sectional view of a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】従来の半導体装置の製造方法の工程断面図FIG. 2 is a process sectional view of a conventional semiconductor device manufacturing method.

【符号の説明】[Explanation of symbols]

1 シリコン基板(半導体基板) 5 シリコン窒化膜 6 ポリシリコン膜 7 シリコン酸化膜 8 シリコン酸化膜 Reference Signs List 1 silicon substrate (semiconductor substrate) 5 silicon nitride film 6 polysilicon film 7 silicon oxide film 8 silicon oxide film

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 H01L 21/3065 H01L 27/108 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 H01L 21/3065 H01L 27/108

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板の上に形成されたボロン、りん
を含有するシリコン酸化膜の上にホトレジストパターン
を形成し、前記ホトレジストパターンをマスクとして前
記シリコン酸化膜を異方性エッチングする工程と、ホト
レジストパターンを除去した後前記シリコン酸化膜の下
に形成されているポリシリコン膜を下地であるシリコン
窒化膜に対して選択的にエッチングする工程と、常圧化
学気相蒸着法によりりんを含有するシリコン酸化膜を堆
積する工程と、酸素雰囲気中、800℃以上で熱処理を
行なう工程と、その後前記シリコン窒化膜を前記半導体
基板に対して選択的にエッチングする工程とを有する半
導体装置の製造方法。
A step of forming a photoresist pattern on a silicon oxide film containing boron and phosphorus formed on a semiconductor substrate and anisotropically etching the silicon oxide film using the photoresist pattern as a mask; After the photoresist pattern is removed, a polysilicon film formed under the silicon oxide film is selectively etched with respect to a silicon nitride film as an underlayer, and phosphorus is contained by a normal pressure chemical vapor deposition method. A method for manufacturing a semiconductor device, comprising: a step of depositing a silicon oxide film; a step of performing heat treatment at 800 ° C. or higher in an oxygen atmosphere; and a step of selectively etching the silicon nitride film with respect to the semiconductor substrate.
JP3006160A 1991-01-23 1991-01-23 Method for manufacturing semiconductor device Expired - Fee Related JP3003804B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3006160A JP3003804B2 (en) 1991-01-23 1991-01-23 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3006160A JP3003804B2 (en) 1991-01-23 1991-01-23 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH04239749A JPH04239749A (en) 1992-08-27
JP3003804B2 true JP3003804B2 (en) 2000-01-31

Family

ID=11630777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3006160A Expired - Fee Related JP3003804B2 (en) 1991-01-23 1991-01-23 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3003804B2 (en)

Also Published As

Publication number Publication date
JPH04239749A (en) 1992-08-27

Similar Documents

Publication Publication Date Title
EP0113517B1 (en) Method for forming an isolation region
JP2001057386A (en) Polycrystal silicon contact plug forming method by use of etch-back and manufacture for semiconductor device using the same
JPH09172166A (en) Forming method of semiconductor integrated circuit
JP3414590B2 (en) Method for manufacturing semiconductor device
JP3241020B2 (en) Method for manufacturing semiconductor device
JP3003804B2 (en) Method for manufacturing semiconductor device
JPH11121621A (en) Method of forming self-aligned contact hole
JPH08203886A (en) Method of isolating semiconductor element
US5977608A (en) Modified poly-buffered isolation
JPH1126571A (en) Manufacture of semiconductor device
JPH0729971A (en) Manufacture of semiconductor device
JPH0313745B2 (en)
JP2707536B2 (en) Method for manufacturing semiconductor device
KR100203906B1 (en) Method for forming an element isolation region in a semiconductor device
JPH0799178A (en) Manufacture of semiconductor device
JPH04230024A (en) Manufacture of semiconductor device
JP3178444B2 (en) Method for manufacturing semiconductor device
JP2002100670A (en) Semiconductor device and its manufacturing method
JP2874070B2 (en) Method for manufacturing semiconductor device
JP2874071B2 (en) Method for manufacturing semiconductor device
JPH09260664A (en) Manufacture of semiconductor device
JPH09260349A (en) Manufacture of semiconductor device
JPH05206056A (en) Manufacture of semiconductor device
JPH05326726A (en) Manufacture of semiconductor device
JPH07240461A (en) Fabrication of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees