JP2999541B2 - Photoelectric conversion element, optical sensor and method for producing the same - Google Patents
Photoelectric conversion element, optical sensor and method for producing the sameInfo
- Publication number
- JP2999541B2 JP2999541B2 JP2278757A JP27875790A JP2999541B2 JP 2999541 B2 JP2999541 B2 JP 2999541B2 JP 2278757 A JP2278757 A JP 2278757A JP 27875790 A JP27875790 A JP 27875790A JP 2999541 B2 JP2999541 B2 JP 2999541B2
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- electrode layer
- photoelectric conversion
- conversion element
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は、光電変換素子およびその製法ならびに、そ
の光電変換素子を用いた光センサに関する。Description: TECHNICAL FIELD The present invention relates to a photoelectric conversion element, a method for producing the same, and an optical sensor using the photoelectric conversion element.
特開昭63−299269号や特開平１−278076号で開示され
ている導波路型光センサにおいては、導波路端面から光
を取り込む構成を取るため、明るさを考えた場合、特開
昭63−299269号の明細書中にも述べられているように導
波路コア層の厚さとしては５μｍ以上が望ましい。The waveguide type optical sensor disclosed in JP-A-63-299269 and JP-A-1-278076 adopts a configuration in which light is taken in from the end face of the waveguide. As described in the specification of JP-299269, the thickness of the waveguide core layer is desirably 5 μm or more.
しかしながら、特開昭63−299269号で示されているよ
うに導波路が各光電変換素子に対応して、個別に線状に
形成されている場合においては第１図に示すように、信
号読み出し用配線５や上部電極１が導波路断面２を横切
る形で配線されるため導波路膜厚が５μｍ以上と厚い場
合においては第１図（ｂ）の断面図で明らかなように配
線５の段切れ等の不具合が生じ易い。However, in the case where the waveguides are individually formed linearly in correspondence with each photoelectric conversion element as shown in JP-A-63-299269, as shown in FIG. In the case where the thickness of the waveguide is as large as 5 μm or more, the wiring 5 and the upper electrode 1 are wired so as to cross the waveguide section 2 as shown in the sectional view of FIG. Inconveniences such as breakage are likely to occur.
特開平１−278076号においては、第２図に示すように
光電変換素子を構成する下部電極層４、光導電層３、上
部電極層１共に光導波路基部（本発明で言う光導波路平
面部）に形成されているため前の段切れの心配はない
が、光電変換部が導波路平面部に形成されているため光
センサの線密度が高い場合、例えば16本/mm〜48本/mmの
高密度光センサへの応用を考えた場合、導波路が光電変
換部において分離されていないことによる分解能の劣化
が予想される。In Japanese Patent Application Laid-Open No. 1-278076, as shown in FIG. 2, the lower electrode layer 4, the photoconductive layer 3, and the upper electrode layer 1 constituting the photoelectric conversion element are all optical waveguide bases (optical waveguide flat portions in the present invention). There is no concern about the previous step breaking because it is formed, but when the photoelectric conversion part is formed in the waveguide flat part, the linear density of the optical sensor is high, for example, 16 lines / mm to 48 lines / mm When application to a high-density optical sensor is considered, degradation in resolution due to the waveguide not being separated in the photoelectric conversion unit is expected.
本発明の目的は、上記段切れ等の心配が無く且、高密
度のセンサに適した光導波路型センサを提供する点にあ
る。SUMMARY OF THE INVENTION An object of the present invention is to provide an optical waveguide type sensor suitable for a high-density sensor without being concerned about the disconnection of the step and the like.
第１の本発明は、光導波路櫛歯部及び光導波路平面部
からなる光導波路膜上に形成された光電変換素子におい
て、上記光電変換素子を構成する下部電極層、光導電
層、上部電極層のうち光導電層は光導波路櫛歯部領域内
に形成され、下部電極層及び上部電極層は、光導波路櫛
歯部及び平面部にまたがる領域内に形成されていること
を特徴とする光電変換素子に関する。According to a first aspect of the present invention, there is provided a photoelectric conversion element formed on an optical waveguide film including an optical waveguide comb-teeth portion and an optical waveguide plane portion, wherein the lower electrode layer, the photoconductive layer, and the upper electrode layer constituting the photoelectric conversion element are provided. Wherein the photoconductive layer is formed in the optical waveguide comb tooth region, and the lower electrode layer and the upper electrode layer are formed in the region extending over the optical waveguide comb tooth portion and the plane portion. Related to the element.
第２の本発明は光導波路櫛歯部及び光導波路平面部か
らなる光導波路膜上に形成された光電変換素子及び光電
変換素子を駆動するための薄膜トランジスタ素子よりな
る光センサにおいて、上記光電変換素子を構成する下部
電極層、光導電層、上部電極層のうち光導電層は光導波
路櫛歯部領域内に形成され、下部電極層及び上部電極層
は光導波路櫛歯部及び平面部にまたがる領域内に形成さ
れ、上記薄膜トランジスタは光導波路平面部上に形成さ
れていることを特徴とする光センサに関する。According to a second aspect of the present invention, there is provided an optical sensor including a photoelectric conversion element formed on an optical waveguide film including an optical waveguide comb portion and an optical waveguide plane portion, and a thin film transistor element for driving the photoelectric conversion element. Of the lower electrode layer, the photoconductive layer, and the upper electrode layer, the photoconductive layer is formed in the optical waveguide comb-teeth region, and the lower electrode layer and the upper electrode layer are regions that span the optical waveguide comb-teeth portion and the plane portion. Wherein the thin film transistor is formed on an optical waveguide plane portion.
第３の本発明は下部電極層、光導電層および上部電極
層を、光導波路の光進行方向に平行した方向にのみパタ
ーニングが可能なように構成された光導波路形成用マス
クを用いてパターニングすることを特徴とする請求項１
記載の光電変換素子を製造する方法に関する。According to a third aspect of the present invention, the lower electrode layer, the photoconductive layer, and the upper electrode layer are patterned by using an optical waveguide forming mask configured to be patternable only in a direction parallel to the light traveling direction of the optical waveguide. 2. The method according to claim 1, wherein
The present invention relates to a method for manufacturing the photoelectric conversion element described above.
本発明の構成例を第３図に示す。本発明の特徴は光導
波路が櫛歯部15及び平面部12からなり、光電変換素子を
構成する光導電層13、下部電極層14、上部電極層11の
内、光導電層13は導波路櫛歯部15領域内に形成され、下
部及び上部電極層14、11は、導波路櫛歯部15及び平面部
12にまたがる領域に形成されている点である。FIG. 3 shows a configuration example of the present invention. A feature of the present invention is that the optical waveguide includes a comb tooth portion 15 and a plane portion 12, and among the photoconductive layer 13, the lower electrode layer 14, and the upper electrode layer 11 constituting the photoelectric conversion element, the photoconductive layer 13 is a waveguide comb. The lower and upper electrode layers 14 and 11 are formed in the tooth portion 15 region, and the waveguide comb tooth portion 15 and the planar portion
This is a point formed in a region extending over twelve.
本発明によれば光導電層13は、導波路櫛歯部15領域内
に形成されているため、光導電層13間の光のクロストー
クは生ぜず下部及び上部電極層14、11は導波路櫛歯部15
及び平面部12にまたがる領域に形成されており、第３図
（ｂ）の断面図で示したように配線が導波路断面を横切
ることがないため段切れの心配がない。According to the present invention, since the photoconductive layer 13 is formed in the region of the waveguide comb tooth portion 15, light crosstalk between the photoconductive layers 13 does not occur, and the lower and upper electrode layers Comb 15
In addition, since the wiring does not cross the waveguide cross section as shown in the cross-sectional view of FIG. 3B, there is no fear of disconnection.
第４図は、本発明の別の構成例を示したもので、光電
変換素子と共に、光電変換素子を駆動するための薄膜ト
ランジスタ16が基板上に形成された場合の構成である。
この場合、薄膜トランジスタ16は導波路平面部12領域内
に形成されるため、基板の凸凹によるトランジスタ特性
の劣化は生じない。FIG. 4 shows another configuration example of the present invention, in which a photoelectric conversion element and a thin film transistor 16 for driving the photoelectric conversion element are formed on a substrate.
In this case, since the thin film transistor 16 is formed in the waveguide plane portion 12, the transistor characteristics do not deteriorate due to the unevenness of the substrate.
ところで光導電膜を導波路櫛歯部15に形成する場合、
光導電膜の上下に、上部電極及び下部電極を形成する
が、通常形成した薄膜をフォトリソグラフィを用いてパ
ターニングする場合、各層間のアライメント精度を考慮
して、上層に形成する層は、下層に形成する層の内側に
納まるようにパターニングを行なう。By the way, when forming a photoconductive film on the waveguide comb tooth portion 15,
An upper electrode and a lower electrode are formed above and below the photoconductive film.When patterning a normally formed thin film using photolithography, the upper layer is formed as a lower layer in consideration of the alignment accuracy between the layers. Patterning is performed so as to fit inside the layer to be formed.
しかしながら導波路型センサにおいて、通常のフォト
リソ工程で光電変換素子を形成する場合、第５図に示す
ように高密度センサにおいては、導波路の巾に比べて、
実際に光電変換素子として働く領域（光導電膜が上部及
び下部電極にはさまれた領域）が非常に狭くなってしま
い、導波路内を伝搬してくる光の利用効率が小さくなっ
てしまう。However, in the case of forming a photoelectric conversion element in a normal photolithography process in a waveguide type sensor, as shown in FIG. 5, in a high-density sensor, as compared with the width of the waveguide,
The region that actually functions as a photoelectric conversion element (the region where the photoconductive film is sandwiched between the upper and lower electrodes) becomes very narrow, and the utilization efficiency of light propagating in the waveguide is reduced.
そこで第６図（ａ）に示すように、光導波路の光進行
方向に直行した方向のみのパターニングを下部電極層1
4、光導電層13、上部電極層11において行ない、次に第
６図（ｂ）に示す光導波路形成用マスク16を用いて、光
導波路層、及び光電変換素子の光進行方向と平行した方
向のパターニングを行なう。Therefore, as shown in FIG. 6A, patterning is performed only in the direction perpendicular to the light traveling direction of the optical waveguide in the lower electrode layer 1.
4. Performed on the photoconductive layer 13 and the upper electrode layer 11, and then, using the optical waveguide forming mask 16 shown in FIG. 6B, in the direction parallel to the light traveling direction of the optical waveguide layer and the photoelectric conversion element. Is performed.
これにより光導波路の巾と光電変換素子の巾をほぼ同
じにすることが出来る。Thereby, the width of the optical waveguide and the width of the photoelectric conversion element can be made substantially the same.
尚、本発明でいう上部、下部電極層11、14とは光導電
層13と直接接する電極層のみでなく、これらの電極と電
気的に導通する電気配線のための薄膜も含んで総称す
る。例えば、光導電膜としてａ−Si薄膜を用いる場合、
上部電極層としてａ−Si層と直接、接する層としてはCr
薄膜を、又、上部電極の配線の層としてはAl薄膜を用い
ることがあるが、本発明ではこれらCr薄膜、Al薄膜両者
を総称して上部電極層と呼ぶ。下部電極層についても同
様であり、例えば、第１図で示した信号読み出し用配線
５は、下部電極層４と電気的に導通されているため、本
発明でいう下部電極層に含まれる。The upper and lower electrode layers 11 and 14 referred to in the present invention include not only the electrode layer directly in contact with the photoconductive layer 13 but also a thin film for electrical wiring electrically connected to these electrodes. For example, when an a-Si thin film is used as a photoconductive film,
The layer directly in contact with the a-Si layer as the upper electrode layer is Cr
In some cases, a thin film and an Al thin film are used as a wiring layer of the upper electrode. In the present invention, both the Cr thin film and the Al thin film are collectively referred to as an upper electrode layer. The same applies to the lower electrode layer. For example, the signal readout wiring 5 shown in FIG. 1 is included in the lower electrode layer according to the present invention because it is electrically connected to the lower electrode layer 4.
本発明で用いられる光センサの基板材としては、石
英、ホウケイ酸ガラス、アルミナ等が用いられる。又、
光導波路層としては、石英薄膜、シリコン窒化膜、シリ
コン酸窒化膜等が用いられる。又、光導電層としては、
ａ−Si薄膜、Poly−Si薄膜、Si単結晶薄膜、CdS,Se等が
用いられる。As the substrate material of the optical sensor used in the present invention, quartz, borosilicate glass, alumina or the like is used. or,
As the optical waveguide layer, a quartz thin film, a silicon nitride film, a silicon oxynitride film, or the like is used. Also, as the photoconductive layer,
An a-Si thin film, a Poly-Si thin film, a Si single crystal thin film, CdS, Se and the like are used.
又、上部電極層としてはCr薄膜、Al薄膜、Ｗ薄膜等が
用いられ、下部電極としては、ITO薄膜、Au薄膜、Cr薄
膜、Al薄膜等が用いられる。Further, a Cr thin film, an Al thin film, a W thin film or the like is used as the upper electrode layer, and an ITO thin film, Au thin film, Cr thin film, Al thin film or the like is used as the lower electrode.
薄膜トランジスタとしてはａ−Si薄膜トランジスタ、
Poly−Si薄膜トランジスタ、SOIトランジスタ等が用い
られる。A-Si thin film transistor as a thin film transistor,
Poly-Si thin film transistors, SOI transistors and the like are used.
実施例１ 第３図で示した構成の具体的な作成法を示す。基板と
してはパイレックスガラスを用いた。基板厚みは1mmと
した。基板７上にまず光電変換部への基板側からの迷光
を防ぐ目的で、Cr遮光層をスパッタリング法によって形
成した。基板温度80℃,Arガス圧5mTorr、RFパワー2W/cm
2とした。膜厚は1000Åである。さらにCr表面に同じく
スパッタリング法によって酸化クロム膜を形成した。基
板温度80℃、Arガス分圧5mTorr、酸素ガス分圧2mTorr、
RFパワー2W/cm2とした。膜厚は300Åである。Cr膜上に
酸化クロム膜を形成する目的は導波路からクラッド層を
介して出射される放射モードに対する遮光層の反対率を
減らすことにより、光電変換部に入射される導波モード
以外の迷光を防ぐ。次にRFプラズマCVD法により導波路
用SiON膜を形成した。初めにクラッド層を５μｍ形成し
た。原料ガスはシラン、窒素、炭素ガスを用いた。それ
ぞれのガス流量比は1:20:40とした。基板温度200℃、RF
パワー、100mW/cm2、ガス圧1Torrとした。膜の屈折率ｎ
＝1.46であった。次に原料ガスの組成比を1:50:40とし
て、コア層を形成した。基板温度200℃、RFパワー100mW
/cm2、ガス圧1Torrとした。膜の屈折率ｎ＝1.50であっ
た。膜厚は20μｍである。Example 1 A specific method for creating the configuration shown in FIG. 3 will be described. Pyrex glass was used as the substrate. The substrate thickness was 1 mm. First, a Cr light-shielding layer was formed on the substrate 7 by a sputtering method for the purpose of preventing stray light from entering the photoelectric conversion portion from the substrate side. Substrate temperature 80 ° C, Ar gas pressure 5mTorr, RF power 2W / cm
And 2 . The thickness is 1000 °. Further, a chromium oxide film was formed on the Cr surface by the same sputtering method. Substrate temperature 80 ° C, Ar gas partial pressure 5mTorr, oxygen gas partial pressure 2mTorr,
RF power was set to 2 W / cm 2 . The film thickness is 300 °. The purpose of forming the chromium oxide film on the Cr film is to reduce the reciprocal ratio of the light-shielding layer to the radiation mode emitted from the waveguide through the cladding layer, so that stray light other than the waveguide mode incident on the photoelectric conversion unit is reduced. prevent. Next, a waveguide SiON film was formed by RF plasma CVD. First, a cladding layer of 5 μm was formed. The source gas used was silane, nitrogen, and carbon gas. Each gas flow ratio was 1:20:40. Substrate temperature 200 ℃, RF
The power, 100 mW / cm 2 and gas pressure were 1 Torr. Refractive index n of the film
= 1.46. Next, a core layer was formed with the composition ratio of the source gas being 1:50:40. Substrate temperature 200 ℃, RF power 100mW
/ cm 2 and a gas pressure of 1 Torr. The refractive index of the film was n = 1.50. The thickness is 20 μm.
次に光電変換素子の下部電極層14としてITO膜をスパ
ッタリング法で形成した。基板温度150℃、Arガス分圧2
mTorr,酸素ガス分圧3mTorr,RFパワー1W/cm2とした。膜
厚は1800Åである。作成した下部電極層14を第３図の形
状にパターニングした後、層間絶縁膜としてSiON膜を50
00Å形成した。成膜条件はクラッド層と全く同じであ
る。次に層間絶縁膜の一部にITOとのコンタクトホール
を形成し、その上にRFプラズマCVD法によりａ−Si光導
電層13を形成した。基板温度250℃、圧力1Torr、RFパワ
ー100mW/cm2原料ガスとしては、シラン及び水素を用い
たシラン、水素組成比は1:4とした。膜厚は１μｍに作
成した。第３図の形状に光導電層13をパターニング後、
再度前条件と同じ条件で、層間絶縁膜を形成した。膜厚
は、3000Åとした。次に形成した層間絶縁膜の一部に光
導電層13とのコンタクトホールを形成した。次に上部電
極層11として、Al膜をスパッタリング法によって形成し
た。基板温度80℃、Arガス圧5mTorr,RFパワー2W/cm2と
した。膜厚は2000Åである。上部電極層11を第３図の形
状にパターンニング後、最後にECRエッチング法を用い
て光導波路のエッチングを行なった。エッチングガスと
してはCHF3ガスを用いμ波パワー500W、グリッド加速電
圧500Vとした。エッチング形状は第３図（ａ）、（ｂ）
に示す通りである。Next, an ITO film was formed as a lower electrode layer 14 of the photoelectric conversion element by a sputtering method. Substrate temperature 150 ℃, Ar gas partial pressure 2
mTorr, oxygen gas partial pressure 3 mTorr, and RF power 1 W / cm 2 . The film thickness is 1800Å. After patterning the formed lower electrode layer 14 into the shape shown in FIG. 3, a SiON film is formed as an interlayer insulating film.
00 ° formed. The deposition conditions are exactly the same as for the cladding layer. Next, a contact hole with ITO was formed in a part of the interlayer insulating film, and an a-Si photoconductive layer 13 was formed thereon by RF plasma CVD. Substrate temperature 250 ° C., pressure 1 Torr, RF power 100 mW / cm 2 As raw material gas, silane using silane and hydrogen, and the hydrogen composition ratio was 1: 4. The film thickness was 1 μm. After patterning the photoconductive layer 13 into the shape of FIG. 3,
Again, under the same conditions as the previous conditions, an interlayer insulating film was formed. The film thickness was 3000 °. Next, a contact hole with the photoconductive layer 13 was formed in a part of the formed interlayer insulating film. Next, as the upper electrode layer 11, an Al film was formed by a sputtering method. The substrate temperature was 80 ° C., the Ar gas pressure was 5 mTorr, and the RF power was 2 W / cm 2 . The film thickness is 2000 °. After patterning the upper electrode layer 11 into the shape shown in FIG. 3, finally, the optical waveguide was etched by using the ECR etching method. CHF 3 gas was used as an etching gas, and a microwave power of 500 W and a grid acceleration voltage of 500 V were used. Etching shapes are shown in FIGS. 3 (a) and (b)
As shown in FIG.
実施例２ 第４図で示した構成の具体的な作成法を示す。基板と
しては、石英ガラスを用いた。基板厚みは2mmとした。
基板上に、まず光電変換部への基板側からの迷光を防ぐ
目的で、タングステンシリサイド膜をスパタリング法で
作成した。基板温度200℃,Arガス圧5mTorr,RFパワー2W/
cm2とした。膜圧は1000Åである。次にRFプラズマCVD法
により導波路クラッド層及びコア層を形成した。作成条
件は第３図実施例１の作成法と同じである。次に薄膜ト
ランジスタ用薄膜として、ポリシリコン薄膜を形成し
た。シランを原料ガスとする熱CVD法を用いて1000Å形
成した。成膜温度は600℃、ガス圧は0.1Torrである。成
膜した薄膜をトランジスタ形状にパターニングした後、
ゲート酸化膜を熱酸化法により形成した。膜厚は500Å
とした。次にトランジスタ16のゲート電極としてポリシ
リコン薄膜を形成した。作成条件は上述のポリシリコン
薄膜と同じである。膜厚は2000Åとした。Example 2 A specific method for creating the configuration shown in FIG. 4 will be described. Quartz glass was used as the substrate. The substrate thickness was 2 mm.
First, a tungsten silicide film was formed on the substrate by a sputtering method for the purpose of preventing stray light from flowing into the photoelectric conversion unit from the substrate side. Substrate temperature 200 ℃, Ar gas pressure 5mTorr, RF power 2W /
cm 2 . The membrane pressure is 1000 圧. Next, a waveguide cladding layer and a core layer were formed by an RF plasma CVD method. The preparation conditions are the same as those in the first embodiment shown in FIG. Next, a polysilicon thin film was formed as a thin film for a thin film transistor. It was formed to a thickness of 1000 Å using a thermal CVD method using silane as a source gas. The film forming temperature is 600 ° C. and the gas pressure is 0.1 Torr. After patterning the formed thin film into a transistor shape,
A gate oxide film was formed by a thermal oxidation method. 500Å
And Next, a polysilicon thin film was formed as a gate electrode of the transistor 16. The preparation conditions are the same as those for the above-mentioned polysilicon thin film. The film thickness was 2000 mm.
次に層間絶縁膜としてSiON膜を形成した。作成条件は
導波路クラッド層と同じである。次に下部電極層14、光
導電層13、上部電極層11を順次第４図に示す形状に作成
した。作成条件は実施例１の作成法で示したそれぞれ対
応する作成条件と同じである。最後にECRエッチング法
を用いて光導波路のパターニングを行なった。エッチン
グ条件は実施例１と同じである。Next, a SiON film was formed as an interlayer insulating film. The preparation conditions are the same as those for the waveguide cladding layer. Next, the lower electrode layer 14, the photoconductive layer 13, and the upper electrode layer 11 were sequentially formed in the shape shown in FIG. The creation conditions are the same as the corresponding creation conditions shown in the creation method of the first embodiment. Finally, the optical waveguide was patterned using the ECR etching method. The etching conditions are the same as in the first embodiment.
実施例３ 光電変換素子形成の工程の一部に第６図（ｂ）で示し
た、光導波路層形成用マスク16を用いた場合の具体的な
作成法を示す。基板としてはパイレックスガラスを用い
た。基板厚みは1mmとした。基板上にCr遮光層、光導波
路クラッド層、光導波路コア層を順次形成する。作成条
件膜厚は実施例１の作成法と同一である。次に下部電極
層14を実施例１の作成法と同条件で成膜した後、第６図
の（ａ）で示したような形状にパターニングを行なう。
次に光導電層13を実施例１の作成法と同条件で成膜した
後、第６図の（ａ）で示した形状にパターニングを行な
う。次に上部電極層11を実施例１の作成法と同条件で成
膜した後、第６図（ａ）で示した形状にパターニングを
行なう。次に光導波路マスクを作成する。すなわち、ポ
ジレジスト（商品名シュプレー1400）を塗布後第６図の
（ｂ）の形状にパターニングしてレジストよりなる光導
波路マスク16を作成する。これをマスクとして上部電極
層11、光導電層13、下部電極層14、光導波路層を順次エ
ッチングする。Example 3 A specific method for forming the optical waveguide layer using the optical waveguide layer forming mask 16 shown in FIG. 6B will be described as a part of the photoelectric conversion element forming process. Pyrex glass was used as the substrate. The substrate thickness was 1 mm. A Cr light shielding layer, an optical waveguide clad layer, and an optical waveguide core layer are sequentially formed on a substrate. Production conditions The film thickness is the same as the production method of the first embodiment. Next, after the lower electrode layer 14 is formed under the same conditions as in the method of the first embodiment, patterning is performed into a shape as shown in FIG.
Next, after forming the photoconductive layer 13 under the same conditions as those of the production method of the first embodiment, patterning is performed into the shape shown in FIG. Next, after the upper electrode layer 11 is formed under the same conditions as those of the production method of the first embodiment, patterning is performed into the shape shown in FIG. Next, an optical waveguide mask is formed. That is, after coating a positive resist (trade name: Spree 1400), an optical waveguide mask 16 made of a resist is formed by patterning into a shape shown in FIG. 6B. Using this as a mask, the upper electrode layer 11, the photoconductive layer 13, the lower electrode layer 14, and the optical waveguide layer are sequentially etched.
尚、光導波路マスク16としては上記ポジレジストの他
に、ネガレジスト配線用二次電極等を用いることが出来
る。As the optical waveguide mask 16, a secondary electrode for negative resist wiring or the like can be used in addition to the above positive resist.
又、第６図で示した工程は第４図で示した薄膜トラン
ジスタを有する場合にも適用出来ることは明らかであ
る。It is clear that the process shown in FIG. 6 can be applied to the case where the thin film transistor shown in FIG. 4 is provided.
また、特に光導波路マスク16として、二次電極を用い
る場合においては二次電極を導波路マスク形状にパター
ニングし、光電変換素子導波路を形成後再度、配線パタ
ーン形状にパターニングを行なう。二次電極材料として
はCr、Al、Ti、Ｗ、WSi、Mo、MoSi等が用いられるが、
これらの材料は特に導波路をエッチングするECRエッチ
ング法において、耐エッチング特性が優れており有機系
のレジストを用いた場合と比較して選択比が向上し導波
路の側面形状が急峻に出来るといる利点を有する。In particular, when a secondary electrode is used as the optical waveguide mask 16, the secondary electrode is patterned into a waveguide mask shape, and after forming a photoelectric conversion element waveguide, patterning is performed again into a wiring pattern shape. Cr, Al, Ti, W, WSi, Mo, MoSi, etc. are used as the secondary electrode material,
These materials have excellent etching resistance, especially in the ECR etching method that etches the waveguide, and the selectivity is improved and the side profile of the waveguide can be sharpened compared to the case where an organic resist is used. Has advantages.
請求項１において、光導電層は光導波路櫛歯部内に形
成され、上部及び下部電極層は光導波路櫛歯部及び平面
部にまたがる領域に形成されているため高い分解能を持
ち、且、段切れの心配がない光センサが実現出来る。In claim 1, the photoconductive layer is formed in the optical waveguide comb-teeth portion, and the upper and lower electrode layers are formed in a region extending over the optical waveguide comb-teeth portion and the plane portion, so that the photoconductive layer has high resolution and is stepped. An optical sensor can be realized without worrying about the above.
請求項２において光導電層は、光導波路櫛歯部内に形
成され、上部及び下部電極層は光導波路櫛歯部及び平面
部にまたがる領域に形成され、薄膜トランジスタは光導
波路平面部に形成されているため高い分解能を持ち、
且、段切れや基板の凸凹によるトランジスタ特性の劣化
のない駆動回路一体型の光センサが実現出来る。In claim 2, the photoconductive layer is formed in the optical waveguide comb-tooth portion, the upper and lower electrode layers are formed in a region extending over the optical waveguide comb-tooth portion and the flat portion, and the thin film transistor is formed in the optical waveguide flat portion. With high resolution,
In addition, it is possible to realize an optical sensor integrated with a drive circuit without deterioration of transistor characteristics due to disconnection of steps or unevenness of the substrate.
請求項３において、光導波路形成用マスクを用いて、
光電変換素子のパターニングの１部を行なっているため
光導波路の巾と光電変換素子の巾をほぼ等しくする事が
出来、光導波路内を伝搬する光の利用効率が高い光導波
路型光センサが実現出来る。In claim 3, using the optical waveguide forming mask,
Since a part of the patterning of the photoelectric conversion element is performed, the width of the optical waveguide can be made almost equal to the width of the photoelectric conversion element, and an optical waveguide type optical sensor with high utilization efficiency of light propagating in the optical waveguide is realized. I can do it.
第１図（ａ）は、段切れが生ずるタイプの従来型光電変
換素子の平面図、第１図（ｂ）はその断面図であり、第
２図は、段切れの心配はないが分解能の低い従来型光電
変換素子の斜視図であり、第３図（ａ）は、本発明光電
変換素子の一具体例を示す平面図、第３図（ｂ）はその
断面図であり、第４図は本発明光センサの一具体例を示
す平面図であり、第５図（ａ）は低密度光電変換素子
の、第５図（ｂ）は高密度光電変換素子のモデル的平面
図であり、第６図（ａ）、（ｂ）、（ｃ）は本発明の光
導波路形成用マスクを用いた光電変換素子の製造工程図
である。 １……上部電極層、２……光導波路層 ３……光導電層、４……下部電極層 ５……信号読み出し用配線、６……光導波路膜 ７……基板、11……上部電極層 12……光導波路平面部、13……光導電層 14……下部電極層、15……光導波路櫛歯部 16……薄膜トランジスタFIG. 1 (a) is a plan view of a conventional photoelectric conversion element of a type in which disconnection occurs, FIG. 1 (b) is a cross-sectional view thereof, and FIG. FIG. 3 (a) is a plan view showing a specific example of a photoelectric conversion element of the present invention, FIG. 3 (b) is a cross-sectional view thereof, and FIG. FIG. 5A is a plan view showing a specific example of the optical sensor of the present invention, FIG. 5A is a model plan view of a low-density photoelectric conversion element, and FIG. 6 (a), 6 (b) and 6 (c) are manufacturing process diagrams of a photoelectric conversion element using the optical waveguide forming mask of the present invention. DESCRIPTION OF SYMBOLS 1 ... Upper electrode layer, 2 ... Optical waveguide layer 3 ... Photoconductive layer, 4 ... Lower electrode layer 5 ... Signal readout wiring, 6 ... Optical waveguide film 7 ... Substrate, 11 ... Upper electrode Layer 12: planar portion of optical waveguide, 13: photoconductive layer 14: lower electrode layer, 15: comb portion of optical waveguide 16: thin film transistor
フロントページの続き (72)発明者 秋山 省一 宮城県名取市高舘熊野堂字余方上５番地 の10 リコー応用電子研究所株式会社内 (56)参考文献 特開 平３−145764（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/146 H01L 31/08 H04N 1/028 Continuation of the front page (72) Inventor Shoichi Akiyama 5 Ricoh Applied Electronics Research Laboratories Co., Ltd., located at 5-5, Takadate Kumanodo, Natori City, Miyagi Prefecture (56) References JP-A-3-145646 (JP, A (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 27/146 H01L 31/08 H04N 1/028
Claims (3)
る光導波路膜上に形成された光電変換素子において、上
記光電変換素子を構成する下部電極層、光導電層、上部
電極層のうち光導電層は光導波路櫛歯部領域内に形成さ
れ、下部電極層及び上部電極層は光導波路櫛歯部及び平
面部にまたがる領域内に形成されていることを特徴とす
る光電変換素子。1. A photoelectric conversion element formed on an optical waveguide film comprising an optical waveguide comb-teeth portion and an optical waveguide plane portion, wherein the lower electrode layer, the photoconductive layer, and the upper electrode layer constituting the photoelectric conversion element are provided. The photoelectric conversion element, wherein the photoconductive layer is formed in a comb region of the optical waveguide, and the lower electrode layer and the upper electrode layer are formed in a region extending over the comb portion and the plane portion of the optical waveguide.
る光導波路膜上に形成された光電変換素子及び光電変換
素子を駆動するための薄膜トランジスタ素子よりなる光
センサにおいて、上記光電変換素子を構成する下部電極
層、光導電層、上部電極層のうち光導電層は光導波路櫛
歯部領域内に形成され、下部電極層及び上部電極層は、
光導波路櫛歯部及び平面部にまたがる領域内に形成さ
れ、上記薄膜トランジスタは、光導波路平面部上に形成
されていることを特徴とする光センサ。2. An optical sensor comprising a photoelectric conversion element formed on an optical waveguide film composed of an optical waveguide comb tooth part and an optical waveguide plane part and a thin film transistor element for driving the photoelectric conversion element. Of the constituent lower electrode layer, photoconductive layer, and upper electrode layer, the photoconductive layer is formed in the optical waveguide comb-teeth region, and the lower electrode layer and the upper electrode layer are
An optical sensor, wherein the thin film transistor is formed in a region extending over a comb portion and a plane portion of the optical waveguide, and the thin film transistor is formed on the plane portion of the optical waveguide.
を、光導波路の光進行方向に平行した方向にのみパター
ニングが可能なように構成された光導波路形成用マスク
を用いてパターニングすることを特徴とする請求項１記
載の光電変換素子を製造する方法。3. Patterning the lower electrode layer, the photoconductive layer, and the upper electrode layer using an optical waveguide forming mask configured to be capable of patterning only in a direction parallel to the light traveling direction of the optical waveguide. The method for manufacturing a photoelectric conversion element according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2278757A JP2999541B2 (en) | 1990-10-17 | 1990-10-17 | Photoelectric conversion element, optical sensor and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2278757A JP2999541B2 (en) | 1990-10-17 | 1990-10-17 | Photoelectric conversion element, optical sensor and method for producing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04152672A JPH04152672A (en) | 1992-05-26 |
| JP2999541B2 true JP2999541B2 (en) | 2000-01-17 |
Family
ID=17601768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2278757A Expired - Fee Related JP2999541B2 (en) | 1990-10-17 | 1990-10-17 | Photoelectric conversion element, optical sensor and method for producing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2999541B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4206328A1 (en) * | 1992-02-29 | 1993-09-02 | Sel Alcatel Ag | METHOD FOR PRODUCING OPTOELECTRONIC COMPONENTS |
-
1990
- 1990-10-17 JP JP2278757A patent/JP2999541B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04152672A (en) | 1992-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7763490B2 (en) | Thin film transistor substrate and method for fabricating the same | |
| JP3122453B2 (en) | Insulation structure for amorphous silicon thin film transistor | |
| US6407784B1 (en) | Reflection type liquid crystal display and method of fabricating the same | |
| JP2005506711A5 (en) | ||
| JP2999541B2 (en) | Photoelectric conversion element, optical sensor and method for producing the same | |
| JPH0638429B2 (en) | Thin film field effect transistor and manufacturing method thereof | |
| JPS60261174A (en) | Matrix array | |
| JPH08313934A (en) | Array substrate, its production, liquid crystal display device and its production | |
| JPS61224359A (en) | Manufacture of thin film transistor array | |
| KR100237684B1 (en) | Thin film transistor substrate and manufacturing method of the same | |
| JPH0617956B2 (en) | Liquid crystal display manufacturing method | |
| US5336906A (en) | Image sensor and method of manufacture | |
| JPS6189661A (en) | Manufacture of image sensor | |
| KR0175384B1 (en) | Method of producing thin film transistor for liquid crystal device | |
| JP3024555B2 (en) | Optical waveguide device and method of manufacturing the same | |
| KR20070072114A (en) | Liquid crystal display device and fabricating method | |
| JP2867518B2 (en) | Method of manufacturing self-aligned thin film transistor matrix | |
| JPH0519831B2 (en) | ||
| JPH0548106A (en) | Thin film transistor and its manufacture | |
| JP3023729B2 (en) | Liquid crystal display | |
| JP2842429B2 (en) | Thin film transistor, active matrix circuit substrate using the same, and image display device | |
| JP2889621B2 (en) | Image input device | |
| JPH0645357A (en) | Thin film transistor and its manufacture | |
| JP2573342B2 (en) | Light receiving element | |
| JPS61224363A (en) | Thin film transistor and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |