JP2997609B2 - Digital protection relay with automatic adjustment function - Google Patents

Digital protection relay with automatic adjustment function

Info

Publication number
JP2997609B2
JP2997609B2 JP5099394A JP9939493A JP2997609B2 JP 2997609 B2 JP2997609 B2 JP 2997609B2 JP 5099394 A JP5099394 A JP 5099394A JP 9939493 A JP9939493 A JP 9939493A JP 2997609 B2 JP2997609 B2 JP 2997609B2
Authority
JP
Japan
Prior art keywords
circuit
value
input
relay
correction value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5099394A
Other languages
Japanese (ja)
Other versions
JPH06315221A (en
Inventor
豊樹 上田
重遠 尾田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5099394A priority Critical patent/JP2997609B2/en
Publication of JPH06315221A publication Critical patent/JPH06315221A/en
Application granted granted Critical
Publication of JP2997609B2 publication Critical patent/JP2997609B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、電力系統を保護するデ
ジタル形保護継電器におけるアナログ入力信号の位相の
調整を自動的に行う自動調整機能を有するデジタル形保
護継電器に関するものである。
The present invention relates to relates to a digital protective relay having an automatic adjusting function for automatically adjusting the position phase of the analog input signal in the digital protective relay for protecting a power system.

【0002】[0002]

【従来の技術】図9は電気共同研究(電気共同研究会発
行)第41巻第4号に記載されている演算形デジタルリ
レーの基本構成である。図において、1は系統電圧や電
流を絶縁し、大きさを変換して取り込む補助トランス、
2’は入力の高周波成分を取り除くフィルタ回路、3は
複数の入力信号の同じ時刻の電圧を保持するためのサン
プルホールド回路(S/H)、4は複数の入力信号を切
り換えて1つを選ぶマルチプレクサ(MPX)、5はマ
ルチプレクサ4から出力されたアナログ信号をデジタル
信号に変換するA/D変換器(A/D)である。
2. Description of the Related Art FIG. 9 shows the basic configuration of an arithmetic digital relay described in Vol. 41, No. 4, published by Electric Joint Research (published by the Electric Joint Research Society). In the figure, 1 is an auxiliary transformer that insulates system voltage and current, converts the size and takes in the size,
2 'is a filter circuit for removing high-frequency components of the input, 3 is a sample-and-hold circuit (S / H) for holding the voltages of a plurality of input signals at the same time, and 4 is a circuit for switching a plurality of input signals to select one. Multiplexers (MPX) and 5 are A / D converters (A / D) for converting an analog signal output from the multiplexer 4 into a digital signal.

【0003】6はA/D変換したデータを記憶しておく
バッファ、7は後述するCPUとは別にサンプルホール
ド回路3・マルチプレクサ4・A/D変換器5・バッフ
ァ6を制御して決められた電気角毎に入力信号をA/D
変換する制御回路、8はクロック信号を発生するクロッ
ク信号発生回路(CLK)である。
Reference numeral 6 denotes a buffer for storing A / D-converted data, and reference numeral 7 denotes a buffer which is controlled by controlling a sample-and-hold circuit 3, a multiplexer 4, an A / D converter 5, and a buffer 6 separately from a CPU described later. A / D input signal for each electrical angle
A control circuit 8 for converting is a clock signal generation circuit (CLK) for generating a clock signal.

【0004】9’はデジタル処理を行うCPU、10’
はプログラムや固定データを格納しているROM、11
は可変データを格納するRAM、12は外部からの整定
を行うための整定回路、13はリレー要素の判定結果を
出力するためのインターフェイス回路、14は出力用の
補助リレーである。
[0004] 9 'is a CPU for performing digital processing, 10'
Is a ROM storing programs and fixed data, 11
Is a RAM for storing variable data, 12 is a setting circuit for setting from outside, 13 is an interface circuit for outputting a judgment result of a relay element, and 14 is an auxiliary relay for output.

【0005】次に動作について説明する。系統の電圧や
電流は補助トランス1、フィルタ回路2’を経て、サン
プルホールド回路3で一定の電気角の周期でサンプルホ
ールドされる。複数入力される入力信号の一つがマルチ
プレクサ4で選択され、A/D変換器5でデジタル信号
に変換されてバッファ6に格納される。
Next, the operation will be described. The voltage and current of the system pass through the auxiliary transformer 1 and the filter circuit 2 ', and are sampled and held by the sample and hold circuit 3 at a cycle of a constant electrical angle. One of a plurality of input signals is selected by the multiplexer 4, converted into a digital signal by the A / D converter 5, and stored in the buffer 6.

【0006】図10はCPU9’の処理内容を示すブロ
ック図であり、バッファ6に格納されたデータをデータ
入力回路50で読み込み、デジタルフィルタ51でフィ
ルタ処理の後、実効値などリレー処理に必要な計算を実
行値計算回路53で行い、それを整定値計算回路54で
計算された整定値とを比較するなどしてリレー要素判定
回路55で判定処理を行い、過電流が流れたか否かにつ
いて判定する。
FIG. 10 is a block diagram showing the processing contents of the CPU 9 ' . The data stored in the buffer 6 is read by the data input circuit 50, filtered by the digital filter 51, and necessary for relay processing such as an effective value. The calculation is performed by the execution value calculation circuit 53, and is compared with the set value calculated by the set value calculation circuit 54. The relay element determination circuit 55 performs a determination process to determine whether an overcurrent flows. judge.

【0007】ここで、補助トランス1やフィルタ2’で
は現実には部品の特性に誤差があるため、各回路毎にA
/D変換器5に供給される信号の入力信号の大きさや位
相が変わってくる。CPU9’は予め各回路毎の誤差が
いくらであるか分からないので、とりあえず誤差はない
ものとして処理し、それを補正する。
Here, in the auxiliary transformer 1 and the filter 2 ', there is actually an error in the characteristics of the components.
The magnitude and phase of the input signal of the signal supplied to the / D converter 5 change. Since the CPU 9 'does not know in advance how much an error is in each circuit, the CPU 9' processes it as if there is no error, and corrects it.

【0008】この補正を行うため図11に示すように、
通常はフィルタ回路2’をコンデンサC1およびC2、
固定抵抗を可変抵抗VR1およびVR2、差動増幅器U
で構成しておき、可変抵抗VR1およびVR2によって
信号の大きさや位相を本来の値に調整するようにしてい
る。調整とは、予め決めてある入力を供給し、それに対
応するフィルタの出力電圧値および位相が設計値になる
ように可変抵抗の値を変更することである。
To perform this correction, as shown in FIG.
Normally, filter circuit 2 'is connected to capacitors C1 and C2,
The fixed resistors are variable resistors VR1 and VR2, and the differential amplifier U
And the magnitude and phase of the signal are adjusted to the original values by the variable resistors VR1 and VR2. The adjustment is to supply a predetermined input and change the value of the variable resistor so that the output voltage value and the phase of the corresponding filter become the design values.

【0009】[0009]

【発明が解決しようとする課題】しかしながらこのよう
な従来の方法は、製品の試験の前には必ず調整が必要で
あり、しかもそれは入力側の大きさと出力側の大きさの
2つの値を計測器で読み取るということと、調整者が可
変抵抗を1つずつ回して合わせるということで、ヒュー
マンエラーの可能性が高く、また時間がかかるという問
題があった。
However, such a conventional method always requires adjustment before testing a product, and it measures two values of the input side size and the output side size. There is a problem that the possibility of human error is high and it takes time because the adjuster turns and adjusts the variable resistors one by one.

【0010】本発明はこのような状況に鑑みてなされた
もので、調整を簡単に行い、ヒューマンエラーを減ら
し、調整時間を短くするようにしたものである。
The present invention has been made in view of such a situation, and is intended to easily perform adjustment, reduce human error, and shorten the adjustment time.

【0011】[0011]

【課題を解決するための手段】このような課題を解決す
るために本発明は、予め決めてある位相差で2つの補助
トランスにそれぞれ印加される予め決めてある2つの入
力信号をそれぞれサンプリングしA/D変換して取り込
み、この取り込んだ2つの入力信号の位相差を計算し、
この計算した位相差と前記2つの補助トランスへ印加さ
れる信号の位相差とに基づいてサンプルホールドのタイ
ミングを制御する時間を求め、この時間を補正値として
補正値記憶回路に記憶させ、前記補正値に基づいてサン
プルホールド回路のサンプルホールドタイミングを制御
する制御回路を備えたものである。
SUMMARY OF THE INVENTION In order to solve such a problem, the present invention provides two auxiliary systems with a predetermined phase difference.
Two predetermined inputs applied to the transformer
Sampling and A / D conversion of each force signal and import
And calculate the phase difference between these two input signals,
The calculated phase difference is applied to the two auxiliary transformers.
Sample and hold tie based on the phase difference of the
Calculate the time to control the timing, and use this time as the correction value.
The correction value is stored in a correction value storage circuit, and a sample is stored based on the correction value.
Controls sample hold timing of pull-hold circuit
It is provided with a control circuit that performs

【0012】[0012]

【作用】調整時、予め決めてある2つの入力信号を予め
決めてある位相差で2つの補助トランスにそれぞれ印加
し、サンプリングしA/D変換し、この2つの入力信号
の位相差が電力演算のような2つの位相関係が分かる演
算式で計算され、この計 算された位相差と前記2つの補
助トランスへ印加される信号の位相差とに基づいてサン
プルホールドのタイミングを制御する時間が求められ、
この時間が補正値として記憶される。運用時、記憶され
ている補正値に基づいて、サンプルホールド回路のサン
プルホールドタイミングが制御される。したがって、調
整者は予め決められた入力を供給してCPUに対して補
正の演算をするように指令を出すだけで、調整を行うこ
とができる。
[Operation] At the time of adjustment, two predetermined input signals are set in advance.
Apply to each of two auxiliary transformers with the determined phase difference
Sampling, A / D conversion, and the two input signals
The phase difference between the two shows the relationship between two phases, such as power calculation.
Is calculated in formula, the two complement this calculated phase difference
Based on the phase difference of the signal applied to the auxiliary transformer.
The time to control the pull hold timing is required,
This time is stored as a correction value. During operation, it is memorized
Sample and hold circuit
The pull hold timing is controlled. Therefore, the key
The adjuster supplies a predetermined input to the CPU to compensate.
Adjustment can be performed simply by issuing a command to perform a positive operation.
Can be.

【0013】[0013]

【実施例】以下、本発明を図面を用いて説明するが、従
来装置と同一部分は同記号を用いている。図1は本発明
の前段技術1を示すブロック図であり、そのうちフィル
タ回路2は図2に示したように可変抵抗を使用せず、固
定抵抗R1およびR2を使用している。図3はCPU9
の処理を示すブロック図であり、56は補正回路、57
は補正値計算回路である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings.
The same parts as those of the conventional apparatus use the same symbols. FIG. 1 shows the present invention.
FIG. 3 is a block diagram showing a first-stage technology 1 of FIG.
The circuit 2 does not use a variable resistor as shown in FIG.
The constant resistors R1 and R2 are used. FIG.
56 is a block diagram showing the processing of FIG.
Is a correction value calculation circuit.

【0014】次に図3に基づいて動作について説明す
る。先ず、保護継電器として運用する前の調整の段階に
おいて補正値の演算を行う。制御回路7においてCPU
9による調整を行うことを知らせる設定をし、予め決め
てある入力、即ち設計時点で決めた値の分かっている入
力を図1の補助トランス1に入力する。これにより図3
のスイッチS1がオンとなり、補正値の演算が始まる。
Next, the operation will be described with reference to FIG.
You. First, in the adjustment stage before operation as a protective relay
Then, the correction value is calculated. CPU in control circuit 7
Set to inform that adjustment will be performed by 9 and decide in advance
Input, that is, an input with a known value
Force is input to the auxiliary transformer 1 of FIG. As a result, FIG.
Is turned on, and the calculation of the correction value starts.

【0015】入力信号はデータ入力回路50に取り込ま
れ、デジタルフィルタ51でフィルタ処理されて実効値
に変換され、この値を実効値演算結果と定義する。この
信号の値は設計時に計算することが可能であり、この設
計値を理論値と定義する。
An input signal is taken into a data input circuit 50.
And is filtered by a digital filter 51 to obtain an effective value.
And this value is defined as the effective value calculation result. this
The value of the signal can be calculated at design time.
The measured value is defined as the theoretical value.

【0016】この理論値に対して、予め決めてある入力
を供給したとき得られる値は相違するので、理論値を実
効値演算結果で除算した値を求め、この値を補正値とす
る。つまり、この値は入力回路全体すなわち、補助トラ
ンス1、フィルタ2、サンプルホールド回路3、マルチ
プレクサ4、A/D変換器5を含んだ回路の誤差であ
る。この補正値を予め決めた操作により記憶させ、この
操作を全ての入力回路に ついて行う。
For this theoretical value, a predetermined input
The value obtained when supplying
Find the value divided by the effective value calculation result, and use this value as the correction value.
You. In other words, this value is used for the entire input circuit,
1, filter 2, sample and hold circuit 3, multi
The error of the circuit including the plexer 4 and the A / D converter 5
You. This correction value is stored by a predetermined operation.
Do with the operation to all of the input circuit.

【0017】この後、制御回路7を操作してCPU9に
よる調整の設定を止めることによって、図3のスイッチ
S1がオフとなるので、保護継電器として運用されるよ
うになる。このため、実効値演算回路53で実際の負荷
回路に対応した値が演算される。
After that, the control circuit 7 is operated and the CPU 9 is operated.
By stopping the setting of the adjustment by the switch of FIG.
Since S1 turns off, it will be operated as a protective relay
Swell. For this reason, the actual load
A value corresponding to the circuit is calculated.

【0018】この実効値計算回路53で演算された演算
値に対し、補正値計算回路57で先に求めた補正値を乗
算する補正処理を補正回路56で行い、リレー要素判定
回路55において整定値計算回路54から供給されてい
る整定値と補正回路56からの出力を比較してリレー要
素としての処理を行い、過電流が流れたかどうかを判定
する。
The operation calculated by the effective value calculation circuit 53
The value is multiplied by the correction value previously obtained by the correction value calculation circuit 57.
The correction process is performed by the correction circuit 56 to determine the relay element.
In the circuit 55, the signal is supplied from the set value calculation circuit 54.
Comparison between the output from the correction circuit 56 and the
Performs elementary processing and determines whether overcurrent has flowed
I do.

【0019】補正の処理では記憶していた補正値を入力
の実効値演算結果に乗算することによって入力回路毎に
発生する誤差を補正し、理論値に変換することになる。
つまり、比較をする入力値と整定値とを同じ理論値に合
わせたことで調整ができたことになる。
In the correction process, the stored correction value is input.
Is multiplied by the effective value calculation result of
The generated error is corrected and converted into a theoretical value.
In other words, the input value to be compared and the set value match the same theoretical value.
The adjustment was completed by having it adjusted.

【0020】この前段技術1では補正値を入力の実効値
演算結果に乗算したが、前段技術2としてこれを整定値
に除算することによっても同等のことが可能である。入
力の実効値演算はリレーの演算実行周期(電気角30度
のように予め決められている)毎に毎回実行しなければ
ならないが、整定値は毎回変わるものではないので、毎
回実行しなくてもよい。
In the preceding technology 1, the correction value is set to the effective value of the input.
The calculation result was multiplied.
The same can be achieved by dividing by. Entering
The effective value of the force is calculated based on the calculation execution cycle of the relay (electrical angle 30 degrees)
Must be executed every time
No, but the set value does not change every time.
It does not have to be executed several times.

【0021】整定値に対して処理をする事により、処理
の回数が減るので、CPU9の処理時間上有利となる。
回路の構成は図1と同様であるが、CPU9の動作を示
す処理回路は図4のようになる。
By performing processing on the set values,
Is reduced, which is advantageous in the processing time of the CPU 9.
The configuration of the circuit is the same as that of FIG.
The processing circuit is as shown in FIG.

【0022】次に図4に基づいて前段技術2の動作につ
いて説明する。先ず、保護継電器と して運用する前の調
整の段階において、補正値の計算を行う。この内容は実
施例1と同様である。そして、図1のバッファ6に格納
されたデータを図4のデータ入力回路50において読み
込み、デジタルフィルタ51によってフィルタ処理の後
に、実効値計算回路53において実効値などリレー処理
に必要な計算を行う。
Next, the operation of the preceding technology 2 will be described with reference to FIG.
Will be described. First, the tone of before to operate as a protection relay
In the adjustment stage, a correction value is calculated. This content is
This is the same as in the first embodiment. Then, it is stored in the buffer 6 of FIG.
The read data is read by the data input circuit 50 of FIG.
After filtering by the digital filter 51
Then, relay processing such as an effective value in the effective value calculation circuit 53 is performed.
Perform the necessary calculations.

【0023】次に、補正値計算回路57において事前に
求めていた補正値で整定値計算回路54の整定値を除算
するという補正処理を補正回路56で行い、この整定値
と入力の実効値の計算結果をリレー要素判定回路55で
比較して、リレー要素としての処理を行い、過電流が流
れたかどうかを判定する。
Next, the correction value calculating circuit 57
Divides the set value of the set value calculation circuit 54 by the calculated correction value
Is performed by the correction circuit 56, and the set value
And the calculation result of the effective value of the input by the relay element determination circuit 55
In comparison, processing as a relay element is performed, and an overcurrent
Determine whether the

【0024】補正の処理では記憶した補正値で理論値で
ある整定値を除算することにより入力回路毎に発生する
誤差に合わせて理論値を変換するわけである。つまり、
比較をする入力値と整定値とを各入力の誤差を含んだ値
に合わせるということで調整ができたことになる。
In the correction process, the stored correction value is used as a theoretical value.
Generated for each input circuit by dividing a certain set value
The theoretical value is converted according to the error. That is,
The input value to be compared with the set value is a value that includes the error of each input
By adjusting to, the adjustment was completed.

【0025】前段技術1、2は入力の大きさの調整につ
いて説明したが、系統の電圧と電流など、2つの入力を
扱うリレー要素では、その2つの位相関係が重要となる
ため、位相の調整も必要となる。以下に示す方法によれ
ば、位相について調整することができるというメリット
がある。
The first- stage techniques 1 and 2 relate to the adjustment of the input size.
However, two inputs, such as system voltage and current, are
The two phase relations are important in the relay element handled
Therefore, it is necessary to adjust the phase. According to the method shown below
The advantage of being able to adjust the phase
There is.

【0026】図6は本発明に係るデジタル形保護継電器
の一実施例(実施例1)を示すブロック図である。同図
において、15はCPU9から制御できるA/D変換制
御回路、サンプルホールド回路3aは1入力毎に制御が
できるようにしたものである。
FIG . 6 shows a digital protection relay according to the present invention.
FIG. 2 is a block diagram showing one embodiment (Embodiment 1). Same figure
, 15 is an A / D conversion system that can be controlled by the CPU 9
The control circuit and the sample hold circuit 3a are controlled for each input.
It is made possible.

【0027】次に図6の装置のCPU9の動作を図5に
基づいて説明する。図5において、58はサンプルホー
ルドタイミングハードウェア制御回路、60は電力計算
回路、61はリレー演算回路である。
FIG. 5 shows the operation of the CPU 9 of the apparatus shown in FIG.
It will be described based on the following. In FIG. 5, 58 is a sample hose.
Timing hardware control circuit, 60 is power calculation
The circuit 61 is a relay operation circuit.

【0028】先ず保護継電器として運用する前の調整段
階において、補正値の演算を行う。前述のようにCPU
9による調整を行うことを知らせる設定をし、予め決め
てある2つの入力信号を予め決めてある位相で印加す
る。これにより図5のスイッチS1がオンし、補正値の
演算を始める。
First, an adjustment stage before operation as a protection relay
At the floor, a correction value is calculated. CPU as described above
Set to inform that adjustment will be performed by 9 and decide in advance
Two input signals with a predetermined phase
You. This turns on the switch S1 in FIG.
Start the operation.

【0029】ここで言う補正値とは予め決めてある2つ
の入力を電力演算のような2つの位相関係が分かる演算
式で位相差を計算し、一方を基準として他方の位相が進
んでいるか遅れているかを判定し、それによりサンプル
ホールドのタイミングを制御する時間のことである。つ
まり、位相が進んでいればサンプルホールド処理を遅ら
せ、位相が遅れていればサンプルホールド処理を早め
て、2つの位相関係が同じになるようにすることにな
る。
The correction values referred to here are two predetermined values.
Calculation that understands two phase relations like input power
Calculate the phase difference using the formula,
To determine if it is late or late
This is the time for controlling the hold timing. One
Delays the sample and hold process if the phase is advanced.
Sample delay if the phase is late
So that the two phase relationships are the same.
You.

【0030】このときずらしたサンプルホールドの時間
を予め決めた操作により記憶させ、これを全ての入力に
ついて行う。この後、CPU9による調整の設定を止
め、図5のスイッチS1をオフとし、保護継電器として
運用する。
The sample hold time shifted at this time
Is stored by a predetermined operation, and this is stored in all inputs.
About it. Thereafter, the adjustment setting by the CPU 9 is stopped.
Therefore, switch S1 in FIG. 5 is turned off, and as a protective relay,
operate.

【0031】そして、従来と同様にバッファ6に格納さ
れたデータをデータ入力回路50で読み込み、デジタル
フィルタ51でフィルタ処理の後、リレー演算回路61
で実効値などリレー処理に必要な計算を行い、リレー要
素判定回路55でこれと整定値とを比較するなどしてリ
レー要素としての処理を行い、過電流が流れたかどうか
判定する。この方法では、サンプルホールドの時点で位
相を合わせるので、差動リレーのように瞬時値で計算を
行う様なものでも問題なく使用できる。
The data stored in the buffer 6 is stored in the same manner as in the prior art.
The input data is read by the data input circuit 50, and
After filtering by the filter 51, the relay operation circuit 61
Performs calculations required for relay processing, such as the effective value,
The element judgment circuit 55 compares this with the set value, for example.
Performs processing as a lay element and checks if an overcurrent flows.
judge. In this method, the position is
Since the phases are matched, calculations can be performed with instantaneous values like a differential relay.
It can be used without any problem.

【0032】実施例1では位相の調整は図6のようなA
/D変換制御回路15を使用して行うことを説明した
が、参考例1としてA/D変換制御回路を使用しない方
法を説明する。つまり特別の回路が必要ではなく、回路
の制御も不要になるというメリットがある。したがっ
て、回路構成は図1に示すもので、フィルタ回路2は図
2に示すように可変抵抗を使用していないものとする。
In the first embodiment, the phase adjustment is performed as shown in FIG.
Has been described using the / D conversion control circuit 15.
However, those who do not use the A / D conversion control circuit as Reference Example 1
Explain the law. In other words, no special circuit is required,
There is an advantage that the control of is unnecessary. Accordingly
The circuit configuration is as shown in FIG.
It is assumed that no variable resistor is used as shown in FIG.

【0033】この場合のCPUの動作説明図は図7に示
すようになっており、先ず保護継電器として運用する前
の調整の段階において、補正値の演算を行う。CPU9
による調整を行うことを知らせる設定をし、予め決めて
ある2つの入力を予め決めてある位相で印加する。
FIG. 7 is a diagram for explaining the operation of the CPU in this case.
Before operating as a protective relay first
In the adjustment stage, a correction value is calculated. CPU 9
To notify that adjustment will be performed by
Two certain inputs are applied with a predetermined phase.

【0034】これにより、図7のスイッチS1がオンし
て、補正値の計算を始める。ここで補正とは予め決めて
ある2つの入力を電力演算のような2つの位相関係が分
かる演算式で計算し、一方を基準として他方の位相が進
んでいるか、遅れているかを判定し、それにより移相す
る角度を計算することである。
As a result, the switch S1 shown in FIG.
To start calculating the correction value. Here, the correction is predetermined
A certain two inputs are separated into two phase relationships such as power calculation.
Calculate with one of the above formulas.
To determine if it is running or late
Is to calculate the angle.

【0035】つまり、位相が進んでいれば移相する角度
を遅らせ、位相が遅れていれば移相する角度を進めて、
2つの位相関係が同じになるようにするわけである。こ
のとき移相する角度を予め決めた操作により記憶させ、
これを全ての入力について行う。この後、CPU9によ
る調整の設定を止め、図7のスイッチS1をオフとして
保護継電器として運用する。
That is, if the phase is advanced, the phase shift angle
And if the phase is late, advance the phase shift angle,
That is, the two phase relationships are the same. This
At the time of the phase shift is stored by a predetermined operation,
This is performed for all inputs. Thereafter, the CPU 9
Stop the adjustment setting and turn off the switch S1 in FIG.
Operate as a protective relay.

【0036】そして、従来と同様にバッファに格納され
たデータを読み込み、デジタルフィルタ処理の後、実効
値などリレー処理に必要な計算を行い、これと整定値と
を比較するなどしてリレー要素としての処理を行い、過
電流が流れたかどうか判定する。
Then, the data is stored in the buffer as in the prior art.
After reading the data,
Performs the calculations required for relay processing, such as values, and
Process as a relay element by comparing
It is determined whether a current has flowed.

【0037】補正の処理では記憶した補正値で入力の移
相計算を行うことにより、入力回路毎に発生する誤差を
補正し、理論値に変換するわけである。つまり、比較を
する入力値と整定値とを同じ理論値に合わせたというこ
とで調整できたことになる。この方法でも瞬時値の時点
で位相を合わせるので、差動リレーのように瞬時値で計
算を行うようなものでも問題なく使用できる。
In the correction process, the input is shifted based on the stored correction value.
By performing the phase calculation, the error generated for each input circuit can be calculated.
It is corrected and converted to a theoretical value. In other words, compare
Input value and set value to the same theoretical value.
This means that the adjustment was completed. Even in this method, the instantaneous value
Phase, so instantaneous values can be measured like a differential relay.
Anything that performs calculations can be used without any problems.

【0038】実施例1、参考例1では位相の調整を入力
に対して行うことを説明したが、参 考例2として整定値
に対して行う方法を説明する。入力に対して行うとリレ
ーの演算実行周期(電気角30度のように予め決められ
ている)毎に毎回実行しなければならないが、整定値は
毎回変わるものではないので、毎回実行しなくてもよ
い。整定値に対して処理をする事により、処理の回数が
減るので、CPUの処理時間上有利となる。
In the first embodiment and the first embodiment, the phase adjustment is input.
Explained that performed on it, a set point as ginseng Reference Example 2
A method to be performed for will be described. When done on input
Calculation execution cycle (predetermined as electrical angle 30 degrees)
Must be executed each time, but the set value is
It doesn't change every time, so you don't have to execute every time
No. By performing processing on the set value, the number of processing
This is advantageous in the processing time of the CPU.

【0039】次に図8に基づいて動作について説明す
る。先ず、保護継電器として運用する前の調整の段階に
おいて、補正値の演算を行う。この内容は参考例1と同
様である。そして、従来と同様にバッファに格納された
データを読み込み、デジタルフィルタ処理の後、実効値
などリレー処理に必要な計算を行う。
Next, the operation will be described with reference to FIG.
You. First, in the adjustment stage before operation as a protective relay
Then, a correction value is calculated. This content is the same as in Reference Example 1.
It is like. And it was stored in the buffer as before.
After reading the data and performing digital filtering, the effective value
Perform calculations required for relay processing.

【0040】次に事前に求めていた補正値を加えて整定
値を計算するという補正処理を行いこの整定値と入力の
計算結果とを比較するなどしてリレー要素としての処理
を行い、過電流が流れたかどうかを判定する。補正の処
理では記憶した補正値を加えて整定値計算をする事によ
り、入力回路毎に発生する誤差に合わせた理論値を変換
するわけである。つまり、比較をする入力値と整定値と
を各入力の誤差を含んだ値に合わせるということで調整
ができたことになる。この方法は方向判定をするような
リレー要素でのみ使用できる。
Next, the correction value determined in advance is added to settle.
Perform the correction process of calculating the value, and
Processing as a relay element by comparing with the calculation result
To determine whether an overcurrent has flowed. Correction process
By adding the stored correction value and calculating the set value,
And converts the theoretical value according to the error generated for each input circuit
It does. In other words, the input value to be compared and the set value
Is adjusted to match the value of each input including the error
Is done. This method is like determining the direction
Can only be used with relay elements.

【0041】[0041]

【発明の効果】このように本発明によれば、調整そのも
のはCPUが自動的に行うのでヒューマンエラーが起こ
り難く、短時間で調整することができる。また、補助ト
ランスとフィルタ回路だけでなく、入力回路全ての誤差
を補正できるという効果を有する。
As described above, according to the present invention, the adjustment itself is performed.
Is because the CPU automatically performs it, causing a human error.
It is difficult to adjust and can be adjusted in a short time. In addition,
Errors in all input circuits, not just lance and filter circuits
Can be corrected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 前段技術1の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a first-stage technique 1 .

【図2】 図1のフィルタ回路の内部構成を示す図であ
る。
FIG. 2 is a diagram showing an internal configuration of the filter circuit of FIG.

【図3】 前段技術1におけるCPUの動作を説明する
ためのブロック図である。
FIG. 3 is a block diagram for explaining an operation of a CPU in the first technology .

【図4】 前段技術2におけるCPUの動作を説明する
ためのブロック図である。
FIG. 4 is a block diagram for explaining an operation of a CPU in the first technology .

【図5】 本発明の一実施例(実施例1)におけるCP
Uの動作を説明するためのブロック図である。
FIG. 5 shows a CP in one embodiment (Example 1) of the present invention .
It is a block diagram for explaining operation of U.

【図6】 実施例1の構成を示すブロック図である。FIG. 6 is a block diagram illustrating a configuration of the first embodiment .

【図7】 参考例1におけるCPUの動作を説明するた
めのブロック図である。
FIG. 7 is a block diagram illustrating an operation of a CPU according to a reference example 1 .

【図8】 参考例2におけるCPUの動作を説明するた
めのブロック図である。
FIG. 8 is a block diagram illustrating an operation of a CPU according to a reference example 2 .

【図9】 従来の一例の構成を示すブロック図である。FIG. 9 is a block diagram showing a configuration of a conventional example.

【図10】 図9におけるCPUの動作を説明するため
のブロック図である。
FIG. 10 is a block diagram for explaining the operation of the CPU in FIG. 9;

【図11】 図9に用いているフィルタの内部構成を示
す図である。
11 is a diagram showing an internal configuration of a filter used in FIG.

【符号の説明】1…入力トランス、2…フィルタ、3…サンプルホール
ド回路、4…マルチプレクサ、5…A/D変換回路、6
…バッファ、7…制御回路、9…CPU、53…実効値
計算回路、54 整定値計算回路、55…リレー要素判
定回路、56…補正回路、57…補正値計算回路、58
…サンプルホールドタイミングハードウェア制御回路、
60…電力計算回路、61…リレー演算回路。
[Description of Signs] 1. Input transformer, 2. Filter, 3. Sample hole
Circuit, 4 ... multiplexer, 5 ... A / D conversion circuit, 6
... buffer, 7 ... control circuit, 9 ... CPU, 53 ... effective value
Calculation circuit, 54 Setting value calculation circuit, 55 ... Relay element size
Constant circuit, 56 correction circuit, 57 correction value calculation circuit, 58
… Sample and hold timing hardware control circuit,
60 ... power calculation circuit, 61 ... relay operation circuit.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−22833(JP,A) 特開 昭61−285021(JP,A) ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-5-22833 (JP, A) JP-A-61-285021 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 系統より補助トランスを介して得られた
アナログ信号を一定の電気角でサンプリングしてA/D
変換後にデジタル演算を行ない整定値と比較判断した結
果に基づいて系統の保護を行うデジタル形保護継電器の
自動調整を行う自動調整機能を有するデジタル形保護継
電器において、予め決めてある位相差で2つの補助トランスにそれぞれ
印加される予め決めてある2つの入力信号をそれぞれサ
ンプリングしA/D変換して取り込み、この取り込んだ
2つの入力信号の位相差を計算し、この計算した位相差
と前記2つの補助トランスへ印加される信号の位相差と
に基づいてサンプルホールドのタイミングを制御する時
間を求め、この時間を補正値として補正値記憶回路に記
憶させ、前記補正値に基づいてサンプルホールド回路の
サンプルホールドタイミングを制御する制御回路 を備え
たことを特徴とする自動調整機能を有するデジタル形保
護継電器。
An analog signal obtained from a system via an auxiliary transformer is sampled at a constant electrical angle and A / D
A digital protection relay having an automatic adjustment function for automatically adjusting a digital protection relay that protects a system based on a result of performing a digital operation after conversion and comparing and judging with a set value . Each to auxiliary transformer
Each of two predetermined input signals to be applied is supported.
Sampled, A / D converted and imported, and this imported
Calculate the phase difference between two input signals and calculate the calculated phase difference
And the phase difference between the signals applied to the two auxiliary transformers and
Control the sample and hold timing based on the
Between the two, and record this time as a correction value in the correction value storage circuit.
The sample and hold circuit based on the correction value
A digital protection relay having an automatic adjustment function, comprising a control circuit for controlling a sample hold timing .
JP5099394A 1993-04-26 1993-04-26 Digital protection relay with automatic adjustment function Expired - Fee Related JP2997609B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5099394A JP2997609B2 (en) 1993-04-26 1993-04-26 Digital protection relay with automatic adjustment function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5099394A JP2997609B2 (en) 1993-04-26 1993-04-26 Digital protection relay with automatic adjustment function

Publications (2)

Publication Number Publication Date
JPH06315221A JPH06315221A (en) 1994-11-08
JP2997609B2 true JP2997609B2 (en) 2000-01-11

Family

ID=14246287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5099394A Expired - Fee Related JP2997609B2 (en) 1993-04-26 1993-04-26 Digital protection relay with automatic adjustment function

Country Status (1)

Country Link
JP (1) JP2997609B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52129946A (en) * 1976-04-23 1977-10-31 Mitsubishi Electric Corp Signal synchronizer
JPS6257532U (en) * 1985-09-27 1987-04-09
JPS62254619A (en) * 1986-04-25 1987-11-06 日本電気株式会社 Method of synchronizing sampled signal
JPH01180820U (en) * 1988-05-26 1989-12-26
JPH02312408A (en) * 1989-05-29 1990-12-27 Meidensha Corp Sampling signal generator
JP2677722B2 (en) * 1991-07-05 1997-11-17 株式会社東芝 Digital protection relay

Also Published As

Publication number Publication date
JPH06315221A (en) 1994-11-08

Similar Documents

Publication Publication Date Title
JP2997609B2 (en) Digital protection relay with automatic adjustment function
JP3674156B2 (en) Analog monitoring and automatic adjustment of digital relay
JPH07170799A (en) Method and apparatus for controlling a.c. motor and correcting method for motor current
JP2902455B2 (en) Detector failure detection device
JPH07312551A (en) A/d conversion method, a/d converter and digital arithmetic processing unit
JP2827792B2 (en) Feedback control device and control method
JPH06204870A (en) Digital/analog converter with automatic correcting function
JPH04323568A (en) Analogue measuring circuit
US20040075482A1 (en) Delay unit for periodic signals
JP3754657B2 (en) Synchronous detection relay
KR20000061186A (en) Method for adjusting servo system offset of optical system and servo system using the same
JP2966252B2 (en) Digital protection relay
JPH10253795A (en) Circuit for adjusting output of nuclear instrumentation device
JP3244596B2 (en) Parallel conversion circuit for serial data
JP3175377B2 (en) Image processing device
JPH04340387A (en) Motor control apparatus
JPH04225169A (en) Current detection device
JPH06222083A (en) Current compensation unit for pwm inverter
JPH0292023A (en) A/d converter
JPH07184368A (en) Method and apparatus for controlling phase shift of power converter
JPH04123210A (en) High voltage generator
JPH01321830A (en) Power source equipment including inverter and commercial ac power source circuit
JPS6029022A (en) Digital-analog converting circuit
JP2001268996A (en) Excitation controller for synchronous generator
JPH0378421A (en) Protective relay

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees