JP2997607B2 - セル遅延シミュレーション装置 - Google Patents
セル遅延シミュレーション装置Info
- Publication number
- JP2997607B2 JP2997607B2 JP34877292A JP34877292A JP2997607B2 JP 2997607 B2 JP2997607 B2 JP 2997607B2 JP 34877292 A JP34877292 A JP 34877292A JP 34877292 A JP34877292 A JP 34877292A JP 2997607 B2 JP2997607 B2 JP 2997607B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- output time
- delay
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、非同期転送モード
（ＡＴＭ）を用いた広帯域ＩＳＤＮにおける端末間での
通信品質のシミュレーション装置に関するものである。
（ＡＴＭ）を用いた広帯域ＩＳＤＮにおける端末間での
通信品質のシミュレーション装置に関するものである。
【０００２】
【従来の技術】ＡＴＭを用いた広帯域ＩＳＤＮでは、図
６に示すようなＡＴＭセル（以後セルと略す）を用い
て、図７に示すように、多種多様な伝送速度を持つマル
チメディア情報が転送される。図７に示したように網に
は複数のＡＴＭ交換機が含まれており、各端末から送信
されたセルは図８にその一例を示したように、交換機の
バッファに蓄積され前方へ転送される。そのために、各
交換機においてはバッファ蓄積によるセルの遅延及びバ
ッファオーバフローによる廃棄が発生する。そのため
に、ある特定端末間での通信に着目した場合、セルを受
信するタイミングには揺らぎが生じる。従って、受信側
端末では、セルを送信の際のタイミングに戻すための適
当な容量のバッファ等が必要となる。この点の検討とし
ては、計算機シミュレーション及び理論解析による数値
計算のみでは、計算機及び理論上の制約から、実際の交
換機におけるセルの遅延及び廃棄をシミュレートするこ
とが困難であり、実際に通信を行っている端末間に専用
のハードウェアを挿入して実時間でシミュレーションを
しなければならない。
６に示すようなＡＴＭセル（以後セルと略す）を用い
て、図７に示すように、多種多様な伝送速度を持つマル
チメディア情報が転送される。図７に示したように網に
は複数のＡＴＭ交換機が含まれており、各端末から送信
されたセルは図８にその一例を示したように、交換機の
バッファに蓄積され前方へ転送される。そのために、各
交換機においてはバッファ蓄積によるセルの遅延及びバ
ッファオーバフローによる廃棄が発生する。そのため
に、ある特定端末間での通信に着目した場合、セルを受
信するタイミングには揺らぎが生じる。従って、受信側
端末では、セルを送信の際のタイミングに戻すための適
当な容量のバッファ等が必要となる。この点の検討とし
ては、計算機シミュレーション及び理論解析による数値
計算のみでは、計算機及び理論上の制約から、実際の交
換機におけるセルの遅延及び廃棄をシミュレートするこ
とが困難であり、実際に通信を行っている端末間に専用
のハードウェアを挿入して実時間でシミュレーションを
しなければならない。
【０００３】従来の検討については、例えば、電子情報
通信学会春季全国大会（１９９０年，Ｄ−２１６）ＡＴ
Ｍ映像実時間シミュレータ構成法の提案（山本他）で述
べられている。図９は、上記従来例におけるシミュレー
ション用ハードウェアの機能ブロック図である。図１０
は図９におけるセル廃棄ブロックの内部動作を示すフロ
ーチャートである。図１１はセル遅延ブロックの処理フ
ローを示したのもである。
通信学会春季全国大会（１９９０年，Ｄ−２１６）ＡＴ
Ｍ映像実時間シミュレータ構成法の提案（山本他）で述
べられている。図９は、上記従来例におけるシミュレー
ション用ハードウェアの機能ブロック図である。図１０
は図９におけるセル廃棄ブロックの内部動作を示すフロ
ーチャートである。図１１はセル遅延ブロックの処理フ
ローを示したのもである。
【０００４】以下に動作について説明する。図９におい
てシミュレーション用ハードウェアに入力されたセルに
対し、最初に図１０に示すようにセル廃棄ブロックで、
一様乱数発生回路から発生される遅延用一様乱数とコン
ソールから与えられる廃棄パラメータを比較し、セルを
廃棄するか否かを決定する。その結果、廃棄されなかっ
たセルに対してのみセル遅延ブロックに入力し、該ブロ
ック内で図１１に示す処理フローに従って遅延量の算出
し、その遅延量を発生させる。その後、相手側端末に送
信する。
てシミュレーション用ハードウェアに入力されたセルに
対し、最初に図１０に示すようにセル廃棄ブロックで、
一様乱数発生回路から発生される遅延用一様乱数とコン
ソールから与えられる廃棄パラメータを比較し、セルを
廃棄するか否かを決定する。その結果、廃棄されなかっ
たセルに対してのみセル遅延ブロックに入力し、該ブロ
ック内で図１１に示す処理フローに従って遅延量の算出
し、その遅延量を発生させる。その後、相手側端末に送
信する。
【０００５】遅延量の算出については、以下の手順に従
って行う。 １）遅延用一様乱数を基に予めＲＯＭにセットされたテ
ーブルにより正規分布に従う遅延揺らぎ量を算出する。
揺らぎ量は図１２に示したように平均遅延量を基準とし
た値である。 ２）揺らぎ量とコンソールから与えられた平均遅延量を
加算することにより発生させる遅延量を算出する。
って行う。 １）遅延用一様乱数を基に予めＲＯＭにセットされたテ
ーブルにより正規分布に従う遅延揺らぎ量を算出する。
揺らぎ量は図１２に示したように平均遅延量を基準とし
た値である。 ２）揺らぎ量とコンソールから与えられた平均遅延量を
加算することにより発生させる遅延量を算出する。
【０００６】
【発明が解決しようとする課題】従来例では、発生させ
る遅延量に関してＲＯＭテーブルを参照しているため
に、正規分布に限った遅延量しか発生させられないとい
う問題点があった。また、実際の交換機で行っているよ
うなセルの順序保証に関しての配慮も図れないという問
題点があった。
る遅延量に関してＲＯＭテーブルを参照しているため
に、正規分布に限った遅延量しか発生させられないとい
う問題点があった。また、実際の交換機で行っているよ
うなセルの順序保証に関しての配慮も図れないという問
題点があった。
【０００７】この発明は、上記のような問題点を解消す
るためになされたものであり、任意の分布に従う遅延量
を発生させ、またシミュレーション用ハードウェアにお
いてセルの順序保証を行うことを目的としたものであ
る。
るためになされたものであり、任意の分布に従う遅延量
を発生させ、またシミュレーション用ハードウェアにお
いてセルの順序保証を行うことを目的としたものであ
る。
【０００８】
【課題を解決するための手段】また、この発明に係わる
セル遅延シミュレーション装置は、たとえば、現在処理
中のセルの送信時刻を決定する出力時刻設定手段と、制
御回路の内部で現在処理中のセルの直前のセルが送信さ
れた時刻を記憶しておく回路と時刻比較回路を設け、出
力時刻設定手段により設定された送信時刻と前回送信時
刻を比較し、前回送信時刻より前記時刻が前の場合は、
前回送信時刻の直後の値に修正する出力時刻修正手段を
備えることによりセルの順序の保証を行うものである。
セル遅延シミュレーション装置は、たとえば、現在処理
中のセルの送信時刻を決定する出力時刻設定手段と、制
御回路の内部で現在処理中のセルの直前のセルが送信さ
れた時刻を記憶しておく回路と時刻比較回路を設け、出
力時刻設定手段により設定された送信時刻と前回送信時
刻を比較し、前回送信時刻より前記時刻が前の場合は、
前回送信時刻の直後の値に修正する出力時刻修正手段を
備えることによりセルの順序の保証を行うものである。
【０００９】
【００１０】
【作用】この発明におけるセル遅延シミュレーション装
置では、出力時刻設定手段によりあるセルに対して加え
た遅延量がそれ以前に端末より受信したセルに加えた遅
延量よりも小さく、結果として、前のセルよりも先に出
力するような場合が生じれば、出力時刻修正手段が遅延
量の修正を行い、前のセルを出力した後に該セルを出力
するようにし、相手側の端末に対してのセルの順序を保
証する。
置では、出力時刻設定手段によりあるセルに対して加え
た遅延量がそれ以前に端末より受信したセルに加えた遅
延量よりも小さく、結果として、前のセルよりも先に出
力するような場合が生じれば、出力時刻修正手段が遅延
量の修正を行い、前のセルを出力した後に該セルを出力
するようにし、相手側の端末に対してのセルの順序を保
証する。
【００１１】
【００１２】
【実施例】実施例１．以下に、この発明の実施例につい
て説明する。図１は、１つのシミュレーション用ハード
ウェアのブロック図である。図１において乱数発生ブロ
ック２はセルの入力が起こると、セルヘッダのセルの廃
棄に対する優先制御を行うＣＬＰ(Cell Loss Priority)
の値毎にそれぞれ１つづつの廃棄制御用の一様乱数（以
後廃棄制御用乱数と略す）ＲＬと、セルに遅延を与える
ための制御用の一様乱数（以後遅延制御用乱数）ＲＤを
発生させる。また、リファレンスカウンタ３は該ハード
ウェア起動後の経過時間をセル単位に表すためものであ
る。図２は、図１に示したシミュレーション用ハードウ
ェアが端末間に挿入されている一例を示した図である。
図３は、図１に示した該ハードウェアの遅延・廃棄制御
ブロック５の詳細ブロック図である。図４は、図３にお
ける遅延用パラメータ比較部５１の内部を示した図であ
る。
て説明する。図１は、１つのシミュレーション用ハード
ウェアのブロック図である。図１において乱数発生ブロ
ック２はセルの入力が起こると、セルヘッダのセルの廃
棄に対する優先制御を行うＣＬＰ(Cell Loss Priority)
の値毎にそれぞれ１つづつの廃棄制御用の一様乱数（以
後廃棄制御用乱数と略す）ＲＬと、セルに遅延を与える
ための制御用の一様乱数（以後遅延制御用乱数）ＲＤを
発生させる。また、リファレンスカウンタ３は該ハード
ウェア起動後の経過時間をセル単位に表すためものであ
る。図２は、図１に示したシミュレーション用ハードウ
ェアが端末間に挿入されている一例を示した図である。
図３は、図１に示した該ハードウェアの遅延・廃棄制御
ブロック５の詳細ブロック図である。図４は、図３にお
ける遅延用パラメータ比較部５１の内部を示した図であ
る。
【００１３】次に、動作について説明する。尚、動作に
ついては、図２における端末１から端末２に対してセル
を送信する場合について説明する。端末２から端末１に
対してセルを送信する場合についても同様であることは
言うまでもない。
ついては、図２における端末１から端末２に対してセル
を送信する場合について説明する。端末２から端末１に
対してセルを送信する場合についても同様であることは
言うまでもない。
【００１４】シミュレーション用ハードウェアを起動す
る前に、制御用端末からコンソール通信用バス（通信経
路１）を経て遅延・廃棄の各パラメータを設定し、その
後に起動をかける。この内、遅延用パラメータについて
は図４にあるＲＡＭテーブルの各領域に設定される。こ
の領域をコンソールから書き替えることにより、任意の
分布に従う遅延量を設定することができる。該シミュレ
ーション用ハードウェアは起動後は、端末１から伝送路
１を経て入力されたセルに対して、セルヘッダの精査を
行う。その結果、実際に情報を運ばないセル（以後アイ
ドルセルと略す）については廃棄し、セル蓄積メモリ４
への書き込みは行わない。それ以外のセルについては、
ＣＬＰ値のデコードを行い、遅延・廃棄制御ブロック５
に結果を通知する。さらに、該ハードウェア内でセルの
識別を行うために、シーケンスナンバを割振り、遅延・
廃棄制御ブロック５に通知する。
る前に、制御用端末からコンソール通信用バス（通信経
路１）を経て遅延・廃棄の各パラメータを設定し、その
後に起動をかける。この内、遅延用パラメータについて
は図４にあるＲＡＭテーブルの各領域に設定される。こ
の領域をコンソールから書き替えることにより、任意の
分布に従う遅延量を設定することができる。該シミュレ
ーション用ハードウェアは起動後は、端末１から伝送路
１を経て入力されたセルに対して、セルヘッダの精査を
行う。その結果、実際に情報を運ばないセル（以後アイ
ドルセルと略す）については廃棄し、セル蓄積メモリ４
への書き込みは行わない。それ以外のセルについては、
ＣＬＰ値のデコードを行い、遅延・廃棄制御ブロック５
に結果を通知する。さらに、該ハードウェア内でセルの
識別を行うために、シーケンスナンバを割振り、遅延・
廃棄制御ブロック５に通知する。
【００１５】遅延・廃棄制御ブロック５では、入力セル
に対して与えられるシーケンスナンバをシーケンスナン
バ蓄積ＦＩＦＯ５９に蓄える。また、遅延及び廃棄に対
して以下の処理を行う。廃棄に関しては、ＣＬＰ値と乱
数発生ブロック２で発生された廃棄制御用の乱数値ＲＬ
とコンソールから与えられた廃棄パラメータとの比較を
行い該入力セルについて廃棄するか否かを決定する。そ
の結果を廃棄情報蓄積ＦＩＦＯに蓄える。一方遅延に関
しては、遅延制御用の乱数ＲＤと遅延パラメータより遅
延量を算出する。その結果を加算ブロック５２でリファ
レンスカウンタ値と加算しセルの出力時刻を求める。さ
らに、セルの出力順序の保存を行うために、該入力セル
の出力時刻と前回の出力時間保持ブロック５４に保持さ
れている該入力セルの直前のセルの出力時刻との比較を
行う。その結果により、以下の処理を行う。
に対して与えられるシーケンスナンバをシーケンスナン
バ蓄積ＦＩＦＯ５９に蓄える。また、遅延及び廃棄に対
して以下の処理を行う。廃棄に関しては、ＣＬＰ値と乱
数発生ブロック２で発生された廃棄制御用の乱数値ＲＬ
とコンソールから与えられた廃棄パラメータとの比較を
行い該入力セルについて廃棄するか否かを決定する。そ
の結果を廃棄情報蓄積ＦＩＦＯに蓄える。一方遅延に関
しては、遅延制御用の乱数ＲＤと遅延パラメータより遅
延量を算出する。その結果を加算ブロック５２でリファ
レンスカウンタ値と加算しセルの出力時刻を求める。さ
らに、セルの出力順序の保存を行うために、該入力セル
の出力時刻と前回の出力時間保持ブロック５４に保持さ
れている該入力セルの直前のセルの出力時刻との比較を
行う。その結果により、以下の処理を行う。
【００１６】１）（該入力セル出力時刻）＞（直前のセ
ル出力時刻）ならば、求めた該入力セル出力時刻をその
まま出力時刻とし、その値を出力時間情報蓄積ＦＩＦＯ
５５に蓄える。さらに該出力時刻を前回の出力時間保持
ブロック５４にラッチする。
ル出力時刻）ならば、求めた該入力セル出力時刻をその
まま出力時刻とし、その値を出力時間情報蓄積ＦＩＦＯ
５５に蓄える。さらに該出力時刻を前回の出力時間保持
ブロック５４にラッチする。
【００１７】２）（該入力セル出力時刻）≦（直前のセ
ル出力時刻）ならば、直前のセル出力時刻に１（すなわ
ち１セル単位時間）を加算した値を該入力セルの出力時
刻とし、その結果を出力時間情報蓄積ＦＩＦＯ５５に蓄
える。さらに該出力時間を前回の出力時間保持ブロック
５４にラッチする。
ル出力時刻）ならば、直前のセル出力時刻に１（すなわ
ち１セル単位時間）を加算した値を該入力セルの出力時
刻とし、その結果を出力時間情報蓄積ＦＩＦＯ５５に蓄
える。さらに該出力時間を前回の出力時間保持ブロック
５４にラッチする。
【００１８】上記の動作はすべてセル単位に行なわれる
ので、シーケンスナンバ蓄積ＦＩＦＯ５９、出力時間情
報蓄積ＦＩＦＯ５５及び廃棄情報蓄積ＦＩＦＯ５７の内
容はＦＩＦＯのワード（ＦＩＦＯ内の位置）が同じであ
れば、同一セルに関するものである。
ので、シーケンスナンバ蓄積ＦＩＦＯ５９、出力時間情
報蓄積ＦＩＦＯ５５及び廃棄情報蓄積ＦＩＦＯ５７の内
容はＦＩＦＯのワード（ＦＩＦＯ内の位置）が同じであ
れば、同一セルに関するものである。
【００１９】一方、セル出力制御ブロック５６では出力
時間情報蓄積ＦＩＦＯ５５の先頭の情報とリファレンス
カウンタ値とを比較し、一致すれば、廃棄情報蓄積ＦＩ
ＦＯ５７及びシーケンスナンバ蓄積ＦＩＦＯ５９の先頭
の情報を読み出す。そして、廃棄情報蓄積ＦＩＦＯ５７
からの情報が廃棄することを意味している場合は、この
３つの情報をすべて廃棄する。廃棄を示さない場合は、
シーケンスナンバ蓄積ＦＩＦＯから読み出されたシーケ
ンスナンバに対応するセルをセル蓄積メモリ１から読み
出す。また、セルを読み出さない間はアイドルセル挿入
ブロック６に指示し、アイドルセルのパターンを間欠的
に挿入するようにする。
時間情報蓄積ＦＩＦＯ５５の先頭の情報とリファレンス
カウンタ値とを比較し、一致すれば、廃棄情報蓄積ＦＩ
ＦＯ５７及びシーケンスナンバ蓄積ＦＩＦＯ５９の先頭
の情報を読み出す。そして、廃棄情報蓄積ＦＩＦＯ５７
からの情報が廃棄することを意味している場合は、この
３つの情報をすべて廃棄する。廃棄を示さない場合は、
シーケンスナンバ蓄積ＦＩＦＯから読み出されたシーケ
ンスナンバに対応するセルをセル蓄積メモリ１から読み
出す。また、セルを読み出さない間はアイドルセル挿入
ブロック６に指示し、アイドルセルのパターンを間欠的
に挿入するようにする。
【００２０】パラメータを変更する際は、コンソールか
ら該ハードウェアに対して動作の停止を指示し、その間
に起動時と同様の手順でパラメータの書き替えを行い、
その後上記手順により再起動をかける。これにより該ハ
ードウェアは新しいパラメータによりセルに対する遅延
及び廃棄を施す。
ら該ハードウェアに対して動作の停止を指示し、その間
に起動時と同様の手順でパラメータの書き替えを行い、
その後上記手順により再起動をかける。これにより該ハ
ードウェアは新しいパラメータによりセルに対する遅延
及び廃棄を施す。
【００２１】次に図４を用いてこの実施例において任意
の分布に従う遅延量を発生させる場合について説明す
る。コンソールから入力された遅延パラメータが、遅延
用パラメータ比較部５１のアクセス制御回路４１に入力
される。この遅延パラメータは、分布の種類、分散、平
均などのパラメータから構成されている。アクセス制御
回路は、この分布の種類、分散、平均を入力すると、そ
の分布の種類に基づいたパラメータをＲＡＭテーブル４
２に生成する。
の分布に従う遅延量を発生させる場合について説明す
る。コンソールから入力された遅延パラメータが、遅延
用パラメータ比較部５１のアクセス制御回路４１に入力
される。この遅延パラメータは、分布の種類、分散、平
均などのパラメータから構成されている。アクセス制御
回路は、この分布の種類、分散、平均を入力すると、そ
の分布の種類に基づいたパラメータをＲＡＭテーブル４
２に生成する。
【００２２】図４（ａ）においては、ＲＡＭテーブル４
２は、例えば、２Ｋの領域を有しており、ＲＡＭテーブ
ル４２は２０２４個の記憶領域をもっていることにな
る。この２０２４個の領域を用いて遅延制御用乱数値Ｒ
Ｄの値から実際の遅延量を求めることになる。遅延制御
用乱数ＲＤは０から１の一様乱数であり、２０２４の種
類の値を取るために、この遅延制御用乱数ＲＴは０から
１を２０２４に分割した値を入力することになる。した
がって、アクセス制御回路４１への入力ラインは１１ビ
ットで構成されることになる。
２は、例えば、２Ｋの領域を有しており、ＲＡＭテーブ
ル４２は２０２４個の記憶領域をもっていることにな
る。この２０２４個の領域を用いて遅延制御用乱数値Ｒ
Ｄの値から実際の遅延量を求めることになる。遅延制御
用乱数ＲＤは０から１の一様乱数であり、２０２４の種
類の値を取るために、この遅延制御用乱数ＲＴは０から
１を２０２４に分割した値を入力することになる。した
がって、アクセス制御回路４１への入力ラインは１１ビ
ットで構成されることになる。
【００２３】図４（ｂ）は分布の種類がＡ、Ｂ、Ｃの３
種類ある場合の例を示す図である。遅延パラメータで指
定される分布の種類が３種類用意されており、図４
（ｂ）に示す分布Ａ、Ｂ、Ｃのようになるように分散及
び平均が入力された場合、０から１の間の一様乱数が２
Ｋに分割された値のいずれかをとる場合にそれぞれの分
布Ａ、Ｂ、Ｃに対応する値Ｘ、Ｙ、Ｚが計算により求め
ることが可能である。たとえば、遅延パラメータに分布
の種類として分布Ａが指定された場合、ＲＡＭテーブル
４２は図４（ｂ）の分布Ａから求めた値がセットされる
ことになる。たとえば、乱数Ｒに対してＸという遅延量
が指定されることになる。アクセス制御回路４１は遅延
パラメータが入力される度にこのＲＡＭテーブルを指定
された遅延パラメータに基づいて書き替えることにな
る。このようにして、このシミュレーション用ハードウ
エアはコンソールから入力された遅延パラメータに基づ
き任意の分布に従う遅延量を発生させることが可能とな
る。
種類ある場合の例を示す図である。遅延パラメータで指
定される分布の種類が３種類用意されており、図４
（ｂ）に示す分布Ａ、Ｂ、Ｃのようになるように分散及
び平均が入力された場合、０から１の間の一様乱数が２
Ｋに分割された値のいずれかをとる場合にそれぞれの分
布Ａ、Ｂ、Ｃに対応する値Ｘ、Ｙ、Ｚが計算により求め
ることが可能である。たとえば、遅延パラメータに分布
の種類として分布Ａが指定された場合、ＲＡＭテーブル
４２は図４（ｂ）の分布Ａから求めた値がセットされる
ことになる。たとえば、乱数Ｒに対してＸという遅延量
が指定されることになる。アクセス制御回路４１は遅延
パラメータが入力される度にこのＲＡＭテーブルを指定
された遅延パラメータに基づいて書き替えることにな
る。このようにして、このシミュレーション用ハードウ
エアはコンソールから入力された遅延パラメータに基づ
き任意の分布に従う遅延量を発生させることが可能とな
る。
【００２４】実施例２．図４は、遅延・廃棄制御ブロッ
ク５の他の構成方法について示したものである。以下
に、この部分の動作について説明する。加算ブロック５
２で遅延量とリファレンスカウンタ値を加算した後に、
出力時間情報蓄積ＦＩＦＯ５５に蓄える。セル出力制御
ブロック５６では、該ＦＩＦＯの先頭の出力時刻と前回
の出力時間保持回路５４に保持されている前回の出力時
刻を比較する。そして、結果によって以下の処理を行
う。
ク５の他の構成方法について示したものである。以下
に、この部分の動作について説明する。加算ブロック５
２で遅延量とリファレンスカウンタ値を加算した後に、
出力時間情報蓄積ＦＩＦＯ５５に蓄える。セル出力制御
ブロック５６では、該ＦＩＦＯの先頭の出力時刻と前回
の出力時間保持回路５４に保持されている前回の出力時
刻を比較する。そして、結果によって以下の処理を行
う。
【００２５】１）（前回の出力時刻）＜（ＦＩＦＯの先
頭の出力時刻）ならば、ＦＩＦＯの先頭の出力時刻とリ
ファレンスカウンタ値を比較し、一致すればＦＩＦＯよ
り該情報を読み出す。さらに、該ＦＩＦＯの先頭の出力
時刻を前回の出力時間保持ブロック５４に保持する。
頭の出力時刻）ならば、ＦＩＦＯの先頭の出力時刻とリ
ファレンスカウンタ値を比較し、一致すればＦＩＦＯよ
り該情報を読み出す。さらに、該ＦＩＦＯの先頭の出力
時刻を前回の出力時間保持ブロック５４に保持する。
【００２６】２）（前回の出力時刻）≧（ＦＩＦＯの先
頭の出力時刻）ならば、ただちにＦＩＦＯの先頭の出力
時刻を読み出し、前回の出力時刻に１（すなわち、１セ
ル単位時間）を加えたものを前回の出力時間保持ブロッ
ク５４に保持する。
頭の出力時刻）ならば、ただちにＦＩＦＯの先頭の出力
時刻を読み出し、前回の出力時刻に１（すなわち、１セ
ル単位時間）を加えたものを前回の出力時間保持ブロッ
ク５４に保持する。
【００２７】一方、セル出力制御ブロック５６では出力
時間情報蓄積ＦＩＦＯ５５の先頭の出力時刻とリファレ
ンスカウンタ値とを比較し、一致すれば、廃棄情報蓄積
ＦＩＦＯ５７及びシーケンスナンバ蓄積ＦＩＦＯ５９の
先頭の情報を読み出す。そして、廃棄情報蓄積ＦＩＦＯ
５７からの情報が廃棄することを意味している場合は、
この３つの情報をすべて廃棄する。廃棄を示さない場合
は、シーケンスナンバ蓄積ＦＩＦＯ５９から読み出され
たシーケンスナンバに対応するセルをセル蓄積メモリか
ら読み出す。また、セルを読み出さない間はアイドルセ
ル挿入ブロック６に指示し、アイドルセルのパターンを
間欠的に挿入するようにする。
時間情報蓄積ＦＩＦＯ５５の先頭の出力時刻とリファレ
ンスカウンタ値とを比較し、一致すれば、廃棄情報蓄積
ＦＩＦＯ５７及びシーケンスナンバ蓄積ＦＩＦＯ５９の
先頭の情報を読み出す。そして、廃棄情報蓄積ＦＩＦＯ
５７からの情報が廃棄することを意味している場合は、
この３つの情報をすべて廃棄する。廃棄を示さない場合
は、シーケンスナンバ蓄積ＦＩＦＯ５９から読み出され
たシーケンスナンバに対応するセルをセル蓄積メモリか
ら読み出す。また、セルを読み出さない間はアイドルセ
ル挿入ブロック６に指示し、アイドルセルのパターンを
間欠的に挿入するようにする。
【００２８】実施例３． 上記実施例１、２においては、セルを廃棄する場合を含
めて説明したが、セルを廃棄する機能がなくてもかまわ
ない。すなわち、第１の実施例においては、単に入力し
たセルを遅延させて出力するというようなセル遅延シミ
ュレーション装置であってもかまわない。
めて説明したが、セルを廃棄する機能がなくてもかまわ
ない。すなわち、第１の実施例においては、単に入力し
たセルを遅延させて出力するというようなセル遅延シミ
ュレーション装置であってもかまわない。
【００２９】実施例４．上記実施例１においては、ＲＡ
Ｍテーブル４２に遅延量を設定するのはあらかじめコン
ソールから遅延パラメータを入力した際に１度だけ行う
場合を示した。このようなＲＡＭテーブルを設定するこ
とにより入力した遅延制御用乱数ＲＤに遅延量を求める
動作がすばやく行えるという効果がある。このＲＡＭテ
ーブルは、１つだけ所有するのではなく、たとえば、分
布の種類毎にあらかじめ複数のＲＡＭテーブルを有して
いる場合でもかまわない。また、そのテーブルへの設定
形式も図４（ａ）に示したような形式にこだわるもので
はなく、遅延制御用乱数ＲＤから遅延量が求まるような
設定がされているものであればかまわない。
Ｍテーブル４２に遅延量を設定するのはあらかじめコン
ソールから遅延パラメータを入力した際に１度だけ行う
場合を示した。このようなＲＡＭテーブルを設定するこ
とにより入力した遅延制御用乱数ＲＤに遅延量を求める
動作がすばやく行えるという効果がある。このＲＡＭテ
ーブルは、１つだけ所有するのではなく、たとえば、分
布の種類毎にあらかじめ複数のＲＡＭテーブルを有して
いる場合でもかまわない。また、そのテーブルへの設定
形式も図４（ａ）に示したような形式にこだわるもので
はなく、遅延制御用乱数ＲＤから遅延量が求まるような
設定がされているものであればかまわない。
【００３０】実施例５．上記実施例においては、前後す
る２つのセルの出力時刻が入れ替わった場合に後のセル
の出力時刻を直前のセルの出力時刻に１セル単位時間を
加えたものを後のセルの出力時刻とする場合を示した
が、単に１セル単位時間を加える場合だけでなく、たと
えば、２セル単位時間等の他の時間を加えるような場合
でもかまわない。
る２つのセルの出力時刻が入れ替わった場合に後のセル
の出力時刻を直前のセルの出力時刻に１セル単位時間を
加えたものを後のセルの出力時刻とする場合を示した
が、単に１セル単位時間を加える場合だけでなく、たと
えば、２セル単位時間等の他の時間を加えるような場合
でもかまわない。
【００３１】実施例６．上記実施例においては、前後す
るセルの出力時刻が入れ替わった場合に後のセルの出力
時刻を修正する場合を示したが、後のセルの出力時刻を
修正する場合ばかりでなく、前のセルの出力時刻を修正
するような場合でもかまわない。その場合には前のセル
のよりも以前にあるセルの出力時刻以降であって後のセ
ルの出力時刻の間になるように出力時刻を設定するよう
にしなければならない。たとえば、セルｃ１、ｃ２、ｃ
３の順に入力がされ、セルｃ１に対しては出力時刻１が
与えられ、セルｃ２に対しては出力時刻５が与えられ、
セルｃ３に対しては出力時刻３が与えられた場合、前述
した実施例によれば、セルｃ３の出力時刻は６に修正さ
れることになるが、このセルｃ３の出力時刻を修正する
のではなく、セルｃ２の出力時刻を修正するようにして
もよい。この場合は、セルｃ１の出力時刻とセルｃ３の
出力時刻の間、すなわち、出力時刻２と修正されること
なる。なお、この前のセルの出力時刻を修正する場合に
は前のセルがまだＦＩＦＯ内に残っており、実際には出
力がされていない場合にのみ有効である。
るセルの出力時刻が入れ替わった場合に後のセルの出力
時刻を修正する場合を示したが、後のセルの出力時刻を
修正する場合ばかりでなく、前のセルの出力時刻を修正
するような場合でもかまわない。その場合には前のセル
のよりも以前にあるセルの出力時刻以降であって後のセ
ルの出力時刻の間になるように出力時刻を設定するよう
にしなければならない。たとえば、セルｃ１、ｃ２、ｃ
３の順に入力がされ、セルｃ１に対しては出力時刻１が
与えられ、セルｃ２に対しては出力時刻５が与えられ、
セルｃ３に対しては出力時刻３が与えられた場合、前述
した実施例によれば、セルｃ３の出力時刻は６に修正さ
れることになるが、このセルｃ３の出力時刻を修正する
のではなく、セルｃ２の出力時刻を修正するようにして
もよい。この場合は、セルｃ１の出力時刻とセルｃ３の
出力時刻の間、すなわち、出力時刻２と修正されること
なる。なお、この前のセルの出力時刻を修正する場合に
は前のセルがまだＦＩＦＯ内に残っており、実際には出
力がされていない場合にのみ有効である。
【００３２】
【発明の効果】以上のように、この発明によれば、端末
間に専用のハードウェアを挿入することにより、交換機
を通過することによる通信品質への影響のシミュレーシ
ョンを実際に即した形でシミュレートすることができ
る。
間に専用のハードウェアを挿入することにより、交換機
を通過することによる通信品質への影響のシミュレーシ
ョンを実際に即した形でシミュレートすることができ
る。
【図１】シミュレーション用ハードウェアの内部のブロ
ック図である。
ック図である。
【図２】シミュレーション用ハードウェアを用いた端末
間の通信形態を示した図である。
間の通信形態を示した図である。
【図３】該ハードウェアの遅延・廃棄制御ブロックの内
部構成を示した図である。
部構成を示した図である。
【図４】シミュレーション用ハードウェアの遅延用パラ
メータの設定領域を示した図である。
メータの設定領域を示した図である。
【図５】該ハードウェアの遅延・廃棄制御ブロックの内
部の他の構成方法の図である。
部の他の構成方法の図である。
【図６】ＡＴＭセルの形式例を示した図である。
【図７】ＡＴＭによる網の一構成例を示した図である。
【図８】ＡＴＭ交換機の内部の一構成例を示した図であ
る。
る。
【図９】シミュレーション用ハードウェアの従来の構成
例を示した図である。
例を示した図である。
【図１０】従来のシミュレーション用ハードウェアの廃
棄制御のフローチャート図である。
棄制御のフローチャート図である。
【図１１】従来のシミュレーション用ハードウェアの遅
延制御の処理を示した図である。
延制御の処理を示した図である。
【図１２】従来例における平均遅延量と揺らぎ量の関係
を示した図である。
を示した図である。
１ ヘッダ精査・アイドルセル抽出ブロック ２ 乱数発生ブロック ３ リファレンスカウンタ ４ セル蓄積メモリ ５ 遅延・廃棄制御ブロック ６ アイドルセル挿入ブロック ７ パラメータ設定部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 横谷 哲也 鎌倉市大船五丁目１番１号 三菱電機株 式会社 通信システム研究所内 (72)発明者 鹿間 敏弘 鎌倉市大船五丁目１番１号 三菱電機株 式会社 通信システム研究所内 (56)参考文献 特開 平４−356843（ＪＰ，Ａ) 特開 平１−235437（ＪＰ，Ａ) 特開 平６−69948（ＪＰ，Ａ) 特開 平４−329044（ＪＰ，Ａ) 特開 平３−65835（ＪＰ，Ａ) 特開 昭56−96557（ＪＰ，Ａ) 1989年信学春季大会、分冊３、Ｂ− 566、ｐ．３−272 1990年信学春季大会、分冊３、Ｂ− 636、ｐ．３−214 1990年信学秋季大会、分冊３、Ｂ− 391、ｐ．３−53 1991年信学秋季大会、分冊３、Ｂ− 457、ｐ．３−176 1993年信学秋季大会、分冊３、Ｂ− 421、ｐ．３−59 1993年信学秋季大会、分冊３、Ｂ− 550、ｐ．３−188 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/56
Claims (1)
- 【請求項１】 以下の要素を有するセル遅延シミュレー
ション装置（ａ）セルを順に入力するセル入力手段、 （ｂ）上記セル入力手段により入力したセルの各々に対
して所定の遅延を与えた出力時刻を設定する出力時刻設
定手段、 （ｃ）上記セル入力手段により入力した前後する２つの
セルに対して上記出力時刻設定手段により設定された出
力時刻に基づく出力順が、セル入力手段が入力したセル
の入力順にならない場合に、後に入力したセルの出力時
刻が前に入力したセルの出力時刻の後になるように前後
するセルのいずれかのセルの出力時刻を修正する出力時
刻修正手段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34877292A JP2997607B2 (ja) | 1992-12-28 | 1992-12-28 | セル遅延シミュレーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34877292A JP2997607B2 (ja) | 1992-12-28 | 1992-12-28 | セル遅延シミュレーション装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06205032A JPH06205032A (ja) | 1994-07-22 |
| JP2997607B2 true JP2997607B2 (ja) | 2000-01-11 |
Family
ID=18399263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34877292A Expired - Fee Related JP2997607B2 (ja) | 1992-12-28 | 1992-12-28 | セル遅延シミュレーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2997607B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006070471A1 (ja) * | 2004-12-28 | 2006-07-06 | Fujitsu Limited | 通信品質評価方法、導出装置、通信品質評価システム及びコンピュータプログラム |
| US7948892B2 (en) | 2005-01-14 | 2011-05-24 | Fujitsu Limited | Relay method, relay device, communication system, and computer program |
| US8566903B2 (en) | 2010-06-29 | 2013-10-22 | International Business Machines Corporation | Enterprise evidence repository providing access control to collected artifacts |
-
1992
- 1992-12-28 JP JP34877292A patent/JP2997607B2/ja not_active Expired - Fee Related
Non-Patent Citations (6)
| Title |
|---|
| １９８９年信学春季大会、分冊３、Ｂ−５６６、ｐ．３−２７２ |
| １９９０年信学春季大会、分冊３、Ｂ−６３６、ｐ．３−２１４ |
| １９９０年信学秋季大会、分冊３、Ｂ−３９１、ｐ．３−５３ |
| １９９１年信学秋季大会、分冊３、Ｂ−４５７、ｐ．３−１７６ |
| １９９３年信学秋季大会、分冊３、Ｂ−４２１、ｐ．３−５９ |
| １９９３年信学秋季大会、分冊３、Ｂ−５５０、ｐ．３−１８８ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006070471A1 (ja) * | 2004-12-28 | 2006-07-06 | Fujitsu Limited | 通信品質評価方法、導出装置、通信品質評価システム及びコンピュータプログラム |
| CN101091358B (zh) * | 2004-12-28 | 2011-09-21 | 富士通株式会社 | 数据包发送方法和通信质量评价系统 |
| US7948892B2 (en) | 2005-01-14 | 2011-05-24 | Fujitsu Limited | Relay method, relay device, communication system, and computer program |
| US8566903B2 (en) | 2010-06-29 | 2013-10-22 | International Business Machines Corporation | Enterprise evidence repository providing access control to collected artifacts |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06205032A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1226501B1 (en) | Network switch and components and method of operation | |
| US7769049B2 (en) | Traffic generator using parallel coherent transmit engines | |
| EP0413899B1 (en) | Packet switching system having bus matrix switch | |
| US5497369A (en) | Multicast switch circuits | |
| EP0683949B1 (en) | A method for handling redundant switching planes in packet switches and a switch for carrying out the method | |
| US6765867B2 (en) | Method and apparatus for avoiding head of line blocking in an ATM (asynchronous transfer mode) device | |
| JPH09270807A (ja) | ネットワーキング環境におけるネットワーク・トランスポータの検証 | |
| JP2997607B2 (ja) | セル遅延シミュレーション装置 | |
| US20020099915A1 (en) | Buffer apparatus with data insertion control function, insertion data controlling method, and data insertion apparatus with data insertion control function | |
| US20080069152A1 (en) | Method and arrangement for producing a time interval between data frames | |
| Chai et al. | Modeling and distributed simulation of a broadband-isdn network | |
| US6185212B1 (en) | ATM cell processing apparatus | |
| EP0480368A1 (en) | Asynchronous cell switch | |
| Pattavina et al. | Performance analysis of ATM banyan networks with shared queueing. II. Correlated/unbalanced offered traffic | |
| CN110297785A (zh) | 一种基于fpga的金融数据流控装置和流控方法 | |
| JP3291866B2 (ja) | データ受信方式及び通信制御装置 | |
| CN104735824B (zh) | 数据处理系统 | |
| JPH1065712A (ja) | 転送レートコントローラおよび動作方法 | |
| KR100374844B1 (ko) | Ａａｌ2 프로토콜 서비스 로직에서의 타이머 회로 | |
| JPH05327777A (ja) | Ａｔｍスイッチの同期化方法およびａｔｍスイッチ | |
| Stiliadis et al. | A reconfigurable hardware approach to network simulation | |
| US6343076B1 (en) | ATM cell spacer | |
| Luciani et al. | An analytical model for partially blocking finite-buffered switching networks | |
| Elsayed et al. | Statistical multiplexing with arbitrary on/off sources | |
| JPH0630017A (ja) | Ａｔｍセル流変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |