JP2990475B2 - 光電変換装置及びその制御方法 - Google Patents
光電変換装置及びその制御方法Info
- Publication number
- JP2990475B2 JP2990475B2 JP5074853A JP7485393A JP2990475B2 JP 2990475 B2 JP2990475 B2 JP 2990475B2 JP 5074853 A JP5074853 A JP 5074853A JP 7485393 A JP7485393 A JP 7485393A JP 2990475 B2 JP2990475 B2 JP 2990475B2
- Authority
- JP
- Japan
- Prior art keywords
- switching means
- electrode
- emitter
- phototransistor
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】この発明は、光電変換装置に関し
ており、特に光入射により発生したキャリアを蓄積し、
蓄積されたキャリアに基ずいて信号を読み出す光電変換
装置に関する。すなわち、固体撮像装置、画像入力装
置、ファクシミリ、デジタル複写機等に利用される。
ており、特に光入射により発生したキャリアを蓄積し、
蓄積されたキャリアに基ずいて信号を読み出す光電変換
装置に関する。すなわち、固体撮像装置、画像入力装
置、ファクシミリ、デジタル複写機等に利用される。
【０００２】
【従来の技術】従来、光電変換装置として例えば特開昭
６３−２４６６４号公報に記載されているようなものが
ある。図８は、かかる公報に記載されている光電変換装
置の等価回路図である。図８において、ＮＰＮバイポー
ラトランジスタ１０１のＰベース領域１０３がＭＯＳト
ランジスタ１０５のドレインに接続されており、Ｎエミ
ッタ領域１０４がＭＯＳトランジスタ１０８のドレイン
に接続されている。ＭＯＳトランジスタ１０５のソース
電極１０７は、２Ｖ程度の電圧源に接続されており、Ｍ
ＯＳトランジスタ１０８のソース電極１１０は、２Ｖよ
り十分低い電位の電圧源に接続されている。コレクタ領
域１０２は正電位に保持されている。
６３−２４６６４号公報に記載されているようなものが
ある。図８は、かかる公報に記載されている光電変換装
置の等価回路図である。図８において、ＮＰＮバイポー
ラトランジスタ１０１のＰベース領域１０３がＭＯＳト
ランジスタ１０５のドレインに接続されており、Ｎエミ
ッタ領域１０４がＭＯＳトランジスタ１０８のドレイン
に接続されている。ＭＯＳトランジスタ１０５のソース
電極１０７は、２Ｖ程度の電圧源に接続されており、Ｍ
ＯＳトランジスタ１０８のソース電極１１０は、２Ｖよ
り十分低い電位の電圧源に接続されている。コレクタ領
域１０２は正電位に保持されている。
【０００３】この光電変換装置の動作を説明する。まず
蓄積動作において、ＭＯＳトランジスタ１０５とＭＯＳ
トランジスタ１０８は非導通状態であり、ベース領域１
０３とエミッタ領域１０４は浮遊状態である。この状態
で光が入射し、光量に対応したキャリアが、ベース領域
１０３に蓄積される。
蓄積動作において、ＭＯＳトランジスタ１０５とＭＯＳ
トランジスタ１０８は非導通状態であり、ベース領域１
０３とエミッタ領域１０４は浮遊状態である。この状態
で光が入射し、光量に対応したキャリアが、ベース領域
１０３に蓄積される。
【０００４】読み出し動作は、ベース領域１０３に蓄積
されたキャリアに応じたエミッタ領域１０４の出力を検
出することで行う。消去動作においては、まずＭＯＳト
ランジスタ１０５を導通状態にすることによって、ベー
ス領域１０３の電位を２Ｖ程度にする。次に、ＭＯＳト
ランジスタ１０５を非導通状態にし、ＭＯＳトランジス
タ１０８を一定期間導通状態にする。その後、ＭＯＳト
ランジスタ１０８を非導通状態にすると、ベース領域１
０３の電位は一定の値となる。
されたキャリアに応じたエミッタ領域１０４の出力を検
出することで行う。消去動作においては、まずＭＯＳト
ランジスタ１０５を導通状態にすることによって、ベー
ス領域１０３の電位を２Ｖ程度にする。次に、ＭＯＳト
ランジスタ１０５を非導通状態にし、ＭＯＳトランジス
タ１０８を一定期間導通状態にする。その後、ＭＯＳト
ランジスタ１０８を非導通状態にすると、ベース領域１
０３の電位は一定の値となる。
【０００５】この状態を初期状態として次の蓄積動作が
開始される。つまり、この光電変換装置では、常に一定
の初期状態を得られるため、残像がない。
開始される。つまり、この光電変換装置では、常に一定
の初期状態を得られるため、残像がない。
【０００６】
【発明が解決しようとする課題】しかし、従来の光電変
換装置では、暗出力にオフセットがあり、このオフセッ
ト量がばらつくという問題がある。また、暗出力が、温
度によって変化するという問題もある。これらの問題に
ついて説明する。
換装置では、暗出力にオフセットがあり、このオフセッ
ト量がばらつくという問題がある。また、暗出力が、温
度によって変化するという問題もある。これらの問題に
ついて説明する。
【０００７】従来の光電変換装置では、消去動作におい
て、一度ベース領域１０３に高い一定の電位を与えてか
ら、エミッタ領域１０４を通じてベース領域１０３の過
剰なキャリアを除去している。このため消去動作後の初
期状態においてベース領域１０３には残留電荷が残って
おり、暗状態でキャリアが全く蓄積されなくてもバイポ
ーラトランジスタ１０１は出力する能力を持っており、
暗出力にオフセットが存在する。しかも、暗出力は、バ
イポーラトランジスタ１０１の電流増幅率やベース・コ
レクタ間接合容量のばらつき、さらにＭＯＳトランジス
タ１０５のばらつきによってばらつく。また、電流増幅
率は正の温度特性を持っているので、暗出力が、温度に
よって変化する。この様子を図９に示す。図９は、従来
の光電変換装置の光電変換特性図で、実線は室温時の光
電変換特性、破線は高温時の光電変換特性である。
て、一度ベース領域１０３に高い一定の電位を与えてか
ら、エミッタ領域１０４を通じてベース領域１０３の過
剰なキャリアを除去している。このため消去動作後の初
期状態においてベース領域１０３には残留電荷が残って
おり、暗状態でキャリアが全く蓄積されなくてもバイポ
ーラトランジスタ１０１は出力する能力を持っており、
暗出力にオフセットが存在する。しかも、暗出力は、バ
イポーラトランジスタ１０１の電流増幅率やベース・コ
レクタ間接合容量のばらつき、さらにＭＯＳトランジス
タ１０５のばらつきによってばらつく。また、電流増幅
率は正の温度特性を持っているので、暗出力が、温度に
よって変化する。この様子を図９に示す。図９は、従来
の光電変換装置の光電変換特性図で、実線は室温時の光
電変換特性、破線は高温時の光電変換特性である。
【０００８】暗出力を０にするためにＭＯＳトランジス
タ１０５のソース電極１０７に接続されている電圧源の
電位を合わせようとしても、バイポーラトランジスタ１
０１の電流増幅率やベース・コレクタ間接合容量のばら
つきにより、常に暗出力を０にすることはできない。ま
た、ＭＯＳトランジスタ１０５のソース電極１０７に接
続されている電圧源の電位を低くしすぎると、低照度領
域での出力が出にくくなり、光電変換特性の直線性が損
なわれる。これは、バイポーラトランジスタ１０１は、
エミッタ・ベース間接合がある程度順方向バイアスにな
らないとエミッタ領域１０４の電位が増加しないからで
ある。
タ１０５のソース電極１０７に接続されている電圧源の
電位を合わせようとしても、バイポーラトランジスタ１
０１の電流増幅率やベース・コレクタ間接合容量のばら
つきにより、常に暗出力を０にすることはできない。ま
た、ＭＯＳトランジスタ１０５のソース電極１０７に接
続されている電圧源の電位を低くしすぎると、低照度領
域での出力が出にくくなり、光電変換特性の直線性が損
なわれる。これは、バイポーラトランジスタ１０１は、
エミッタ・ベース間接合がある程度順方向バイアスにな
らないとエミッタ領域１０４の電位が増加しないからで
ある。
【０００９】また、暗出力のオフセットと温度依存性を
補正するために、２つの負荷容量に実効出力とダミー出
力をそれぞれ蓄えた後、差動増幅する方法があるが、各
ビットに２つずつの負荷容量を形成しなくてはならず半
導体チップの面積が大きくなり、回路も複雑となる。
補正するために、２つの負荷容量に実効出力とダミー出
力をそれぞれ蓄えた後、差動増幅する方法があるが、各
ビットに２つずつの負荷容量を形成しなくてはならず半
導体チップの面積が大きくなり、回路も複雑となる。
【００１０】そこで、この発明の目的は、従来のこのよ
うな課題を解決し、暗出力のオフセット・ばらつき・温
度依存性が非常に小さい光電変換装置を、簡単な構造で
得ることである。
うな課題を解決し、暗出力のオフセット・ばらつき・温
度依存性が非常に小さい光電変換装置を、簡単な構造で
得ることである。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、この発明は、電磁波によって発生するキャリアを蓄
積する第１導電型の半導体からなる制御電極領域と、第
２導電型の半導体からなる第１主電極領域と、第２導電
型の半導体からなる第２主電極領域とで形成されるトラ
ンジスタと、前記第１主電極領域を低インピーダンス状
態にする手段とを具備し、前記キャリアの蓄積動作、前
記キャリアに基ずく信号の読み出し動作、前記キャリア
の消滅動作を行う光電変換装置において、前記キャリア
の消滅動作は、前記手段により前記第１主電極領域を低
インピーダンス状態にすることにより行うことを特徴と
する。
に、この発明は、電磁波によって発生するキャリアを蓄
積する第１導電型の半導体からなる制御電極領域と、第
２導電型の半導体からなる第１主電極領域と、第２導電
型の半導体からなる第２主電極領域とで形成されるトラ
ンジスタと、前記第１主電極領域を低インピーダンス状
態にする手段とを具備し、前記キャリアの蓄積動作、前
記キャリアに基ずく信号の読み出し動作、前記キャリア
の消滅動作を行う光電変換装置において、前記キャリア
の消滅動作は、前記手段により前記第１主電極領域を低
インピーダンス状態にすることにより行うことを特徴と
する。
【００１２】
【作用】上記のように構成された光電変換装置において
は、キャリアの消滅動作において、ベース領域を高い電
位にする過程を含まず、しかもエミッタ領域を十分長い
期間低電位に固定できるので、キャリアの消滅動作後の
初期状態においてベース領域の残留電荷が常に小さい。
したがって暗状態においては、トランジスタは出力する
能力がほとんどないので、暗出力のオフセット・ばらつ
き・温度依存性が非常に小さくなるのである。
は、キャリアの消滅動作において、ベース領域を高い電
位にする過程を含まず、しかもエミッタ領域を十分長い
期間低電位に固定できるので、キャリアの消滅動作後の
初期状態においてベース領域の残留電荷が常に小さい。
したがって暗状態においては、トランジスタは出力する
能力がほとんどないので、暗出力のオフセット・ばらつ
き・温度依存性が非常に小さくなるのである。
【００１３】
【実施例】以下に、この発明の実施例を図に基づいて説
明する。図１は、この発明の光電変換装置の第一実施例
の等価回路図である。図１において、ＮＰＮバイポーラ
トランジスタ１のＮエミッタ領域２がＮチャンネルのＭ
ＯＳトランジスタ５のドレインに接続されている。ＭＯ
Ｓトランジスタ５のソース電極６は、接地または低い電
位の定電圧源に接続されている。ＭＯＳトランジスタ５
は、信号φＲによってオン・オフがコントロールされ
る。Ｎコレクタ領域４は正電位に保持されている。ま
た、ベース領域３は常に浮遊状態である。
明する。図１は、この発明の光電変換装置の第一実施例
の等価回路図である。図１において、ＮＰＮバイポーラ
トランジスタ１のＮエミッタ領域２がＮチャンネルのＭ
ＯＳトランジスタ５のドレインに接続されている。ＭＯ
Ｓトランジスタ５のソース電極６は、接地または低い電
位の定電圧源に接続されている。ＭＯＳトランジスタ５
は、信号φＲによってオン・オフがコントロールされ
る。Ｎコレクタ領域４は正電位に保持されている。ま
た、ベース領域３は常に浮遊状態である。
【００１４】次に、この光電変換装置の動作を説明す
る。まず蓄積動作は、ＭＯＳトランジス５が非導通状態
になった時から始まる。この時、エミッタ領域２はＧＮ
Ｄ電位の浮遊状態であり、ベース領域３は正電位の浮遊
状態に設定されている。この状態で光が入射し、光量に
対応したキャリ（正孔）が、ベース領域３に蓄積され
る。エミッタ領域２の電位は、ベース領域３に蓄積され
たキャリアに応じた値となっている。
る。まず蓄積動作は、ＭＯＳトランジス５が非導通状態
になった時から始まる。この時、エミッタ領域２はＧＮ
Ｄ電位の浮遊状態であり、ベース領域３は正電位の浮遊
状態に設定されている。この状態で光が入射し、光量に
対応したキャリ（正孔）が、ベース領域３に蓄積され
る。エミッタ領域２の電位は、ベース領域３に蓄積され
たキャリアに応じた値となっている。
【００１５】読み出し動作は、エミッタ領域２の電位を
アンプ等で直接検出することで行う方法と、エミッタ領
域２に読み出しスイッチを接続し、そのスイッチを導通
状態にして外部負荷容量に読み出す方法がある。後者の
場合、ベース領域３に蓄積されたキャリアの一部が失わ
れる。
アンプ等で直接検出することで行う方法と、エミッタ領
域２に読み出しスイッチを接続し、そのスイッチを導通
状態にして外部負荷容量に読み出す方法がある。後者の
場合、ベース領域３に蓄積されたキャリアの一部が失わ
れる。
【００１６】次に消去動作においては、ＭＯＳトランジ
スタ５を導通状態にする。ＭＯＳトランジスタ５を導通
状態にしておく期間において、ベース領域３に蓄積され
ていた残留電荷である正孔は、エミッタ領域２からベー
ス領域３に注入される電子と再結合し除去されていく。
次にＭＯＳトランジスタ５を非導通状態にすると、消去
動作は終わり、次回の蓄積動作が開始される。
スタ５を導通状態にする。ＭＯＳトランジスタ５を導通
状態にしておく期間において、ベース領域３に蓄積され
ていた残留電荷である正孔は、エミッタ領域２からベー
ス領域３に注入される電子と再結合し除去されていく。
次にＭＯＳトランジスタ５を非導通状態にすると、消去
動作は終わり、次回の蓄積動作が開始される。
【００１７】ここで、消去動作終了時のベース領域３の
残留電荷の影響について説明する。この残留電荷は次回
の蓄積動作に持ち越されるので、残像の原因となる。し
たがって、残留電荷を十分取り除くために、ＭＯＳトラ
ンジスタ５を導通状態にしておく時間（以後Ｔとする）
をある程度大きくする必要がある。
残留電荷の影響について説明する。この残留電荷は次回
の蓄積動作に持ち越されるので、残像の原因となる。し
たがって、残留電荷を十分取り除くために、ＭＯＳトラ
ンジスタ５を導通状態にしておく時間（以後Ｔとする）
をある程度大きくする必要がある。
【００１８】一方、残留電荷が小さすぎると、低照度領
域での出力が出にくくなり、光電変換特性の直線性が損
なわれる。これは、前に説明したようにバイポーラトラ
ンジスタ１は、エミッタ・ベース間接合がある程度順方
向バイアスにならないとエミッタ領域２の電位が増加し
ないからである。エミッタ・ベース間接合を順方向バイ
アスにするための電荷量は、エミッタ・ベース間接合容
量が小さいほど少なくてすむ。したがって、エミッタ・
ベース間接合容量を小さくすることによって、残留電荷
が小さくても、低照度領域での光電変換特性の直線性は
良好なものとなる。
域での出力が出にくくなり、光電変換特性の直線性が損
なわれる。これは、前に説明したようにバイポーラトラ
ンジスタ１は、エミッタ・ベース間接合がある程度順方
向バイアスにならないとエミッタ領域２の電位が増加し
ないからである。エミッタ・ベース間接合を順方向バイ
アスにするための電荷量は、エミッタ・ベース間接合容
量が小さいほど少なくてすむ。したがって、エミッタ・
ベース間接合容量を小さくすることによって、残留電荷
が小さくても、低照度領域での光電変換特性の直線性は
良好なものとなる。
【００１９】以上説明したように、エミッタ・ベース間
接合容量を小さくし、ＭＯＳトランジスタ５を導通状態
にしておく時間Ｔをある程度長くすることによって、残
像が小さく低照度領域での光電変換特性の直線性が良好
な光電変換装置が得られる。例えば、一般的なバイポー
ラトランジスタを用いたとき、エミッタ領域２の面積が
６０μｍ2 でＴ＝８μ秒のとき、残像は１％以下で、良
好な光電変換特性の直線性が得られた。実際には、求め
られるその他の特性も考慮して、適当なエミッタ領域２
の面積とＴの大きさを設定する。
接合容量を小さくし、ＭＯＳトランジスタ５を導通状態
にしておく時間Ｔをある程度長くすることによって、残
像が小さく低照度領域での光電変換特性の直線性が良好
な光電変換装置が得られる。例えば、一般的なバイポー
ラトランジスタを用いたとき、エミッタ領域２の面積が
６０μｍ2 でＴ＝８μ秒のとき、残像は１％以下で、良
好な光電変換特性の直線性が得られた。実際には、求め
られるその他の特性も考慮して、適当なエミッタ領域２
の面積とＴの大きさを設定する。
【００２０】図２は、本実施例の光電変換装置の光電変
換特性図で、実線は室温時の光電変換特性、破線は高温
時の光電変換特性である。本実施例では消滅動作後の初
期状態においてベース領域３の残留電荷が常に小さい。
したがって暗状態においては、バイポーラトランジスタ
１は出力する能力がほとんどない。したがってバイポー
ラトランジスタ１の電流増幅率やベース・コレクタ間接
合容量がばらついても暗出力はつねに０Ｖであり、ばら
つきは生じない。さらに温度による変化もない。
換特性図で、実線は室温時の光電変換特性、破線は高温
時の光電変換特性である。本実施例では消滅動作後の初
期状態においてベース領域３の残留電荷が常に小さい。
したがって暗状態においては、バイポーラトランジスタ
１は出力する能力がほとんどない。したがってバイポー
ラトランジスタ１の電流増幅率やベース・コレクタ間接
合容量がばらついても暗出力はつねに０Ｖであり、ばら
つきは生じない。さらに温度による変化もない。
【００２１】なお、以上の説明において、バイポーラト
ランジスタ１はＰＮＰ型でもよいし、ＦＥＴやＳＩＴを
用いてもよい。ＭＯＳトランジスタ５はＰチャンネルで
もよいし、他のスイッチ素子を用いてもよい。次に図３
は本発明の第２実施例を示す等価回路図である。本実施
例は図１に示した光電変換セルを複数個ライン状に配列
したラインセンサである。バイポーラトランジスタ１の
コレクタ電極は正電圧源に接続されており、エミッタ電
極は消去動作用ＭＯＳトランジスタ５と読み出しスイッ
チ用ＭＯＳトランジスタ７に接続されている。ＭＯＳト
ランジスタ５のソースは接地されており、ＭＯＳトラン
ジスタ７のソースは共通信号線８に接続されている。共
通信号線８は、アンプ９の入力端子と共通信号線８のリ
セット用ＭＯＳトランジスタ１０のドレインに接続され
ている。リセット用ＭＯＳトランジスタ１０のソースは
接地されている。
ランジスタ１はＰＮＰ型でもよいし、ＦＥＴやＳＩＴを
用いてもよい。ＭＯＳトランジスタ５はＰチャンネルで
もよいし、他のスイッチ素子を用いてもよい。次に図３
は本発明の第２実施例を示す等価回路図である。本実施
例は図１に示した光電変換セルを複数個ライン状に配列
したラインセンサである。バイポーラトランジスタ１の
コレクタ電極は正電圧源に接続されており、エミッタ電
極は消去動作用ＭＯＳトランジスタ５と読み出しスイッ
チ用ＭＯＳトランジスタ７に接続されている。ＭＯＳト
ランジスタ５のソースは接地されており、ＭＯＳトラン
ジスタ７のソースは共通信号線８に接続されている。共
通信号線８は、アンプ９の入力端子と共通信号線８のリ
セット用ＭＯＳトランジスタ１０のドレインに接続され
ている。リセット用ＭＯＳトランジスタ１０のソースは
接地されている。
【００２２】初段のフリップフロップ１１のデータ入力
端子ＤにスタートパルスφＳＴが入力されている。クロ
ックパルスφＣＫとその反転パルスφＣＫＸがフリップ
フロップ１１に入力されている。消去動作用ＭＯＳトラ
ンジスタ５の駆動パルスφＲ１，φＲ２・・・φＲｎ
は、フリップフロップ１１のスレーブ出力Ｑが使われ、
読み出しスイッチ用ＭＯＳトランジスタ７の駆動パルス
φＳ１，φＳ２・・・φＳｎは、フリップフロップ１１
のマスター出力Ｍとスレーブ反転出力ＱＸのＮＡＮＤ出
力の反転が使われる。
端子ＤにスタートパルスφＳＴが入力されている。クロ
ックパルスφＣＫとその反転パルスφＣＫＸがフリップ
フロップ１１に入力されている。消去動作用ＭＯＳトラ
ンジスタ５の駆動パルスφＲ１，φＲ２・・・φＲｎ
は、フリップフロップ１１のスレーブ出力Ｑが使われ、
読み出しスイッチ用ＭＯＳトランジスタ７の駆動パルス
φＳ１，φＳ２・・・φＳｎは、フリップフロップ１１
のマスター出力Ｍとスレーブ反転出力ＱＸのＮＡＮＤ出
力の反転が使われる。
【００２３】図４は本発明の第２実施例のタイミングチ
ャートである。まずスタートパルスφＳＴが立ち上がる
と、ｔ1 においてクロックパルスφＣＫの立上りに同期
してφＳ１が立上り、１ビット目の読み出しスイッチ用
ＭＯＳトランジスタ７が導通し、１ビット目のバイポー
ラトランジスタ１の読み出しが行われる。そしてアンプ
９を通して出力信号ＶＳＩＧが出力される。
ャートである。まずスタートパルスφＳＴが立ち上がる
と、ｔ1 においてクロックパルスφＣＫの立上りに同期
してφＳ１が立上り、１ビット目の読み出しスイッチ用
ＭＯＳトランジスタ７が導通し、１ビット目のバイポー
ラトランジスタ１の読み出しが行われる。そしてアンプ
９を通して出力信号ＶＳＩＧが出力される。
【００２４】次にｔ2 においてクロックパルスφＣＫが
立下がると、φＳ１が立下りφＲ１が立ち上がる。する
と１ビット目の読み出しスイッチ用ＭＯＳトランジスタ
７が閉じ、消去動作用ＭＯＳトランジスタ５が導通し、
１ビット目のバイポーラトランジスタ１の消去動作が始
まる。それと同時に、共通信号線８のリセット用ＭＯＳ
トランジスタ１０がφＣＫＸパルスにより導通し共通信
号線８がＧＮＤレベルに戻っていく。
立下がると、φＳ１が立下りφＲ１が立ち上がる。する
と１ビット目の読み出しスイッチ用ＭＯＳトランジスタ
７が閉じ、消去動作用ＭＯＳトランジスタ５が導通し、
１ビット目のバイポーラトランジスタ１の消去動作が始
まる。それと同時に、共通信号線８のリセット用ＭＯＳ
トランジスタ１０がφＣＫＸパルスにより導通し共通信
号線８がＧＮＤレベルに戻っていく。
【００２５】次にｔ3 において、φＣＫＸが立ち下がる
と、共通信号線８のリセット用ＭＯＳトランジスタ１０
がオフし、共通信号線８はＧＮＤレベルの浮遊状態にな
る。それと同時にφＳ２が立ち上がり、２ビット目の読
み出しスイッチ用ＭＯＳトランジスタ７が導通し、２ビ
ット目のバイポーラトランジスタ１の読み出しが行われ
る。
と、共通信号線８のリセット用ＭＯＳトランジスタ１０
がオフし、共通信号線８はＧＮＤレベルの浮遊状態にな
る。それと同時にφＳ２が立ち上がり、２ビット目の読
み出しスイッチ用ＭＯＳトランジスタ７が導通し、２ビ
ット目のバイポーラトランジスタ１の読み出しが行われ
る。
【００２６】消去動作の時間ＴはφＲ１がハイレベルの
時間であるが、これはスタートパルスφＳＴがハイレベ
ルの期間に依存していることが本実施例の特徴である。
つまり、入力するスタートパルスφＳＴのハイレベルの
期間をカウンター等を用いて変えることで、消去動作の
時間ＴをクロックパルスφＣＫの１パルスの期間の整数
倍で自由に選択することができる。特に、駆動周波数と
独立にＴを設定できるので、使用条件にあった最適なＴ
を選ぶことができる。
時間であるが、これはスタートパルスφＳＴがハイレベ
ルの期間に依存していることが本実施例の特徴である。
つまり、入力するスタートパルスφＳＴのハイレベルの
期間をカウンター等を用いて変えることで、消去動作の
時間ＴをクロックパルスφＣＫの１パルスの期間の整数
倍で自由に選択することができる。特に、駆動周波数と
独立にＴを設定できるので、使用条件にあった最適なＴ
を選ぶことができる。
【００２７】ｔ4 においてφＲ１が立ち下がると消去動
作用ＭＯＳトランジスタ５が閉じ、１ビット目のバイポ
ーラトランジスタ１の蓄積動作が開始する。２ビット目
のバイポーラトランジスタ１は、１ビット目から１クロ
ックパルス分遅れて、読み出し、消去、蓄積の各動作が
行われる。３ビット目以降も同様である。
作用ＭＯＳトランジスタ５が閉じ、１ビット目のバイポ
ーラトランジスタ１の蓄積動作が開始する。２ビット目
のバイポーラトランジスタ１は、１ビット目から１クロ
ックパルス分遅れて、読み出し、消去、蓄積の各動作が
行われる。３ビット目以降も同様である。
【００２８】図５は本発明の第２実施例の断面図であ
る。一般のＣＭＯＳプロセスにベース領域の形成を追加
して形成されている。Ｎ- の基板１４は、バイポーラト
ランジスタ１のコレクタ領域であり、Ｐベース領域１２
はＬＯＣＯＳ分離されている。Ｎ+ エミッタ領域１３は
ＮＭＯＳトランジスタのソース、ドレインと同時に形成
することができる。１５は消去動作用ＭＯＳトランジス
タ５と読み出しスイッチ用ＭＯＳトランジスタ７のドレ
インでＡＬ電極１８を通じてエミッタＡＬ電極１９に配
線でつながっている。１６は消去動作用ＭＯＳトランジ
スタ５のソースで２０はＧＮＤ配線のＡＬである。１７
は読み出しスイッチ用ＭＯＳトランジスタ７のソースで
２１は共通信号線８のＡＬである。２２は消去動作用Ｍ
ＯＳトランジスタ５のポリシリコンゲートであり、２３
は読み出しスイッチ用ＭＯＳトランジスタ７のポリシリ
コンゲートである。２４はゲート酸化膜、２５は中間絶
縁膜、２６はパッシベーション膜、２７はＬＯＣＯＳ酸
化膜である。２８は遮光用のＡＬである。
る。一般のＣＭＯＳプロセスにベース領域の形成を追加
して形成されている。Ｎ- の基板１４は、バイポーラト
ランジスタ１のコレクタ領域であり、Ｐベース領域１２
はＬＯＣＯＳ分離されている。Ｎ+ エミッタ領域１３は
ＮＭＯＳトランジスタのソース、ドレインと同時に形成
することができる。１５は消去動作用ＭＯＳトランジス
タ５と読み出しスイッチ用ＭＯＳトランジスタ７のドレ
インでＡＬ電極１８を通じてエミッタＡＬ電極１９に配
線でつながっている。１６は消去動作用ＭＯＳトランジ
スタ５のソースで２０はＧＮＤ配線のＡＬである。１７
は読み出しスイッチ用ＭＯＳトランジスタ７のソースで
２１は共通信号線８のＡＬである。２２は消去動作用Ｍ
ＯＳトランジスタ５のポリシリコンゲートであり、２３
は読み出しスイッチ用ＭＯＳトランジスタ７のポリシリ
コンゲートである。２４はゲート酸化膜、２５は中間絶
縁膜、２６はパッシベーション膜、２７はＬＯＣＯＳ酸
化膜である。２８は遮光用のＡＬである。
【００２９】次に図６は本発明の第３実施例を示す等価
回路図である。本実施例は図１に示した光電変換セルを
複数個マトリックス状に配列したエリアセンサである。
各ビットのバイポーラトランジスタ１、読み出しスイッ
チ用ＭＯＳトランジスタ７、消去動作用ＭＯＳトランジ
スタ５の構成は、第２実施例と同様である。
回路図である。本実施例は図１に示した光電変換セルを
複数個マトリックス状に配列したエリアセンサである。
各ビットのバイポーラトランジスタ１、読み出しスイッ
チ用ＭＯＳトランジスタ７、消去動作用ＭＯＳトランジ
スタ５の構成は、第２実施例と同様である。
【００３０】図７は本発明の第３実施例のタイミングチ
ャートである。まずｔ5 において、垂直走査回路２９か
ら出る垂直読み出しパルスφＶ１が立ち上がると、第１
行目の読み出しスイッチ用ＭＯＳトランジスタ７がオン
し、各列の垂直信号線３１に第１行目のバイポーラトラ
ンジスタ１の出力が読み出される。それと同時に、水平
走査回路３０から出る水平読み出しパルスφＨ１が立ち
上がるので、水平信号線３２には、第１列目の垂直信号
線３１を通じて、１ビット目のバイポーラトランジスタ
１の出力が読み出される。水平信号線３２は、アンプ９
の入力端子に接続されており、信号出力ＶＳＩＧがアン
プ９から出力される。
ャートである。まずｔ5 において、垂直走査回路２９か
ら出る垂直読み出しパルスφＶ１が立ち上がると、第１
行目の読み出しスイッチ用ＭＯＳトランジスタ７がオン
し、各列の垂直信号線３１に第１行目のバイポーラトラ
ンジスタ１の出力が読み出される。それと同時に、水平
走査回路３０から出る水平読み出しパルスφＨ１が立ち
上がるので、水平信号線３２には、第１列目の垂直信号
線３１を通じて、１ビット目のバイポーラトランジスタ
１の出力が読み出される。水平信号線３２は、アンプ９
の入力端子に接続されており、信号出力ＶＳＩＧがアン
プ９から出力される。
【００３１】ｔ6 において、φＲが立ち上がり、水平信
号線３２のリセット用ＭＯＳトランジスタ１０がオン
し、水平信号線３２と第１列目の垂直信号線３１の電荷
がクリアされる。ｔ7 において、φＲとφＨ１が立下り
φＨ２が立ち上がると、水平信号線３２には、第２列目
の垂直信号線３１を通じて、２ビット目のバイポーラト
ランジスタ１の出力が読み出される。同様にして第１行
目のバイポーラトランジスタ１の出力が全て読み出され
ると、ｔ8 においてφＶ１が立下りφＶ２が立ち上が
り、第２行目のバイポーラトランジスタ１の出力の読み
出しが始まる。
号線３２のリセット用ＭＯＳトランジスタ１０がオン
し、水平信号線３２と第１列目の垂直信号線３１の電荷
がクリアされる。ｔ7 において、φＲとφＨ１が立下り
φＨ２が立ち上がると、水平信号線３２には、第２列目
の垂直信号線３１を通じて、２ビット目のバイポーラト
ランジスタ１の出力が読み出される。同様にして第１行
目のバイポーラトランジスタ１の出力が全て読み出され
ると、ｔ8 においてφＶ１が立下りφＶ２が立ち上が
り、第２行目のバイポーラトランジスタ１の出力の読み
出しが始まる。
【００３２】φＶ２は、第１行目の消去動作用ＭＯＳト
ランジスタ５のゲートにも入力されており、ｔ8 からφ
Ｖ２が立ち下がるｔ9 までの期間Ｔが、バイポーラトラ
ンジスタ１の消去動作の時間Ｔとなる。ｔ9 において、
第１行目のバイポーラトランジスタ１の蓄積動作が開始
する。Ｔは１行の読み出し時間に等しい。この様に、垂
直読み出しパルスと消去動作パルスが共通のため、配線
が少なく簡単な構成であり、バイポーラトランジスタ１
の開口面積を広くすることができる。図６・図７では、
３×３のマトリックスの場合を示したが、行・列の数は
任意に設定できる。
ランジスタ５のゲートにも入力されており、ｔ8 からφ
Ｖ２が立ち下がるｔ9 までの期間Ｔが、バイポーラトラ
ンジスタ１の消去動作の時間Ｔとなる。ｔ9 において、
第１行目のバイポーラトランジスタ１の蓄積動作が開始
する。Ｔは１行の読み出し時間に等しい。この様に、垂
直読み出しパルスと消去動作パルスが共通のため、配線
が少なく簡単な構成であり、バイポーラトランジスタ１
の開口面積を広くすることができる。図６・図７では、
３×３のマトリックスの場合を示したが、行・列の数は
任意に設定できる。
【００３３】以上の説明で、消去動作用ＭＯＳトランジ
スタ５と信号線のリセット用ＭＯＳトランジスタ１０の
ソースは接地されているが、定電圧源に接続されていて
もよい。また、各種ＭＯＳトランジスタは、他のスイッ
チ素子でもよい。なお、本発明にかかるイメージセンサ
は、個体撮像装置、画像入力装置、ファクシミリ、ワー
クステーション、デジタル複写機、ワープロ等の画像入
力装置、ＯＣＲ、バーコード読取り装置、カメラ、ビデ
オカメラ、８ミリ等のオートフォーカス用の光電変換被
写体検出装置等に応用でき、効果がある。
スタ５と信号線のリセット用ＭＯＳトランジスタ１０の
ソースは接地されているが、定電圧源に接続されていて
もよい。また、各種ＭＯＳトランジスタは、他のスイッ
チ素子でもよい。なお、本発明にかかるイメージセンサ
は、個体撮像装置、画像入力装置、ファクシミリ、ワー
クステーション、デジタル複写機、ワープロ等の画像入
力装置、ＯＣＲ、バーコード読取り装置、カメラ、ビデ
オカメラ、８ミリ等のオートフォーカス用の光電変換被
写体検出装置等に応用でき、効果がある。
【００３４】
【発明の効果】この発明は、以上説明したように、電磁
波によって発生するキャリアを蓄積する第１導電型の半
導体からなる制御電極領域と、第２導電型の半導体から
なる第１主電極領域と、第２導電型の半導体からなる第
２主電極領域とで形成されるトランジスタと、前記第１
主電極領域を低インピーダンス状態にする手段とを具備
し、前記キャリアの蓄積動作、前記キャリアに基ずく信
号の読み出し動作、前記キャリアの消滅動作を行う光電
変換装置において、前記キャリアの消滅動作は、前記手
段により前記第１主電極領域を低インピーダンス状態に
することにより行うことを特徴とする構成としたので、
暗出力のオフセット・ばらつき・温度依存性が非常に小
さい光電変換装置を簡単な構造で得るという効果があ
る。
波によって発生するキャリアを蓄積する第１導電型の半
導体からなる制御電極領域と、第２導電型の半導体から
なる第１主電極領域と、第２導電型の半導体からなる第
２主電極領域とで形成されるトランジスタと、前記第１
主電極領域を低インピーダンス状態にする手段とを具備
し、前記キャリアの蓄積動作、前記キャリアに基ずく信
号の読み出し動作、前記キャリアの消滅動作を行う光電
変換装置において、前記キャリアの消滅動作は、前記手
段により前記第１主電極領域を低インピーダンス状態に
することにより行うことを特徴とする構成としたので、
暗出力のオフセット・ばらつき・温度依存性が非常に小
さい光電変換装置を簡単な構造で得るという効果があ
る。
【図１】本発明の光電変換装置の第１実施例の等価回路
図である。
図である。
【図２】本発明の光電変換装置の第１実施例の光電変換
特性図である。
特性図である。
【図３】本発明の光電変換装置の第２実施例の等価回路
図である。
図である。
【図４】本発明の光電変換装置の第２実施例のタイミン
グチャートである。
グチャートである。
【図５】本発明の光電変換装置の第２実施例の断面図で
ある。
ある。
【図６】本発明の光電変換装置の第３実施例の等価回路
図である。
図である。
【図７】本発明の光電変換装置の第３実施例のタイミン
グチャートである。
グチャートである。
【図８】従来の光電変換装置の等価回路図である。
【図９】従来の光電変換装置の光電変換特性図である。
１ バイポーラトランジスタ ５ 消去動作用ＭＯＳトランジスタ ７ 読み出しスイッチ用ＭＯＳトランジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−20065（ＪＰ，Ａ) 特開 平２−94880（ＪＰ，Ａ) 特開 昭63−24664（ＪＰ，Ａ) 特開 平４−183078（ＪＰ，Ａ) 特開 昭60−219876（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/30 - 5/335 H01L 27/146
Claims (5)
- 【請求項１】 コレクタを第１の電位に接続するフォト
トランジスタと、第１の電極を前記フォトトランジスタ
のエミッタに接続すると共に、第２の電極を第２の電位
に接続するスイッチング手段と、 前記フォトトランジスタの前記エミッタに接続するアン
プを有し、 前記スイッチング手段をＯＦＦすることにより 前記エミ
ッタを前記第２の電位と切り離して、光の照射により前
記フォトトランジスタのベースに電荷を蓄積し、 前記フォトトランジスタのベースに 蓄積された電荷に応
じた信号を前記エミッタから前記アンプにより読み出し
た後、 前記スイッチング手段をＯＮすることにより前記エミッ
タを前記第２の電位に接続して前記電荷を消去する光電
変換装置の制御方法。 - 【請求項２】 コレクタを第１の電位に接続するフォト
トランジスタと、 第１の電極を前記フォトトランジスタのエミッタに接続
すると共に、第２の電極を第２の電位に接続するスイッ
チング手段と、 前記フォトトランジスタの前記エミッタに接続する読み
出しスイッチと、 前記読み出しスイッチに接続される外部負荷容量を有
し、 前記スイッチング手段をＯＦＦすることにより前記エミ
ッタを前記第２の電位と切り離して、光の照射により前
記フォトトランジスタのベースに電荷を蓄積し、 前記読み出しスイッチをＯＮすることにより前記エミッ
タから前記フォトトランジスタのベースに蓄積された電
荷に応じた信号を前記外部負荷容量に読み出した後、 前記スイッチング手段をＯＮすることにより前記エミッ
タを前記第２の電位に接続して前記電荷を消去する光電
変換装置の制御方法。 - 【請求項３】 コレクタを第１の電位に接続するフォト
トランジスタと、 第１の電極を前記フォトトランジスタのエミッタに接続
すると共に、第２の電極を第２の電位に接続する第１の
スイッチング手段と、 前記フォトトランジスタのエミッタに第１の電極を接続
すると共に、第２の電 極を出力端子に接続する第２のス
イッチング手段と、 クロック信号とデータ信号を入力してリセット信号と読
み出し信号を出力する論理回路を備え、前記第１のスイ
ッチング手段のＯＮ／ＯＦＦを制御する第３の電極に前
記リセット信号を出力すると共に、前記第２のスイッチ
ング手段のＯＮ／ＯＦＦを制御する第３の電極に前記読
み出し信号を出力する手段を備え、 前記読み出し信号は前記第２のスイッチング手段をＯＮ
にして、光の照射により前記フォトトランジスタのベー
スに蓄積された電荷に応じた信号を前記エミッタから前
記第２のスイッチング手段の前記第２の電極に出力し、 前記リセット信号は前記第１のスイッチング手段をＯＮ
にして、前記フォトトランジスタのベースに蓄積された
電荷を消去する 光電変換装置。 - 【請求項４】 前記フォトトランジスタと、前記第１の
スイッチング手段と、前記第２のスイッチング手段を複
数個配列した請求項３記載の光電変換装置。 - 【請求項５】 コレクタを第１の電位に接続するフォト
トランジスタと、 第１の電極を前記フォトトランジスタのエミッタに接続
すると共に、第２の電極を第２の電位に接続する第１の
スイッチング手段と、第１の電極を 前記フォトトランジスタのエミッタに接続
すると共に、第２の電極を出力端子に接続する第２のス
イッチング手段と、 クロック信号とデータ信号を入力してリセット信号と読
み出し信号を出力する論理回路を備え、前記リセット信
号を前記第１のスイッチング手段のＯＮ／ＯＦＦを制御
する第３の電極に出力すると共に、前記読み出し信号を
前記第２のスイッチング手段のＯＮ／ＯＦＦを制御する
第３の電極に出力する手段を備え、 前記読み出し信号及び前記リセット信号が出力されてい
ないときの光の照射により前記フォトトランジスタのベ
ースに電荷を蓄積し、 前記読み出し信号により前記第２のスイッチング手段を
ＯＮにして、電荷に応じた信号を前記エミッタから前記
第２のスイッチング手段の前記第２の電極に読み出した
後、 前記読み出し信号により前記第２のスイッチング手段を
ＯＦＦにすると共に、前記リセット信号の出力で前記第
１のスイッチング手段をＯＮにして、前記エミッタを前
記第２の電位に接続して前記電荷を消去し、 前記リセット信号により前記第１のスイッチング手段を
ＯＦＦにして前記エミッタを前記第２の電位と切り離す
光電変換装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074853A JP2990475B2 (ja) | 1993-03-31 | 1993-03-31 | 光電変換装置及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074853A JP2990475B2 (ja) | 1993-03-31 | 1993-03-31 | 光電変換装置及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06292087A JPH06292087A (ja) | 1994-10-18 |
| JP2990475B2 true JP2990475B2 (ja) | 1999-12-13 |
Family
ID=13559297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5074853A Expired - Lifetime JP2990475B2 (ja) | 1993-03-31 | 1993-03-31 | 光電変換装置及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2990475B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5424592B2 (ja) * | 2008-07-30 | 2014-02-26 | 株式会社Ｊｖｃケンウッド | 固体撮像装置 |
-
1993
- 1993-03-31 JP JP5074853A patent/JP2990475B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06292087A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0253678B1 (en) | Photoelectric conversion device | |
| US6091793A (en) | Solid-state photographic device having a charge storage element for simultaneous shutter action | |
| US6781178B2 (en) | Non-volatile solid state image pickup device and its drive | |
| JP3219036B2 (ja) | 固体撮像装置 | |
| US7022965B2 (en) | Low voltage active CMOS pixel on an N-type substrate with complete reset | |
| JPS583630B2 (ja) | 固体光像検出装置 | |
| CA1129081A (en) | Solid-state imaging device | |
| US20050017155A1 (en) | Active pixel cell using negative to positive voltage swing transfer transistor | |
| JP2004221586A (ja) | デュアルゲートｐｍｏｓ付きｃｍｏｓ画素 | |
| JP3401808B2 (ja) | 電荷転送装置 | |
| JP2004111817A (ja) | 固体撮像装置とその駆動方法 | |
| JPH06164826A (ja) | 固体撮像装置とその駆動方法 | |
| JP2990475B2 (ja) | 光電変換装置及びその制御方法 | |
| US6297492B1 (en) | Fast BICMOS active-pixel sensor cell with fast NPN emitter-follower readout | |
| JPH09168117A (ja) | 固体撮像素子 | |
| JPH05244513A (ja) | 光電変換装置及びその駆動方法 | |
| JPH118733A (ja) | リニアイメージセンサ | |
| US20100188544A1 (en) | Solid-state imaging device, imaging apparatus, and signal reading method of solid-state imaging device | |
| US7253393B2 (en) | Control of a photosensitive cell | |
| JPH0697408A (ja) | 光電変換装置及びその製造方法 | |
| JPH0746839B2 (ja) | 光電変換装置 | |
| US20100079650A1 (en) | Imaging apparatus and method for driving solid-state imaging element | |
| JPH09116817A (ja) | 固体撮像装置及びその駆動方法 | |
| JP2679659B2 (ja) | 固体撮像装置 | |
| JPS6393282A (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 14 |