JP2982416B2 - Speed detection circuit - Google Patents

Speed detection circuit

Info

Publication number
JP2982416B2
JP2982416B2 JP3220914A JP22091491A JP2982416B2 JP 2982416 B2 JP2982416 B2 JP 2982416B2 JP 3220914 A JP3220914 A JP 3220914A JP 22091491 A JP22091491 A JP 22091491A JP 2982416 B2 JP2982416 B2 JP 2982416B2
Authority
JP
Japan
Prior art keywords
reed switch
current
input
input voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3220914A
Other languages
Japanese (ja)
Other versions
JPH0540124A (en
Inventor
浩 新美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP3220914A priority Critical patent/JP2982416B2/en
Publication of JPH0540124A publication Critical patent/JPH0540124A/en
Application granted granted Critical
Publication of JP2982416B2 publication Critical patent/JP2982416B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02TCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00Road transport of goods or passengers
    • Y02T10/10Internal combustion engine [ICE] based vehicles
    • Y02T10/12Improving ICE efficiencies

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、リードスイッチを利用
した回転数検出回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a rotation speed detecting circuit using a reed switch.

【0002】[0002]

【従来の技術】従来より車両速度を検出する車速メータ
として、図8に示すようなリードスイッチ2を用いた回
転数検出が行なわれてきた。そして、車速メータ以外に
もエンジン制御、オートマチックトランスミッション制
御、オートドアロック制御等の各種制御回路負荷の増加
に伴いリードスイッチ2に流れる負荷電流iinが増加し
てきている。このような、リードスイッチ2への負荷増
大に対応するため、図9に示すようなトランジスタ
r1,トランジスタTr2などによる電流増幅回路を設け
る対応もとられはじめているが、リードスイッチ2の両
端に加わる入力電圧Vinが大きく該リードスイッチの故
障が多いのて、信頼性をあげるため前記入力電圧Vin
低下を必要としている。
2. Description of the Related Art Conventionally, as a vehicle speed meter for detecting a vehicle speed, rotation speed detection using a reed switch 2 as shown in FIG. 8 has been performed. In addition to the vehicle speed meter, the load current i in flowing through the reed switch 2 is increasing with an increase in various control circuit loads such as engine control, automatic transmission control, and automatic door lock control. Such, in order to respond to increased load on the reed switch 2, the transistor T r1 as shown in FIG. 9, but corresponding also been started taken to provide a current amplification circuit due to transistors T r2, to both ends of the reed switch 2 input voltage V in applied Te of large fault of the reed switch is large, it requires reduction of the input voltage V in order to increase the reliability.

【0003】つまり、図9の従来回路ではリードスイッ
チ2のオフ時に次の(1)式による高い入力電圧がリー
ドスイッチ2に印加された。 Vin 2B/(R1+R2) … (1) 従って、従来は図10のようにリードスイッチ2のオ
ン、オフの繰返しにより該リードスイッチの両端に高い
入力電圧が断続的に加えられていた。
That is, in the conventional circuit of FIG. 9, when the reed switch 2 is turned off, a high input voltage according to the following equation (1) is applied to the reed switch 2. V in ~ R 2 V B / (R 1 + R 2) ... (1) Thus, conventionally an on reed switch 2 as shown in FIG. 10, by the repetition of off across a high input voltage is intermittently of the reed switch Had been added.

【0004】[0004]

【発明が解決しようとする課題】本発明が解決しようと
する問題点は、回転数検出回路において、電流増幅と同
時にリードスイッチ両端に加わる入力電圧を低くおさえ
る効果を狙った電流増幅回路を実現することにある。
The problem to be solved by the present invention is to realize a current amplifying circuit which aims to reduce the input voltage applied to both ends of the reed switch at the same time as the current amplification in the rotational speed detecting circuit. It is in.

【0005】[0005]

【課題を解決するための手段】本発明は、回転磁石によ
り断続されるリードスイッチと、このリードスイッチの
断続に対応した電流を増幅する電流増幅回路とを備え、
この電流増幅回路における入力段に増幅用半導体装置を
有する回転数検出回路において、前記リードスイッチの
入力部と前記増幅用半導体装置の出力部との間に、前記
入力部から前記出力部に向う極性で1方向半導体素子を
設けたことを特徴とする。上記構成によれば、入力段の
増幅用半導体装置がオンに転じた時には、リードスイッ
チの入力部と接地間の入力電圧がほぼ1方向半導体素子
の順方向電圧にまで低下する。従って、簡単な回路構成
によって前記課題を解決できる電流増幅回路を実現し
た。
SUMMARY OF THE INVENTION The present invention provides a reed switch which is interrupted by a rotating magnet, and a reed switch for the reed switch.
And a current amplifying circuit for amplifying a current corresponding to the intermittent,
In a rotation speed detecting circuit having an amplifying semiconductor device at an input stage of the current amplifying circuit , a polarity from the input to the output between an input of the reed switch and an output of the amplifying semiconductor device. And a one-way semiconductor element is provided. According to the above configuration, when the amplifying semiconductor device in the input stage is turned on, the input voltage between the input section of the reed switch and the ground decreases to substantially the forward voltage of the one-way semiconductor element. Therefore, a current amplifier circuit that can solve the above-described problem with a simple circuit configuration has been realized.

【0006】[0006]

【実施例】図1は本発明の第1実施例の回路図である。
1,R2,R3は抵抗、D1ダイオード、Tr1,Tr2
ドランジスタを示し、1は回転磁石のロータ,2はリー
ドスイッチを示す。従来回路に対する特徴は、リードス
イッチ2の入力信号端と入力段の反転増幅ドランジスタ
Tr1のコレクタの間にダイオードD1を設けたことであ
る。第1実施例(図1)はリードスイッチ2に加わる入
力電圧を極力低くおさえる必要がある場合に使用する。
FIG. 1 is a circuit diagram of a first embodiment of the present invention.
R 1 , R 2 , R 3 denote resistors, D 1 diodes, Tr 1 , Tr 2 denote transistors, 1 denotes a rotating magnet rotor, and 2 denotes a reed switch. Feature for the prior art circuit is that of providing the diode D 1 between the collector of the inverting amplifier Doranjisuta Tr 1 of the input stage and the input signal terminals of the reed switch 2. The first embodiment (FIG. 1) is used when it is necessary to keep the input voltage applied to the reed switch 2 as low as possible.

【0007】第1実施例の動作は次の通りである。ロー
タ1によりリードスイッチ2が閉じられたとき(オンの
とき)は、リードスイッチ2の両端の入力電圧Vinは零
(=0)であり該スイッチに電源VBから次式(2)の
入力電流が流れる。 iin = VB/R1 … (2) 第1実施例では、リードスイッチ2の動作電流を2mA
以下とするため抵抗R1に10kΩを使用している。従
って、前記入力電流iinは(2)式より iin = 12(V)/10(KΩ ) = 1.2(mA) となる。このとき、入力段のトランジスタTr1のベース
には電流が流れないため、トランジスタTr1のコレクタ
電流はカットオフされ、トランジスタTr2のベースに次
の電流が流れる。 iB2 = VB/R3 = 12(V)/10(KΩ) = 1・2(mA) トランジスタTr2のコレクタ電流は、電流増幅度
(hFE)に見合った電流を引き込むことが可能となる。
例えばhFEmin=100のとき出力電流能力は−12
0(mA)となる。
The operation of the first embodiment is as follows. When reed switch 2 is closed by the rotor 1 (when on) are input to and the switch an input voltage V in across the reed switch 2 is zero (= 0) from the power supply V B the following formula (2) Electric current flows. i in = V B / R 1 (2) In the first embodiment, the operating current of the reed switch 2 is 2 mA.
10 kΩ is used for the resistor R 1 to make the following. Therefore, the input current i in is given by i in = 12 (V) / 10 (KΩ) = 1.2 (mA) from the equation (2). At this time, since the base of the transistor T r1 of the input stage no current flows, the collector current of the transistor T r1 is cut off, the following current flows to the base of the transistor T r2. i B2 = V B / R 3 = 12 (V) / 10 (KΩ) = 1 · 2 (mA) The collector current of the transistor Tr2 can draw a current corresponding to the current amplification (h FE ). Become.
For example, when h FE min = 100, the output current capability is −12.
0 (mA).

【0008】次に、リードスイッチ2がオフの状態にな
ると、トランジスタTr1には抵抗R1,R2を介して電源
Bよりベース電流が流れる。抵抗R1とR2により分割
された入力電圧Vinの電位は次のごとくである。前記ベ
ース電流によってトランジスタTr1のコレクタ電流IC1
が流れ、このときトランジスタTr1の電流増幅度hFE
許す範囲であれば次式(3)の関係が成立する。 Vin = VD1+VCE1 … (3) ここで、コレタタ電位VCE1がベース電流に対し十分に
オン状態であれば、V CE10(V)となるから(3)
式より入力電圧Vinは次の値となる。 V inD1 = 0.6(V)
[0008] Then, when the reed switch 2 is turned off, base current flows from the power source V B through a resistor R 1, R 2 in the transistor T r1. Potential of the divided input voltage V in by the resistor R 1 and R 2 are as follows. The collector current I C1 of the transistor T r1 by the base current
Flow, this time as long as the extent permitted by the current amplification factor h FE of the transistor T r1 is the following relationship (3) is satisfied. V in = V D1 + V CE1 (3) Here, if the collector potential V CE1 is sufficiently on with respect to the base current, V CE1 becomes 0 (V) (3).
Input voltage V in the equation is the following value. V in to V D1 = 0.6 (V)

【0009】従って、リードスイッチのオン時とオフ時
では入力電圧Vinは零(=0)とV D10.6(V)の
間にある(図2)。リードスイッチ2のオン・オフの状
態にかかわらず、該リードスイッチの動作電流および両
端部の電位差(入力電圧)は低くおさえることが可能と
なり、リードスイッチの動作時の入力電圧が低減され、
信頼性の向上が可能になる。
Accordingly, the time of reed switch-on and off the input voltage V in is between zero (0) and V D1 ~ 0.6 (V) (Figure 2). Irrespective of the ON / OFF state of the reed switch 2, the operating current of the reed switch and the potential difference (input voltage) at both ends can be kept low, and the input voltage during the operation of the reed switch is reduced
Reliability can be improved.

【0010】第2実施例として図3にリードスイッチ2
の入力端と入力段トランジスタTr1のコレクタ間に2個
のダイオードD1とD2を追加した例を示す。第2実施例
の基本動作は第1実施例(図1)と同じである。但し、
図1の例では入力段トランジスタTr1として電流増幅度
FEの大きいものを用いないといけないのに対し、第2
実施例では電流増幅度が小さくても良い。つまり、図3
の回路構成においては、リードスイッチ2がオフ状態の
時の入力電圧Vinは次の(4)式となる。 Vin = VD1+VD2+V CE12VD1 = 1.2(V) … (4) ここで、VD1はダイオードD1の順方向電圧であり、V
D2はダイオードD2の順方向電圧であって両順方向電圧
は略等しい。従って、トランジスタTr1の入力電圧が、
追加したダイオードD2の順方向電圧だけ大きくなった
ため、前記トランジスタTr1のベース電流も大きくな
り、トランジスタTr1の電流増幅度を第1実施例の回路
(図1)に較べて低く選定することが可能となる。ただ
し、第1実施例に比して、リードスイッチ2がオフ状態
での該リードスイッチの入力電圧Vinは約1.2(V)
とダイオード1個分高くなる(図4)。第2実施例(図
3)はリードスイッチに加わる入力電圧が第1実施例よ
り増加しても良い場合の実施例である。また、図3では
ダイオードを2個使用しているが、3個以上使用しても
同様の効果を得ることが可能である。
FIG. 3 shows a reed switch 2 as a second embodiment.
Of showing an example of adding two diodes D 1 and D 2 between the collectors of the input terminal and the input stage transistor T r1. The basic operation of the second embodiment is the same as that of the first embodiment (FIG. 1). However,
In the example of FIG. 1 with respect to should I use a larger current amplification factor h FE as the input stage transistor T r1, the second
In the embodiment, the current amplification may be small. That is, FIG.
In the circuit configuration of the reed switch 2 is the input voltage V in when the off-state by the following equation (4). V in = V D1 + V D2 + V CE1 to 2 V D1 = 1.2 (V) (4) where V D1 is a forward voltage of the diode D 1 ,
D2 both forward voltage a forward voltage of the diode D 2 are substantially equal. Therefore, the input voltage of the transistor T r1 is,
Since it increased by the forward voltage of the added diode D 2, that the base current of the transistor T r1 becomes large, selected lower than the current amplification factor of the transistor T r1 in the circuit (Fig. 1) of the first embodiment Becomes possible. However, in comparison with the first embodiment, the input voltage V in of the reed switch of the reed switch 2 is in the off state about 1.2 (V)
And one diode (FIG. 4). The second embodiment (FIG. 3) is an embodiment in which the input voltage applied to the reed switch may be increased more than the first embodiment. Although two diodes are used in FIG. 3, the same effect can be obtained by using three or more diodes.

【0011】第3実施例はツェナーダイオードZDとダ
イオードD1の組合せ例である(図5)。ツェナーダイ
オードZDとしては、低電圧(例えば2.4〜3.0
V)タイプのものを利用する。上記構成においては、リ
ードスイッチ2がオフ状態では次式(5)による入力電
圧Vinがリードスイッチ2の両端に加わる。 Vin = VZD+VD1+VCE1 … (5) ここで、VZDはツェナー電圧であり、VD1はダイオード
順方向電圧であり、VCE1はトランジスタTr1がオン時
のコレクタ、エミッタ間電圧である。また、式(5)に
おいてVZD=2.4(V),VD1=0.6(V),VCE
=0(V)とすると、Vin=3(V)になる。すなわ
ち、ツェナーダイオードZDを追加した分入力電圧Vin
が増加しトランジスタTr1のベース電流も増加するた
め、第2実施例(図3)よりも更に電流増幅度hFEの低
いトランジスタにより本回路を構成することが可能にな
る。図5はリードスイッチに加わる入力電圧が多少増加
しても良い場合の実施例を示す。
[0011] The third embodiment is a combination example of the Zener diode ZD and a diode D 1 (FIG. 5). As the Zener diode ZD, a low voltage (for example, 2.4 to 3.0) is used.
V) type is used. In the above configuration, the input voltage V in by the following equation (5) is a reed switch 2 is turned off is applied to both ends of the reed switch 2. V in = V ZD + V D1 + V CE1 ... (5) where, V ZD is a Zener voltage, V D1 is a diode forward voltage, V CE1 transistor T r1 is the collector of the ON state, the emitter voltage is there. In equation (5), V ZD = 2.4 (V), V D1 = 0.6 (V), V CE
= 0 on the (V), become V in = 3 (V). That is, the input voltage V in is equivalent to the addition of the zener diode ZD.
There order also increases the base current of the increased transistor T r1, it is possible to configure the circuit by further current amplification factor h FE lower transistor than the second embodiment (FIG. 3). FIG. 5 shows an embodiment in which the input voltage applied to the reed switch may be slightly increased.

【0012】第4実施例は増幅用半導体装置として演算
増幅器OPの反転増幅を利用した例である(図6)。図
6においては、リードスイッチ2の入力部と前段演算増
幅器OPの出力部の間に2個のダイオードD1とD3を追
加している。第4実施例の基本動作は第2実施例(図
3)と同様である。すなわち、リードスイッチ2がオン
すると入力電圧Vinが零となる。リードスイッチ2がオ
フすると、入力電圧Vinが高くなり、演算増幅器OPの
基準電圧V1を入力電圧Vinが上回ると、該演算増幅器
がオン状態に反転し出力電圧V2が零になるため、ダイ
オードD3のカソードが接地され、リードスイッチ2の
入力電圧Vinは次式になる。 Vin = VD2+VD3 = 2VD=1.2(V) … (6) 第4実施例の動作は図7に示す通りである。
The fourth embodiment is an example in which an inverting amplifier of an operational amplifier OP is used as an amplifying semiconductor device (FIG. 6). In Figure 6, we have added two diodes D 1 and D 3 between the output of the input section of the reed switch 2 and the former-stage operation amplifier OP. The basic operation of the fourth embodiment is the same as that of the second embodiment (FIG. 3). That is, the input voltage V in the reed switch 2 is turned on it is zero. When reed switch 2 is turned off, the input voltage V in increases, operational when amplifier input voltage V in the reference voltage V 1 of the OP exceeds, the output voltage V 2 the operational amplifier is inverted to the ON state is zero the cathode of the diode D 3 is grounded, an input voltage V in of the reed switch 2 becomes the following equation. V in = V D2 + V D3 = 2V D = 1.2 (V) (6) The operation of the fourth embodiment is as shown in FIG.

【0013】[0013]

【発明の効果】以上説明したように本発明の回転数検出
回路は入力段の増幅用半導体装置がオンに転じた時に
は、リードスイッチの入力部と接地間の入力電圧がほぼ
1方向半導体素子の順方向電圧にまで低下するので、電
流増幅と行うと同時にリードスイッチ両端に加わる入力
電圧を低くおさえることができ、しかも回路構成が簡単
であるなどの優れた効果がある。
As described above, when the amplifying semiconductor device of the input stage is turned on, the input voltage between the input portion of the reed switch and the ground is substantially equal to that of the one-way semiconductor element. Since the voltage is reduced to the forward voltage, the input voltage applied to both ends of the reed switch can be suppressed at the same time as the current amplification, and there are excellent effects such as a simple circuit configuration.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1実施例の回転数検出回路を示す回路図であ
る。
FIG. 1 is a circuit diagram illustrating a rotation speed detection circuit according to a first embodiment.

【図2】第1実施例の作動を示すタイムチャートであ
る。
FIG. 2 is a time chart showing the operation of the first embodiment.

【図3】第2実施例の回転数検出回路を示す回路図であ
る。
FIG. 3 is a circuit diagram illustrating a rotation speed detection circuit according to a second embodiment.

【図4】第2実施例の作動を示すタイムチャートであ
る。
FIG. 4 is a time chart showing the operation of the second embodiment.

【図5】第3実施例の回転数検出回路を示す回路図であ
る。
FIG. 5 is a circuit diagram illustrating a rotation speed detection circuit according to a third embodiment.

【図6】第4実施例の回転数検出回路を示す回路図であ
る。
FIG. 6 is a circuit diagram illustrating a rotation speed detection circuit according to a fourth embodiment.

【図7】第4実施例の作動を示すタイムチャートであ
る。
FIG. 7 is a time chart showing the operation of the fourth embodiment.

【図8】従来技術を示す回路図である。FIG. 8 is a circuit diagram showing a conventional technique.

【図9】本発明によらない従来の電流増幅回路を設けた
回転数検出回路の回路図である。
FIG. 9 is a circuit diagram of a rotation speed detection circuit provided with a conventional current amplification circuit not according to the present invention.

【図10】図9に示した従来の回転数検出回路の作動を
示すタイムチャートである。
FIG. 10 is a time chart showing the operation of the conventional rotation speed detection circuit shown in FIG.

【符号の説明】[Explanation of symbols]

1...ロータ、 2...リードスイッチ、 Vin...入力
電圧、 iin...入力電流、 R1〜R6...抵抗、
1,D2,D3...ダイオード、 Tr1,Tr2...トラン
ジスタ、 VB...電源電圧、 VOUT...出力電圧、 G
ND...接地、 VD...ダイオードの順方向降下電圧、
ZD...ツェナーダイオード、 OP...演算増幅器
1 ... rotor, 2 ... reed switch, V in ... input voltage, i in ... input current, R 1 to R 6 ... resistor,
D 1, D 2, D 3 ... diodes, T r1, T r2 ... transistors, V B ... supply voltage, V OUT ... output voltage, G
ND ... ground, the forward voltage drop of V D ... Diode,
ZD: Zener diode, OP: Operational amplifier

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 回転磁石により断続されるリードスイッ
と、このリードスイッチの断続に対応した電流を増幅
する電流増幅回路とを備え、この電流増幅回路における
入力段に増幅用半導体装置を有する回転数検出回路にお
いて、 前記リードスイッチの入力部と前記増幅用半導体装置の
出力部との間に、前記入力部から前記出力部に向う極性
で1方向半導体素子を設けたことを特徴とする回転数検
出回路。
1. An amplifying semiconductor device is provided at an input stage of the current amplifier circuit , comprising: a reed switch that is turned on and off by a rotating magnet; and a current amplifier circuit that amplifies a current corresponding to the on / off state of the reed switch. A rotation direction detection circuit comprising: a one-way semiconductor element provided between the input part of the reed switch and the output part of the amplifying semiconductor device with a polarity from the input part to the output part. Rotation speed detection circuit.
JP3220914A 1991-08-05 1991-08-05 Speed detection circuit Expired - Fee Related JP2982416B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3220914A JP2982416B2 (en) 1991-08-05 1991-08-05 Speed detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3220914A JP2982416B2 (en) 1991-08-05 1991-08-05 Speed detection circuit

Publications (2)

Publication Number Publication Date
JPH0540124A JPH0540124A (en) 1993-02-19
JP2982416B2 true JP2982416B2 (en) 1999-11-22

Family

ID=16758521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3220914A Expired - Fee Related JP2982416B2 (en) 1991-08-05 1991-08-05 Speed detection circuit

Country Status (1)

Country Link
JP (1) JP2982416B2 (en)

Also Published As

Publication number Publication date
JPH0540124A (en) 1993-02-19

Similar Documents

Publication Publication Date Title
US5204594A (en) Circuit for providing a signal proportional to the average current flowing through coils of a motor operated in both linear and PWM modes
JPH04304188A (en) Speed controller for dc brushless motor
JP2982416B2 (en) Speed detection circuit
JPS5938773B2 (en) level shift circuit
JP2750788B2 (en) Motor control circuit and motor control device
JP4480325B2 (en) Single-phase motor drive circuit and single-phase motor drive method
JP3457151B2 (en) Coil drive circuit
JPS644316Y2 (en)
JP3182908B2 (en) Semiconductor sensor circuit device
JP3063345B2 (en) Saturation prevention circuit
JPH0787775A (en) Motor drive circuit
KR900001110B1 (en) Arrangement for starting electric motor
JPH04157813A (en) High-side switch driving circuit
JP2653372B2 (en) Motor current detection circuit
JP3108965B2 (en) Drive device for brushless motor
JPS6011758Y2 (en) Brushless motor forward/reverse rotation control device
JPH0723039Y2 (en) Brushless motor position detector
JP3509323B2 (en) Photocoupler drive circuit
JP2829773B2 (en) Comparator circuit
JP2662397B2 (en) Drive control IC
JPH0583049A (en) Differential amplifier circuit
JPH0411042B2 (en)
JPS6365894B2 (en)
JP2904115B2 (en) Diode bridge circuit
JPH0513064Y2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees