JP2977666B2 - 半導体装置及びそのボンディングパッドの接続方法 - Google Patents

半導体装置及びそのボンディングパッドの接続方法

Info

Publication number
JP2977666B2
JP2977666B2 JP4131295A JP13129592A JP2977666B2 JP 2977666 B2 JP2977666 B2 JP 2977666B2 JP 4131295 A JP4131295 A JP 4131295A JP 13129592 A JP13129592 A JP 13129592A JP 2977666 B2 JP2977666 B2 JP 2977666B2
Authority
JP
Japan
Prior art keywords
bonding
semiconductor device
silicon
bonding pad
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4131295A
Other languages
English (en)
Other versions
JPH05326616A (ja
Inventor
保裕 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP4131295A priority Critical patent/JP2977666B2/ja
Publication of JPH05326616A publication Critical patent/JPH05326616A/ja
Application granted granted Critical
Publication of JP2977666B2 publication Critical patent/JP2977666B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置及びそのボ
ンディングパッドの接続方法に関するものである。
【０００２】
【従来の技術】一般に、半導体集積回路の電極形成、配
線素材には、アルミニウム蒸着膜が用いられている。ア
ルミニウム膜と不純物拡散層のオーミックコンタクトを
とるために、アルミニウム蒸着後に熱処理（３５０〜５
５０℃）を必要とする。しかし、アルミニウム膜に対す
るシリコンの固溶度が大きいため、不純物拡散層のシリ
コンがアルミニウム膜中に吸収され、拡散層が浸食され
る。
【０００３】反対にアルミニウムは拡散層にアルミスパ
イクとして侵入していき、結果として、接合リークを発
生させる。この現象をアルミ突き抜け現象という。この
現象を防止するために、アルミニウム配線膜中の下層に
ポリシリコン膜を形成する方法、アルミニウム配線膜中
にシリコンを混入させる方法等が提案され、現在実施さ
れている。
【０００４】ところが、これらの方法は、アルミニウム
蒸着後の熱処理でアルミ突き抜け現象は防止可能となる
が、上記熱処理において、アルミニウム配線膜中にシリ
コンの塊（シリコンノジュール）が形成される。このシ
リコンノジュールはボンディングパッド部にも形成され
る。シリコンノジュールはアルミニウム素材に比較して
非常に固い。
【０００５】そこで、金線熱圧着ボンディングを実施す
ると、パッド部にかかる動加重がシリコンノジュールに
かかり、パッド部とシリコン基板との間に形成されてい
る絶縁膜（固くて脆い材質）にクラック（パッドクラッ
ク）がはいり、更にはシリコンえぐれを発生させる。
【０００６】この点について詳細に説明すると、図４に
示すように、シリコン基板１上に絶縁膜２が形成され、
その上にシリコンが混入されたアルミニウム配線膜３が
形成され、そのアルミニウム配線膜３のボンディングパ
ッド部に金球４がボンディングされ、そのボンディング
部以外は保護膜６で覆われる。その場合、アルミニウム
配線膜３中にはシリコンノジュールが形成され、金球４
のボンディング時に、絶縁膜２にパッドクラック７が入
る。更には、シリコンえぐれ８が発生する。この現象は
アルミニウム配線膜の下層にポリシリコン膜を形成する
方法においても同様である。
【０００７】そこで、このような、パッドクラック防止
対策を講じたものとして、特開昭５２−１５５９７１号
公報が挙げられる。
【０００８】図５はかかる従来のパッドクラック防止の
ための半導体装置のボンディングパッド部の平面図、図
６はそのＡ−Ａ線断面図である。
【０００９】これらの図において、１０は半導体基板
（Ｎ型シリコン基板）、１１はＰ型不純物拡散層、１２
は絶縁膜、１３はコンタクト部、１４はアルミニウム層
下層に設けられる下層ポリシリコン膜、１５は下層ポリ
シリコン膜が除去される部分、１６はボンディングパッ
ド部、１７は保護膜、１８はその保護膜の開口部であ
る。
【００１０】そこで、ボンディングパッド部１６におい
て、下層ポリシリコン膜１４を除去し、ボンディングパ
ッド部１６ではシリコンノジュールを発生させずに、内
部のコンタクト部１３においては、アルミ突き抜け現象
を下層ポリシリコン膜１４によって防止するようにして
いる。
【００１１】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置のボンディングパッド構造において
は、アルミニウム配線膜の下層にポリシリコン膜を、ア
ルミ突き抜け現象防止膜として使用した構造を有するも
のである。
【００１２】現在コンタクト部におけるアルミ突き抜け
現象防止方法として主流となっているものは、前述した
アルミニウム配線膜中にシリコンを混入させる方法であ
る。それは、アルミニウム配線膜の下層にポリシリコン
膜を形成すると、構造自体が複雑なものとなるためであ
る。
【００１３】本発明は、上記問題点を除去し、アルミニ
ウム突き抜け現象防止対策として、一般的な、シリコン
混入アルミニウム配線膜を採用した場合における、金線
熱圧着ボンディング時に発生する、パッドクラック及び
シリコンえぐれを防止することができる半導体装置及び
そのボンディングパッドの接続方法を提供することを目
的とする。
【００１４】
【課題を解決するための手段】本発明は、上記目的を達
成するために、シリコンを含有するアルミニウム層によ
り構成され、金属細線がボンディングされるボンディン
グ領域を有するボンディングパッドが半導体基板上に絶
縁膜を介して形成された半導体装置において、 前記ボン
ディング領域の周囲近傍の前記絶縁膜中に、前記ボンデ
ィングパッドと前記半導体基板上に形成された導電層と
を電気的に接続する複数のコンタクト部が形成されてな
るようにしたものである。
【００１５】また、半導体基板上に絶縁膜を介して配置
され、シリコンを含有するアルミニウム層により構成さ
れたボンディングパッド内のボンディング領域と金属細
線とを接続する半導体装置のボンディングパッドの接続
方法において、前記ボンディング領域の周囲近傍の前記
絶縁膜内に、前記ボンディングパッドと前記半導体基 板
上に形成された導電層とを電気的に接続する複数のコン
タクト部を形成し、熱処理を施した後、前記ボンディン
グ領域と前記金属配線とをボンディングするようにした
ものである。
【００１６】
【作用】本発明によれば、上記のように、シリコンを混
入したアルミニウムを蒸着し、アルミニウムホトリソ、
アルミニウムエッチング後、熱処理（例えばアルミニウ
ムシンター・パッシベーションアニール工程等）を実施
すると、アルミニウム配線膜中のシリコンノジュール
は、シリコン不純物層と接続しているパッド周囲に設置
されている多数のコンタクト部へ集まる（固相エピタキ
シャル層の形成）。
【００１７】その結果、パッド部アルミニウム配線膜中
に含まれるシリコン濃度が低下し、金線熱圧着ボンディ
ング工程におけるパッドクラックを発生させる大きなシ
リコンノジュールは形成されない。
【００１８】
【実施例】以下、本発明の実施例を図を参照しながら詳
細に説明する。
【００１９】図１は本発明の実施例を示す半導体装置の
ボンディングパッド部の平面図、図２は図１のＡ−Ａ線
断面図である。
【００２０】これらの図において、２１はＮ型シリコン
基板、２２はＰ型不純物拡散層、２３は絶縁膜、２４は
シリコン混入アルミニウム配線膜、２５はコンタクト、
２６は保護膜、２７は保護膜開口部、つまりボンディン
グパッド部である。
【００２１】図に示すように、Ｎ型シリコン基板２１に
絶縁膜２３が形成され、選択的に開口された基板部にＰ
型不純物拡散層２２が形成され、その上にシリコンを混
入したアルミニウム配線膜２４を蒸着し、アルミニウム
ホトリソ、アルミニウムエッチング後、熱処理（例え
ば、アルミニウムシンター・パッシベーションアニール
工程等）を実施すると、アルミニウム配線膜２４中のシ
リコンは、シリコン不純物層と接続しているコンタクト
部へ集まる（固相エピタキシャル層の形成）。
【００２２】この実施例のパッド周辺構造を用いれば、
図３に示すように、上記熱処理によって、ボンディング
パッド部のアルミニウム配線膜２４中に含まれたシリコ
ンノジュール２８が、パッド周囲に設置されているコン
タクト２５に集まり、シリコン固相エピタキシャル層２
９が形成され、ボンディングパッド部２７に金線（図示
なし）により熱圧着ボンディングが行われても、結果と
して、ボンディングパッド部アルミニウム配線膜中に含
まれるシリコン濃度が低下しているため、金線熱圧着ボ
ンディング工程におけるパッドクラックを発生させる大
きなシリコンノジュールは形成されない。しかも、本発
明は、処理工程が増加することはなく、パターン設計の
みで対策できるため、大きなメリットがある。
【００２３】また、前記不純物拡散層はシリコン基板電
位と電気的に絶縁されるようにしている。つまり、前記
不純物拡散層はシリコン基板とは逆極性になるように構
成されている。
【００２４】図７は本発明の他の実施例を示す半導体装
置のボンディングパッド部の平面図である。なお、図１
と同じ部分については、同じ番号を付して、その説明は
省略する。
【００２５】この実施例においては、アルミニウム配線
膜のエッチング後の熱処理を、例えば、３００〜３５０
℃にて実施し、ボンディングパッド部３０のみ、レーザ
ーアニールにて高熱処理（４００〜５００℃）を実施す
る。３１は内部コンタクトである。
【００２６】この方法を用いれば、半導体装置のパッド
周辺部以外の内部パターン・コンタクトでは、アルミ突
き抜け現象を防止し、しかも固相エピタキシャル層の形
成によるコンタクト抵抗増大現象を防止しながら、パッ
ド周辺部に設置されたコンタクト部においては、固相エ
ピタキシャル層の形成によって、アルミニウム配線膜中
のシリコンノジュールを集めることができる。
【００２７】したがって、ボンディングパッド部のアル
ミニウム配線膜中だけ、シリコン濃度を低下させること
が可能となり、内部パターンのコンタクト抵抗を上昇さ
せずに、パッドクラックが発生することがないボンディ
ングパッド構造を得ることができる。
【００２８】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００２９】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、コンタクト部でのアルミニウム突き抜け現象を
防止するために、アルミニウム配線膜中にシリコンを混
入している構造の半導体装置のボンディングパッドにお
いて、パッド周辺にシリコン基板と逆極性となる不純物
拡散層とボンディングパッド部のアルミニウム配線層と
を接続する多数のコンタクトを設置するようにしたの
で、アルミニウムエッチング工程後の熱処理において、
ボンディングパッド部のアルミニウム配線膜中に混入し
ているシリコンが上記コンタクト部に集まり、ボンディ
ングパッド部のアルミニウム配線膜中のシリコン濃度が
低下し、ボンディング時にシリコンノジュールの形成を
防止することができる。
【００３０】したがって、金線熱圧着ボンディング工程
において、パッドクラック、更にはシリコンえぐれの発
生を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施例を示す半導体装置のボンディン
グパッド部の平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】本発明の実施例を示すシリコンノジュールの形
成の防止を説明する断面図である。
【図４】従来の半導体装置のボンディングパッド部の問
題点を説明する断面図である。
【図５】従来の半導体装置のボンディングパッド部の平
面図である。
【図６】図５のＡ−Ａ線断面図である。
【図７】本発明の他の実施例を示す半導体装置のボンデ
ィングパッド部の平面図である。
【符号の説明】
２１ Ｎ型シリコン基板 ２２ Ｐ型不純物拡散層 ２３ 絶縁膜 ２４ シリコン混入アルミニウム配線膜 ２５ コンタクト ２６ 保護膜 ２７ 保護膜開口部 ３０ ボンディングパッド部 ３１ 内部コンタクト

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 シリコンを含有するアルミニウム層によ
    り構成され、金属細線がボンディングされるボンディン
    グ領域を有するボンディングパッドが半導体基板上に絶
    縁膜を介して形成された半導体装置において、 前記ボンディング領域の周囲近傍の前記絶縁膜中に、前
    記ボンディングパッドと前記半導体基板上に形成された
    導電層とを電気的に接続する複数のコンタクト部が形成
    されてなることを特徴とする半導体装置。
  2. 【請求項２】 前記複数のコンタクト部は、前記ボンデ
    ィング領域を実質的に包囲するように互いにほぼ等間隔
    で配置されることを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 前記導電層は前記半導体基板と電気的に
    絶縁されることを特徴とする請求項１又は２記載の半導
    体装置。
  4. 【請求項４】 前記導電層は前記半導体基板の導電型と
    は反対の導電型であることを特徴とする請求項１、２又
    は３記載の半導体装置。
  5. 【請求項５】 半導体基板上に絶縁膜を介して配置さ
    れ、シリコンを含有するアルミニウム層により構成され
    たボンディングパッド内のボンディング領域と金属細線
    とを接続する半導体装置のボンディングパッドの接続方
    法において、 前記ボンディング領域の周囲近傍の前記絶縁膜内に、前
    記ボンディングパッドと前記半導体基板上に形成された
    導電層とを電気的に接続する複数のコンタクト部を形成
    し、熱処理を施した後、前記ボンディング領域と前記金
    属配線とをボンディングすることを特徴とする半導体装
    置のボンディングパッドの接続方法。
JP4131295A 1992-05-25 1992-05-25 半導体装置及びそのボンディングパッドの接続方法 Expired - Fee Related JP2977666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4131295A JP2977666B2 (ja) 1992-05-25 1992-05-25 半導体装置及びそのボンディングパッドの接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4131295A JP2977666B2 (ja) 1992-05-25 1992-05-25 半導体装置及びそのボンディングパッドの接続方法

Publications (2)

Publication Number Publication Date
JPH05326616A JPH05326616A (ja) 1993-12-10
JP2977666B2 true JP2977666B2 (ja) 1999-11-15

Family

ID=15054631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4131295A Expired - Fee Related JP2977666B2 (ja) 1992-05-25 1992-05-25 半導体装置及びそのボンディングパッドの接続方法

Country Status (1)

Country Link
JP (1) JP2977666B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111073A (ja) * 2007-10-29 2009-05-21 Elpida Memory Inc 半導体装置

Also Published As

Publication number Publication date
JPH05326616A (ja) 1993-12-10

Similar Documents

Publication Publication Date Title
US6803294B2 (en) Semiconductor wafer and manufacturing method of semiconductor device
US6028367A (en) Bonds pads equipped with heat dissipating rings and method for forming
KR100718063B1 (ko) 반도체 장치, 회로 기판 및 전자 기기
US5047833A (en) Solderable front metal contact for MOS devices
JPH07183302A (ja) 金属層の形成及びボンディング方法
CN100373583C (zh) 半导体装置的制造方法
JP2002319587A (ja) 半導体装置
US4622576A (en) Conductive non-metallic self-passivating non-corrodable IC bonding pads
KR100211604B1 (ko) 반도체 장치
US3716765A (en) Semiconductor device with protective glass sealing
JP2977666B2 (ja) 半導体装置及びそのボンディングパッドの接続方法
JPH07201908A (ja) 集積構造パッドアセンブリ及びその製造方法
JP2001044414A (ja) 半導体装置
JPS609159A (ja) 半導体装置
US3763550A (en) Geometry for a pnp silicon transistor with overlay contacts
US4672415A (en) Power thyristor on a substrate
JPS5950104B2 (ja) ハンドウタイソウチ
US5796123A (en) Semiconductor component mounted by brazing
JP2756826B2 (ja) 半導体装置及びその製造方法
US8169084B2 (en) Bond pad structure and method for producing same
CN114467165A (zh) 半导体装置
JPH033335A (ja) バイポーラバンプトランジスタおよびその製造方法
JPS59154056A (ja) 半導体装置
JP2004343119A (ja) 単一半導体要素および単一半導体要素の製造方法
JPH0587137B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070910

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees