JP2975623B2 - Color component signal converter - Google Patents
Color component signal converterInfo
- Publication number
- JP2975623B2 JP2975623B2 JP2014214A JP1421490A JP2975623B2 JP 2975623 B2 JP2975623 B2 JP 2975623B2 JP 2014214 A JP2014214 A JP 2014214A JP 1421490 A JP1421490 A JP 1421490A JP 2975623 B2 JP2975623 B2 JP 2975623B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- component signal
- circuit
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 (イ) 産業上の利用分野 本発明はコンポーネント映像信号の配列を変更して伝
送するカラーコンポーネント信号変換装置に関する。The present invention relates to a color component signal conversion apparatus for changing the arrangement of component video signals and transmitting the video signals.
(ロ) 従来の技術 第3図はハイビジョン信号のコンポーネント信号を入
力して記録再生を為す従来のビデオテープレコーダの回
路ブロック図を示す。このビデオテープレコーダは2種
類のコンポーネント信号を入力信号としており、第1コ
ンポーネント信号は、RGBの三原色信号より成り、第2
コンポーネント信号はY信号と2種類のクロマ信号
(PR)(PB)より成る(第3図参照)。但し、PR=(R
−Y)/1.576、PB=(B−Y)/1.826である。記録映像
信号は2チャンネルより成り線順次のクロマ信号とY信
号とを所定の圧縮比で時分割圧縮多重した信号である。
従って記録に際し第1コンポーネント信号は第2コンポ
ーネント信号に変換されねばならず、第2コンポーネン
ト信号は時分割多重のためディジタル処理されねばなら
ない。更に再生に際して、時分割多重はディジタル処理
により解除され、第2コンポーネント信号は必要に応じ
て第1コンポーネント信号に変換されねばならない。(B) Conventional technology FIG. 3 is a circuit block diagram of a conventional video tape recorder that performs recording and reproduction by inputting a component signal of a Hi-Vision signal. This video tape recorder uses two types of component signals as input signals, the first component signal is composed of RGB primary color signals,
The component signal is composed of a Y signal and two types of chroma signals (P R ) and (P B ) (see FIG. 3). However, P R = (R
-Y) /1.576,P B = (a B-Y) /1.826. The recording video signal is a signal obtained by time-division compression-multiplexing a line-sequential chroma signal and a Y signal with two channels at a predetermined compression ratio.
Therefore, upon recording, the first component signal must be converted to a second component signal, and the second component signal must be digitally processed for time division multiplexing. Further, upon reproduction, time division multiplexing is canceled by digital processing, and the second component signal must be converted to a first component signal as necessary.
第3図に於て、第1コンポーネント信号と第2コンポ
ーネント信号は同一入力端子に入力されるが、入力フォ
ーマット切換信号によりスイッチングされる第1スイッ
チ群(51)(52)(53)は第1コンポーネント信号が入
力されるとき、マトリクス回路(50)に信号を入力す
る。このマトリクス回路(50)はアナログ的に3原色信
号を第2コンポーネント信号に変換する。第2のスイッ
チ群(54)(55)(56)はフォーマット切換信号により
選択されて入力ローパスフィルタ群(1)(2)(3)
に入力される。第1チャンネルの第1ローパスフィルタ
(1)はY成分を選択するためそのカットオフ周波数を
20MHzに設定しており、第2、第3チャンネルの第2、
第3ローパスフィルタ(2)(3)はクロマ成分を選択
すべくカットオフ周波数を7MHzに設定している。各ロー
パス出力は次段のクランプ回路群(4)(5)(6)に
入力される。第1チャンネルの第1クランプ回路(4)
は黒レベルをクランプし、第2、第3チャンネルの第
2、第3クランプ回路(5)(6)は無彩色部分をクラ
ンプして直流レベルの変動を抑圧している。各クランプ
出力は、それぞれAD変換回路(8)(9)(10)に入力
され、第1AD変換回路(8)は48.6MHzで、また第2、第
3AD変換回路(9)(10)は16.2MHzでAD変換を為してい
る。AD変換データは、記録系映像信号処理回路(16)に
於て変換される。変換の結果、記録映像信号は、2チャ
ンネルの信号に変換される。各チャンネルの信号は、第
4図に図示する様に2水平同期期間を単位として水平同
期信号、バースト信号、線順時のクロマ信号、輝度信号
とを所定の割合で時分割多重して配列されており、第
1、第2DA変換回路(18)(19)に於てアナログ化され
て導出され、更に後段のFM変調回路(20)(21)に於て
FM変調される。各変調出力は回転ビデオヘッド(22)
(23)にそれぞれ供給され磁気テープ(24)に記録が為
される。尚、前述する記録系映像信号処理回路(16)に
必要なタイミング信号は同期入力端子にコンポーネント
信号と共に入力される同期信号に同期して記録タイミン
グ信号発生回路(17)より導出される。In FIG. 3, the first component signal and the second component signal are input to the same input terminal, but the first switch group (51) (52) (53) switched by the input format switching signal is the first component signal. When a component signal is input, the signal is input to the matrix circuit (50). The matrix circuit (50) converts the three primary color signals into second component signals in an analog manner. The second switch group (54) (55) (56) is selected by the format switching signal and the input low-pass filter group (1) (2) (3)
Is input to The first low-pass filter (1) of the first channel sets its cutoff frequency to select the Y component.
It is set to 20MHz, and the second, third channel,
The third low-pass filters (2) and (3) have a cut-off frequency of 7 MHz to select a chroma component. Each low-pass output is input to the next-stage clamp circuit group (4), (5), (6). First clamp circuit of first channel (4)
Clamps the black level, and the second and third clamping circuits (5) and (6) of the second and third channels clamp the achromatic portion to suppress the fluctuation of the DC level. Each clamp output is input to an AD conversion circuit (8) (9) (10), the first AD conversion circuit (8) is 48.6 MHz, and the second and
The 3AD conversion circuits (9) and (10) perform AD conversion at 16.2 MHz. The AD conversion data is converted in a recording video signal processing circuit (16). As a result of the conversion, the recording video signal is converted into a two-channel signal. As shown in FIG. 4, the signals of the respective channels are arranged by time-division multiplexing a horizontal synchronizing signal, a burst signal, a chroma signal in line order, and a luminance signal at a predetermined ratio in two horizontal synchronizing periods. And converted into analog signals by the first and second DA converter circuits (18) and (19), and further output by the subsequent FM modulator circuits (20) and (21).
FM modulated. Each modulation output is a rotating video head (22)
(23) and are recorded on the magnetic tape (24). The timing signal required for the recording video signal processing circuit (16) is derived from the recording timing signal generation circuit (17) in synchronization with the synchronization signal input together with the component signal to the synchronization input terminal.
一方再生回路は、回転ビデオヘッド(22)(23)にて
再生された出力を、それぞれ第1、第2FM復調回路(2
7)(28)に於て復調されて次段の第4、第5AD変換回路
(30)(31)に於てディジタル化される。AD変換出力
は、再生系映像信号処理回路(33)に入力されて、元通
り同時化され、輝度データと2チャンネルのクロマデー
タに変換される。各変換データは、DA変換回路群(40)
(41)(42)に於てそれぞれ入力され、第3DA変換回路
(40)は輝度データを48.6MHzで、また第4、第5DA変換
回路(41)(42)はクロマデータを16.2MHzでそれぞれ
アナログ化する。アナログ化された輝度信号とクロマ信
号はブランキング付加回路群(43)(44)(45)に入力
され、第1ブランキング付加回路(43)はブランキング
レベルを黒レベルに、また第2、第3ブランキング付加
回路(44)(45)はブランキングレベルを無彩色レベル
にそれぞれ規定すると共に同期信号を付加する。各付加
信号を出力ローパスフィルタ群(47)(48)(49)に入
力し、第4ローパスフィルタ(47)より20MHzをカット
オフ周波数とする輝度信号を、また第5、第6ローパス
フィルタ(48)(49)より7MHz以下のクロマ信号をそれ
ぞれ導出する。これらのローパスフィルタ出力は第2コ
ンポーネント信号を選択する場合に第3スイッチ群(5
7)(58)(59)を介して直接導出されるが、第1コン
ポーネント信号を選択する場合には逆マトリックス回路
(60)に入力され、R・G・Bの3原色色信号に変換さ
れた後第3スイッチ群(57)(58)(59)を介して導出
される。尚、この第3スイッチ群(57)(58)(59)
は、出力フォーマット切換信号により切換制御される。
更に再生回路はFM復調出力を同期分離回路(29)に入力
して同期分離を為しており、この同期分離出力に基づい
て再生タイミング信号発生回路(32)は再生系映像処理
回路(33)に対してデータ書込用のタイミング信号を供
給している。また、再生タイミング信号発生回路(32)
は同期入力端子に入力される外部同期信号に同期して再
生系映像信号処理回路(33)に読出用タイミング信号を
供給しており、同期信号発生回路(39)は読出用タイミ
ング信号を入力してコンポーネント信号と位相が一致す
る同期信号を形成導出する。On the other hand, the reproduction circuit outputs the outputs reproduced by the rotating video heads (22) and (23) to the first and second FM demodulation circuits (2 and 23), respectively.
7) The signal is demodulated in (28) and digitized in the fourth and fifth AD conversion circuits (30) and (31) at the next stage. The AD conversion output is input to the reproduction system video signal processing circuit (33), where it is synchronized as before and converted into luminance data and two-channel chroma data. Each conversion data is a DA conversion circuit group (40)
(41) and (42), respectively, the third DA converter (40) outputs luminance data at 48.6 MHz, and the fourth and fifth DA converters (41) and (42) output chroma data at 16.2 MHz. Convert to analog. The analogized luminance signal and chroma signal are input to the blanking addition circuit groups (43), (44), (45), and the first blanking addition circuit (43) sets the blanking level to the black level, The third blanking addition circuits (44) and (45) respectively specify the blanking level to an achromatic color level and add a synchronization signal. Each additional signal is input to output low-pass filter groups (47), (48), and (49), and a luminance signal having a cutoff frequency of 20 MHz from the fourth low-pass filter (47) is output to the fifth and sixth low-pass filters (48). ) Calculate the chroma signal of 7MHz or less from (49). These low-pass filter outputs are used when the second component signal is selected by the third switch group (5.
7) Derived directly through (58) and (59), but when the first component signal is selected, it is input to an inverse matrix circuit (60) and converted into R, G, and B primary color signals. After that, it is derived through the third switch group (57) (58) (59). The third switch group (57) (58) (59)
Are controlled by an output format switching signal.
Further, the reproduction circuit inputs the FM demodulated output to the synchronization separation circuit (29) to perform synchronization separation. Based on the synchronization separation output, the reproduction timing signal generation circuit (32) performs the reproduction system video processing circuit (33) Is supplied with a data writing timing signal. Also, a reproduction timing signal generation circuit (32)
Supplies a readout timing signal to the playback video signal processing circuit (33) in synchronization with an external synchronization signal input to the synchronization input terminal, and the synchronization signal generation circuit (39) inputs the readout timing signal. Thus, a synchronization signal having the same phase as the component signal is formed and derived.
(ハ) 発明が解決しようとする課題 上述する従来技術は、第1コンポーネント信号に付い
てのみマトリクス処理又は逆マトリクス処理を施すため
に第1コンポーネント信号の処理に伴って第2コンポー
ネント信号に対し数十ηsecの遅延を生じた。従って、
この時間差を解消するために第2コンポーネント信号を
ディジタル処理の段階又はアナログ信号の段階で遅延す
る必要があるが、ディジタル処理に於ける遅延時間は段
階的であり、完全な遅延補償は困難である。そこで従来
はマトリクス処理回路を経由しない経路に第1〜第3遅
延回路(D1)〜(D3)や第5〜第7遅延回路(D5)〜
(D7)設けていた。(C) Problems to be Solved by the Invention According to the above-mentioned prior art, since the matrix processing or the inverse matrix processing is performed only on the first component signal, the number of the second component signal is reduced with the processing of the first component signal. A delay of ten ηsec occurred. Therefore,
In order to eliminate this time difference, it is necessary to delay the second component signal at the stage of digital processing or at the stage of analog signal. However, the delay time in digital processing is stepwise, and complete delay compensation is difficult. . Therefore, conventionally, the first to third delay circuits (D1) to (D3) and the fifth to seventh delay circuits (D5) to
(D7).
また、第1ローパスフィルタと第2、第3ローパスフ
ィルタは、帯域通過特性を異にするばかりか、遅延特性
を異にする。従って、クロマ信号と輝度信号に付いても
遅延時間差が生じ、この時間差をも解消するため、輝度
信号を遅延する第4遅延回路(D4)や第8遅延回路(D
8)を設けていた。Further, the first low-pass filter and the second and third low-pass filters have not only different bandpass characteristics but also different delay characteristics. Therefore, a delay time difference occurs between the chroma signal and the luminance signal, and the fourth delay circuit (D4) and the eighth delay circuit (D
8) had been established.
そこで、上述する遅延時間差を生じない様に回路を構
成する必要がある。Therefore, it is necessary to configure a circuit so that the above-described delay time difference does not occur.
(ニ) 課題を解決するための手段 そこで、第1の発明は、三原色信号より成る第1コン
ポーネント信号と、輝度信号及び2種類の色信号より成
る第2コンポーネント信号とが選択的にそれぞれ入力さ
れ、共通のカットオフ周波数を有するローパスフィルタ
群(1)(2)(3)と、該ローパスフィルタ群(1)
(2)(3)の出力をそれぞれ同一クロックでディジタ
ル化してAD変換データを形成導出するAD変換回路群
(8)(9)(10)と、前記AD変換出力を入力しコンポ
ーネント信号の種類に応じてマトリクス係数を切換え
て、前記第2コンポーネント信号に対応する輝度データ
と2種類の色信号データとを形成導出するマトリクス回
路(11)と、前記色信号データの高域成分を制限してデ
ータ密度を疎にする少なくとも第1、第2間引きフィル
タ(14)(15)と、前記輝度データを入力し、前記第
1、第2間引きフィルタ(14)(15)の処理時間に対応
した遅延を施して出力する第1映像遅延遅延手段(13)
と、を設けて成ることを特徴とする。(D) Means for Solving the Problems In the first invention, a first component signal composed of three primary color signals and a second component signal composed of a luminance signal and two types of color signals are selectively inputted. , Low-pass filter groups (1), (2), and (3) having a common cutoff frequency, and the low-pass filter group (1)
(2) An AD conversion circuit group (8) (9) (10) for digitizing the output of (3) with the same clock to form AD conversion data and inputting the AD conversion output to the type of component signal A matrix circuit (11) for forming and deriving luminance data and two types of color signal data corresponding to the second component signal by switching a matrix coefficient in accordance with the matrix signal; At least first and second thinning filters (14) and (15) for reducing the density and the luminance data are input, and a delay corresponding to the processing time of the first and second thinning filters (14) and (15) is set. First video delay and delay means for applying and outputting (13)
And is provided.
また、第2の発明は、再生輝度データ及び2種類の再
生色信号データに基づいて、三原色信号より成る第1コ
ンポーネント信号と、輝度信号及び2種類の色信号より
成る第2コンポーネント信号とが選択的に形成導出され
るカラーコンポーネント信号変換装置であって、前記再
生色信号データを入力しデータ密度を前記再生輝度デー
タに一致せしむべくデータ補間を為す第1、第2補間フ
ィルタ(35)(36)と、前記再生輝度データを入力し、
その遅延量を前記第1、第2補間フィルタ(35)(36)
の処理時間に一致せしめる第2映像遅延手段(34)と、
前記第1、第2補間フィルタ(35)(36)及び第2映像
遅延手段(34)の出力を入力し導出すべきコンポーネン
ト信号の種類に応じてマトリクス係数を切換えてコンポ
ーネントデータを形成する逆マトリクス回路(37)と、
該逆マトリクス回路(37)の出力を同一周波数でアナロ
グ化するDA変換回路群(40)(41)(42)と、をそれぞ
れ配して成ることを特徴とする。In the second invention, a first component signal composed of three primary color signals and a second component signal composed of a luminance signal and two types of color signals are selected based on reproduced luminance data and two types of reproduced color signal data. A color component signal conversion device which is formed and derived in a first manner, wherein the first and second interpolation filters (35) (35) for inputting the reproduced color signal data and performing data interpolation to match the data density with the reproduced luminance data 36) and inputting the reproduction luminance data,
The delay amount is calculated by using the first and second interpolation filters (35) and (36).
Second video delay means (34) for matching the processing time of
An inverse matrix which receives the outputs of the first and second interpolation filters (35) and (36) and the second video delay means (34) and switches the matrix coefficient according to the type of component signal to be derived to form component data Circuit (37),
And a DA conversion circuit group (40) (41) (42) for converting the output of the inverse matrix circuit (37) into an analog signal at the same frequency.
(ホ)作 用 よって、本発明によれば、マトリクス回路及び逆マト
リクス回路はコンポーネント信号の種類に関係なく一定
の遅延量を呈し、また2種類の色信号データを処理する
間引きフィルタや補間フィルタの遅延時間と、輝度デー
タを入力する映像遅延手段の遅延時間が一致するため、
チャンネル間の信号の時間差が生じることがない。(E) Operation Therefore, according to the present invention, the matrix circuit and the inverse matrix circuit exhibit a fixed amount of delay irrespective of the type of component signal, and include a thinning filter and an interpolation filter for processing two types of color signal data. Since the delay time matches the delay time of the video delay means for inputting the luminance data,
There is no time difference between the signals between the channels.
(ヘ) 実施例 以下、高品位ビデオテープレコーダに本発明を採用す
る一実施例に従い説明する。(F) Embodiment Hereinafter, an embodiment in which the present invention is applied to a high-quality video tape recorder will be described.
本実施例は、第2コンポーネント信号を2チャンネル
記録するタイプの高品位ビデオテープレコーダに、第1
コンポーネント信号と、第2コンポーネント信号を選択
的に入力して記録するものであり、再生時には第1コン
ポーネント信号と第2コンポーネント信号を選択的に導
出するものである。This embodiment is directed to a high-definition video tape recorder of the type that records the second component signal on two channels.
A component signal and a second component signal are selectively input and recorded, and during reproduction, the first component signal and the second component signal are selectively derived.
まず、入力されるコンポーネント信号は、それぞれ通
過帯域を20MHzとするローパスフィルタ群(1)(2)
(3)に入力される。従って、各チャンネルの信号に遅
延時間差を生ずることはないが、第2コンポーネント信
号中のクロマ信号は高域の不要成分を含んだまま導出さ
れる。各ローパス出力はクランプ回路群(4)(5)
(6)に入力される。入力フォーマット切換信号を入力
するクランプレベル設定回路(7)はコンポーネント信
号の種類に応じてクランプ電圧を切換えるべく各クラン
プ回路(4)(5)(6)を制御している。従って第1
コンポーネント信号の場合は全て黒レベルでクランプさ
れ、第2コンポーネント信号の場合は輝度信号が黒レベ
ルにまたクロマ信号が無彩色レベルにクランプされる。
各クランプ出力はそれぞれ48.6MHzでAD変換を為すAD変
換回路群(8)(9)(10)に入力されてディジタル化
される。各AD変換出力はマトリクス回路(11)に入力さ
れる。このマトリクス回路(11)は第2図に図示する様
な構成となっており、(x1,x2,x3)を入力して(y1,y2,
y3)を出力すべく9個の係数設定回路(c1)〜(c9)を
設け となる様回路を構成しており、 第1コンポーネント信号に付いては なる関係に、また第2コンポーネント信号に付いては なる関係にそれぞれ係数を設定している。この設定の切
換は、入力フォーマット切換信号を入力するマトリクス
係数切換回路(12)より係数設定信号を発することによ
り為される。First, the input component signals are low-pass filter groups (1) and (2) each having a pass band of 20 MHz.
Input to (3). Accordingly, there is no delay time difference between the signals of the respective channels, but the chroma signal in the second component signal is derived while containing the high frequency unnecessary components. Each low-pass output is a clamp circuit group (4) (5)
Input to (6). A clamp level setting circuit (7) for inputting an input format switching signal controls each of the clamp circuits (4), (5), and (6) to switch a clamp voltage according to the type of the component signal. Therefore the first
In the case of component signals, all are clamped at the black level, and in the case of the second component signal, the luminance signal is clamped at the black level and the chroma signal is clamped at the achromatic color level.
Each clamp output is input to an AD conversion circuit group (8), (9), (10) for performing AD conversion at 48.6 MHz, and digitized. Each AD conversion output is input to the matrix circuit (11). The matrix circuit (11) has a configuration as shown in FIG. 2 , and inputs (x 1 , x 2 , x 3 ) and (y 1 , y 2 ,
Nine coefficient setting circuits (c 1 ) to (c 9 ) are provided to output y 3 ) The circuit is configured so that the first component signal is And for the second component signal A coefficient is set for each relationship. This setting is switched by issuing a coefficient setting signal from a matrix coefficient switching circuit (12) for inputting an input format switching signal.
従って、マトリクス回路は何れのコンポーネント信号
に付いても同一処理時間を要しており、コンポーネント
信号の種類による遅延時間の差はない。導出されるマト
リクス出力は第2コンポーネント信号に対応するもので
あるが、クロマデータのデータ密度は3倍となってい
る。そこでクロマ出力を入力する第1、第2間引きフィ
ルタ(14)(15)は内蔵するディジタルローパスフィル
タにて高域成分をカットした後にデータ密度を1/3とす
べくデータを間引いている。一方、輝度データは第1映
像遅延回路(13)に入力され前述する第1、第2間引き
フィルタ(14)(15)の処理時間に等しいデータの遅延
を為している。尚、前記第1映像遅延回路(13)は、記
録系映像信号処理回路(16)内での書込を遅延すること
により省略出来る。Therefore, the matrix circuit requires the same processing time for any component signal, and there is no difference in delay time depending on the type of component signal. The derived matrix output corresponds to the second component signal, but the data density of the chroma data is tripled. Therefore, the first and second decimation filters (14) and (15) for inputting the chroma output cut the high-frequency components by a built-in digital low-pass filter and then decimate the data so as to reduce the data density to 1/3. On the other hand, the luminance data is input to the first video delay circuit (13) and delays data equal to the processing time of the first and second thinning filters (14) and (15) described above. Incidentally, the first video delay circuit (13) can be omitted by delaying the writing in the recording system video signal processing circuit (16).
上述する処理によって間引かれたデータと遅延された
データは記録系映像信号処理回路に入力され、前述する
従来技術と同様の2チャンネル記録が為される。The data thinned out and the data delayed by the above-described processing are input to a recording-system video signal processing circuit, and two-channel recording similar to that of the above-described prior art is performed.
一方本実施例の再生回路に付いても再生系映像信号処
理回路(33)迄は従来技術と同一手順で再生処理が為さ
れる。この再生系映像信号処理回路(33)からは、48.6
MHzの輝度データと16.2MHzのクロマデータとが導出され
る。このクロマデータをディジタル的に逆マトリクス処
理をするためには、データ密度を3倍にして各チャンネ
ルのデータ密度を一致させなければならない。そこで、
クロマデータはそれぞれ第1、第2補間フィルタ(35)
(36)に入力されデータ密度が3倍に補間される。一方
輝度データは第2映像遅延回路(34)に入力され、第
1、第2補間フィルタ(35)(36)の処理時間に合わせ
て輝度データが遅延される。尚、第2映像遅延回路(3
4)に付いても第1映像遅延回路(13)と同じ理由で省
略出来る。補間データと遅延データとは逆マトリクス回
路(37)に入力される。この逆マトリクス回路(37)は
第2図に図示するマトリクス回路と回路接続を共通にし
ており、係数設定回路(C1)〜(C9)の設定計数値のみ
を異にしており、出力すべきコンポーネント信号の種類
に合わせて を満足する様に係数切換を為している。この切換制御
は、出力フォーマット切換信号を入力する逆マトリクス
係数決定回路(38)より発せられる係数設定信号に基づ
いて為される。逆マトリクス回路(37)より導出される
データは、48.6MHzの周波数で導出され、DA変換回路群
(40)(41)(42)に入力されてアナログ化される。ア
ナログ化された3チャンネルのコンポーネント信号は、
ブランキング付加回路群(43)(44)(45)に入力され
る。このブランキング付加回路群(43)(44)(45)
は、出力フォーマット切換信号を入力するブランキング
レベル設定回路(46)よりブランキング信号を入力して
おり、入力されるコンポーネント信号に対しブランキン
グ信号を付加している。その結果得られる付加出力はカ
ットオフ周波数を20MHzとするローパスフィルタ群(4
7)(48)(49)を経て各出力端子に導出される。On the other hand, even in the reproduction circuit of this embodiment, the reproduction processing is performed in the same procedure as in the prior art up to the reproduction video signal processing circuit (33). From this playback system video signal processing circuit (33), 48.6
MHz luminance data and 16.2 MHz chroma data are derived. In order to digitally perform the inverse matrix processing on the chroma data, the data density must be tripled so that the data densities of the respective channels match. Therefore,
The chroma data is the first and second interpolation filters (35), respectively.
The data density is input to (36) and interpolated three times. On the other hand, the luminance data is input to the second video delay circuit (34), and the luminance data is delayed according to the processing time of the first and second interpolation filters (35) and (36). The second video delay circuit (3
4) can be omitted for the same reason as the first video delay circuit (13). The interpolation data and the delay data are input to the inverse matrix circuit (37). This inverse matrix circuit (37) has the same circuit connection as the matrix circuit shown in FIG. 2, and differs only in the set count values of the coefficient setting circuits (C 1 ) to (C 9 ). According to the type of component signal Are switched so as to satisfy the following. This switching control is performed based on a coefficient setting signal issued from an inverse matrix coefficient determining circuit (38) that inputs an output format switching signal. Data derived from the inverse matrix circuit (37) is derived at a frequency of 48.6 MHz, input to the DA conversion circuit groups (40), (41), and (42) and converted into analog data. The analog 3-channel component signal is
Input to the blanking addition circuit groups (43), (44), (45). This blanking addition circuit group (43) (44) (45)
Receives a blanking signal from a blanking level setting circuit (46) for inputting an output format switching signal, and adds a blanking signal to the input component signal. The resulting additional output is a low-pass filter group (4
7) Derived to each output terminal via (48) and (49).
尚、第1図に於て第3図と同一構成要素に付いては符
号を共通にして回路動作の重複説明を割愛する。In FIG. 1, the same components as those in FIG. 3 are denoted by the same reference numerals, and redundant description of the circuit operation is omitted.
また、本実施例では変換信号を磁気記録再生したが、
前記記録系映像信号処理回路(16)以後を光変調手段に
置き換え、前記再生系映像信号処理回路(33)迄を光復
調手段に置き換えて、光伝送手段に本発明を適用するこ
とも可能であり、本発明は斯る構成をも含むものであ
る。In this embodiment, the converted signal is magnetically recorded and reproduced.
It is also possible to replace the recording system video signal processing circuit (16) and subsequent units with optical modulation means, and replace the reproduction system video signal processing circuit (33) and other components with optical demodulation means, and apply the present invention to optical transmission means. The present invention includes such a configuration.
更に、本実施例では、3原色信号と、輝度及びPBPR信
号とを切換えたが、例えばY信号及び色差信号の組合わ
せ等他のコンポーネント信号にも本発明は適用可能であ
り、本発明は斯る構成をも含むものである。Further, in this embodiment, the three primary color signals have been switched and the luminance and P B P R signals, for example, but the present invention to Y signal and combinations such as another component signals color difference signals are applicable, the The invention also includes such a configuration.
また更に、本実施例のサンプリング周波数48.6MHzも
必要に応じて適宜変更出来、サンプリング周波数をアッ
プすれば第1映像遅延回路(13)も間引きフィルタに置
換する必要がある。また、サンプリング周波数をアップ
する場合には、前段のローパスフィルタ群を安価なもの
を採用することが出来ると云う利点もある。Further, the sampling frequency of 48.6 MHz in the present embodiment can be appropriately changed as necessary. If the sampling frequency is increased, the first video delay circuit (13) needs to be replaced with a thinning filter. Further, when the sampling frequency is increased, there is an advantage that an inexpensive low-pass filter group can be employed in the preceding stage.
(ト) 発明の効果 よって、本発明によればコンポーネント信号の種類に
応じた遅延補償やチャンネル間の遅延補償が不要とな
り、その効果は大である。(G) Effects of the Invention Therefore, according to the present invention, delay compensation according to the type of component signal and delay compensation between channels are not required, and the effect is large.
第1図は本発明の一実施例に係る回路ブロック図、第2
図は同要部回路ブロック図、第3図は従来回路のブロッ
ク図を、第4図は要部信号波形をそれぞれ示す。 (1)(2)(3)……ローパスフィルタ群、(8)
(9)(10)……AD変換回路群、(11)……マトリクス
回路、(13)……第1映像遅延回路、(14)(15)……
第1、第2間引きフィルタ、(34)……第2映像遅延回
路、(37)……逆マトリクス回路、(35)(36)……第
1、第2補間フィルタ、(40)(41)(42)……DA変換
回路群。FIG. 1 is a circuit block diagram according to one embodiment of the present invention, and FIG.
FIG. 3 is a block diagram of the main circuit, FIG. 3 is a block diagram of a conventional circuit, and FIG. 4 is a main part signal waveform. (1) (2) (3) ... low-pass filter group, (8)
(9) (10) ... AD conversion circuit group, (11) ... matrix circuit, (13) ... first video delay circuit, (14) (15) ...
First and second thinning filters, (34) second video delay circuit, (37) inverse matrix circuit, (35) (36) first and second interpolation filters, (40) (41) (42)… DA conversion circuit group.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−269894(JP,A) 特開 平1−245781(JP,A) (58)調査した分野(Int.Cl.6,DB名) H04N 9/79 - 9/898 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-63-269894 (JP, A) JP-A-1-245781 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H04N 9/79-9/898
Claims (2)
号と、輝度信号及び2種類の色信号より成る第2コンポ
ーネント信号とが選択的にそれぞれ入力され、共通のカ
ットオフ周波数を有するローパスフィルタ群(1)
(2)(3)と、 該ローパスフィルタ群(1)(2)(3)の出力をそれ
ぞれ同一クロックでディジタル化してAD変換データを形
成導出するAD変換回路群(8)(9)(10)と、 前記AD変換出力を入力しコンポーネント信号の種類に応
じてマトリクス係数を切換えて、前記第2コンポーネン
ト信号に対応する輝度データと2種類の色信号データと
を形成導出するマトリクス回路(11)と、 前記色信号データの高域成分を制限してデータ密度を疎
にする少なくとも第1、第2間引きフィルタ(14)(1
5)と、 前記輝度データを入力し、前記第1、第2間引きフィル
タ(14)(15)の処理時間に対応した遅延を施して出力
する第1映像遅延遅延手段(13)と、を設けて成るカラ
ーコンポーネント信号変換装置。A low-pass filter group (1) to which a first component signal composed of three primary color signals and a second component signal composed of a luminance signal and two types of color signals are selectively inputted, respectively, and have a common cutoff frequency. )
(2) (3) and AD conversion circuit groups (8) (9) (10) which digitize the outputs of the low-pass filter groups (1) (2) (3) with the same clock to form and derive AD conversion data. And a matrix circuit for receiving the AD conversion output and switching matrix coefficients according to the type of the component signal to form and derive luminance data and two types of color signal data corresponding to the second component signal. And at least a first and a second thinning filter (14) (1) for limiting high-frequency components of the color signal data to reduce the data density.
5) and a first video delay delay unit (13) for receiving the luminance data, delaying the luminance data according to the processing time of the first and second thinning filters (14) and (15), and outputting the delayed image. Color component signal converter.
ータに基づいて、三原色信号より成る第1コンポーネン
ト信号と、輝度信号及び2種類の色信号より成る第2コ
ンポーネント信号とが選択的に形成導出されるカラーコ
ンポーネント信号変換装置であって、 前記再生色信号データを入力しデータ密度を前記再生輝
度データに一致せしむべくデータ補間を為す第1、第2
補間フィルタ(35)(36)と、 前記再生輝度データを入力し、その遅延量を前記第1、
第2補間フィルタ(35)(36)の処理時間に一致せしめ
る第2映像遅延手段(34)と、 前記第1、第2補間フィルタ(35)(36)及び第2映像
遅延手段(34)の出力を入力し導出すべきコンポーネン
ト信号の種類に応じてマトリクス係数を切換えてコンポ
ーネントデータを形成する逆マトリクス回路(37)と、 該逆マトリクス回路(37)の出力を同一周波数でアナロ
グ化するDA変換回路群(40)(41)(42)と、それぞれ
配して成るカラーコンポーネント信号変換装置。2. A first component signal comprising three primary color signals and a second component signal comprising a luminance signal and two types of color signals are selectively formed based on reproduced luminance data and two types of reproduced color signal data. A color component signal conversion device to be derived, comprising: first and second inputting the reproduced color signal data and performing data interpolation to match a data density with the reproduced luminance data.
Interpolation filters (35) and (36), and the reproduction luminance data are input, and the delay amount is set to the first,
A second video delay means (34) for matching the processing time of the second interpolation filters (35) and (36); and a first video delay means (34) and a second video delay means (34). An inverse matrix circuit (37) for forming component data by switching matrix coefficients according to the type of component signal to be input and derived, and a DA conversion for converting the output of the inverse matrix circuit (37) into analog at the same frequency A circuit component (40), (41), and (42), and a color component signal conversion device arranged respectively.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014214A JP2975623B2 (en) | 1989-02-10 | 1990-01-23 | Color component signal converter |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3200589 | 1989-02-10 | ||
JP1-32005 | 1989-02-10 | ||
JP2014214A JP2975623B2 (en) | 1989-02-10 | 1990-01-23 | Color component signal converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02298195A JPH02298195A (en) | 1990-12-10 |
JP2975623B2 true JP2975623B2 (en) | 1999-11-10 |
Family
ID=26350124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014214A Expired - Fee Related JP2975623B2 (en) | 1989-02-10 | 1990-01-23 | Color component signal converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2975623B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11172172B2 (en) * | 2016-12-30 | 2021-11-09 | Texas Instruments Incorporated | Efficient and flexible color processor |
-
1990
- 1990-01-23 JP JP2014214A patent/JP2975623B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02298195A (en) | 1990-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4725894A (en) | Digital conversion system for a color video signal that is capable of converting an analog composite and an analog component video signal into a digital composite signal and a digital component color signal | |
US5122885A (en) | Magnetic video recording/reproducing apparatus for video signals of different aspect ratios adapter unit | |
US5486929A (en) | Time division multiplexed video recording and playback system | |
US4719519A (en) | Component video signal magnetic recording and reproducing apparatus including means for expanding and compressing luminance and color difference signals | |
US5140408A (en) | Color component signal converting apparatus having an input dependent switchable matrix | |
US5408266A (en) | Bi-directional rate converting apparatus for converting a clock rate of a digital signal | |
JP2975623B2 (en) | Color component signal converter | |
EP0486300B1 (en) | Video signal processing apparatus | |
JPH0795861B2 (en) | Color video signal processor | |
JPH05199543A (en) | Digital video signal processing circuit | |
JPH0469476B2 (en) | ||
JP3119662B2 (en) | Component signal sampling circuit and reproduction circuit | |
JPS60127894A (en) | Recording method of color video signal | |
KR900008891B1 (en) | Separation picture image signal processing circuit of digital tv | |
JPS60170393A (en) | Recorder/reproducer of video signal | |
JP2554080Y2 (en) | Television system converter | |
JP2993012B2 (en) | Signal processing circuit | |
JP2635910B2 (en) | Video signal playback device | |
JP3064394B2 (en) | Magnetic recording device | |
JPS619093A (en) | Time plex video signal recording system | |
JPH02177793A (en) | Image signal recorder | |
JPH0360235B2 (en) | ||
JPS6118277A (en) | Dubbing device and method for forming dubbing signal | |
JPH06203481A (en) | Video signal recording and reproducing device | |
JPH01233984A (en) | Transmission system for video signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |