JP2973964B2 - フレーム・バッファ管理方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像伸長装置に関
し、特に画像伸長装置の高速化実現技術に関する。

【０００２】

【従来の技術】近時、従来からある文字情報だけではな
く、音声、オーディオ、静止画像、動画像といった多様
なデータを扱う、いわゆるマルチメディア・アプリケー
ションが一般化しつつある。これらのマルチメディア・
データは膨大なため、いったんデータが持つ特性を利用
してデータ量を数十分の一から数百分の一に圧縮した
後、ハードディスクなどの外部記憶装置に格納したり、
ネットワークを通じて転送する。

【０００３】圧縮方式としては、例えば動画像を対象に
する場合ＭＰＥＧ−１（ＩＳＯ／ＩＥＣ １１１７２，
“Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ−Ｃ
ｏｄｉｎｇ ｏｆ Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅｓ
ａｎｄ Ａｓｓｏｃｉａｔｅｄ Ａｕｄｉｏ ｆｏｒ
Ｄｉｇｉｔａｌ Ｓｔｏｒａｇｅ Ｍｅｄｉａ ｕｐｔ
ｏ １．５Ｍｂｉｔｓ／ｓ，“Ｉｎｔｅｒｎａｔｉｏｎ
ａｌ Ｓｔａｎｄａｒｄｓ Ｏｒｇａｎｉｚａｔｉｏｎ
／Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｔｅｃ
ｈｎｉｃａｌ Ｃｏｍｍｉｓｓｉｏｎ，Ｇｅｎｅｖａ，
１９９１）、および、このＭＰＥＧ−１より高品質なＭ
ＰＥＧ−２（ＩＳＯ／ＩＥＣ １３８１８，“Ｇｅｎｅ
ｒｉｃ Ｃｏｄｉｎｇ ｏｆ Ｍｏｖｉｎｇ Ｐｉｃｔ
ｕｒｅｓ ａｎｄ Ａｓｓｏｃｉａｔｅｄ Ａｕｄｉ
ｏ，“Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｔａｎｄａｒｄ
ｓ Ｏｒｇａｎｉｚａｔｉｏｎ／Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ Ｅｌｅｃｔｒｏｔｅｃｈｎｉｃａｌ Ｃｏｍｍ
ｉｓｓｉｏｎ，Ｇｅｎｅｖａ，１９９５）がよく知られ
ている。

【０００４】これらのＭＰＥＧ規格に従って圧縮された
動画像データを、以下では、「ＭＰＥＧビットストリー
ム」もしくは単に「ビットストリーム」と呼ぶ。ＭＰＥ
Ｇビットストリームは、格納もしくは転送された後、必
要に応じて伸長（デコード）され、デコード結果の画像
が表示される。

【０００５】従来、ＭＰＥＧビットストリームのデコー
ド処理は、専用ＬＳＩを用いて処理していたが、汎用マ
イクロプロセッサの高性能化に伴い、パーソナル・コン
ピュータや家庭用テレビ・ゲーム機などのマイクロコン
ピュータ製品上で、ソフトウェアを使ってＭＰＥＧ規格
に従って圧縮された動画像を伸長（デコード）すること
が可能となるに至っている。

【０００６】図１３に、ＭＰＥＧビットストリームのデ
コードを行うマイクロコンピュータ製品の内部構成の一
例の概略をブロック図にて示す。図１３を参照して、デ
コード処理を行うマイクロプロセッサ４１と、デコード
用ソフトウェアおよびデータを格納するメイン・メモリ
４２と、ビットストリーム４６の入力およびデコード画
像４７の出力を行う入出力装置４０とが、内部バス４５
で接続されている。

【０００７】ＭＰＥＧビットストリームのデコード処理
の構成を、図１４に示す。ＭＰＥＧビットストリームは
階層構造をとる。ひとつながりの動画像は「シーケン
ス」と呼ばれる。シーケンスは「ＧＯＰ（Ｇｒｏｕｐ
ｏｆ Ｐｉｃｔｕｒｅｓ）」の集まりである。ＧＯＰ
は、複数枚（例えば１５枚）の「ピクチャ」と呼ばれる
静止画の集まりである。一枚のピクチャは、複数の「ス
ライス」から構成され、一スライスは、１６画素×１６
画素の「マクロブロック」から構成される。マクロブロ
ックは、８画素×８画素の「ブロック」４個で構成され
る。デコード処理は、この階層に従って行われる。

【０００８】図１４を参照すると、初期化１２０の後、
シーケンス層のデコード処理１２１が開始され、シーケ
ンス層のデコード処理１２１は内部的にＧＯＰ層のデコ
ード処理１２２を呼び、ＧＯＰ層のデコード処理１２２
は内部的にピクチャ層のデコード処理１２３を呼び、ピ
クチャ層のデコード処理１２３は内部的にスライス層の
デコード処理１２４を呼び、スライス層のデコード処理
１２４は内部的にマクロブロック層のデコード処理１２
５を呼び、マクロブロック層のデコード処理１２５は内
部的にブロック層のデコード処理１２６を呼ぶ。

【０００９】ＭＰＥＧビットストリームのデコード処理
には、デコード画像を収めるための作業領域が必要にな
る。この作業領域を、以下では「フレーム・バッファ・
プール」と呼ぶ。

【００１０】フレーム・バッファ・プールは、ＭＰＥＧ
デコード・ソフトウェアの初期化１２０の一環として確
保される。

【００１１】ピクチャ層のデコード処理１２３が開始さ
れると、まずピクチャ・ヘッダ部をデコードし、次にフ
レーム・バッファ・プールから未使用のフレーム・バッ
ファを１枚確保し、ピクチャ層以下のデコードに使用す
る。デコードしたピクチャを表示または動き補償に使用
した後不要となると、そのピクチャを収めるフレーム・
バッファは解放される。

【００１２】フレーム・バッファ・プールの構成の一例
を図１５に示す。フレーム・バッファ・プールは、複数
枚（Ｎ枚）のフレーム・バッファ（フレーム・バッファ
１、フレーム・バッファ２、…、フレーム・バッファ
Ｎ、Ｎは例えば８）１３２、１３３、１３４と、フレー
ム・バッファ管理領域１３０と、からなる。複数枚のフ
レーム・バッファ１３２、１３３、１３４は、メイン・
メモリ１３１上に置かれる。フレーム・バッファ管理領
域１３０もメイン・メモリ１３１上に置かれることが多
い。

【００１３】１枚のフレーム・バッファは１枚のピクチ
ャを保持する。フレーム・バッファ管理領域１３０は各
フレーム・バッファに対応したＮ個のエントリを持つ。
各エントリは、対応するフレーム・バッファが「未使
用」であるか「使用中」であるかを示すフラグ１３５
と、対応するフレーム・バッファの開始アドレス１３６
と、を保持する。

【００１４】フレーム・バッファ・プールの初期化は、
ＭＰＥＧデコード・ソフトウェアの初期化（図１４の１
２０）時には完了しているものとする。すなわち、ＭＰ
ＥＧビットストリームのデコード開始時には、Ｎ枚のフ
レーム・バッファ１３２、１３３、１３４がメイン・メ
モリ１３１上に確保され、フレーム・バッファ管理領域
１３０の全てのエントリのフラグ１３５は「未使用」に
設定されており、全てのエントリの開始アドレス１３６
は有効なフレーム・バッファの開始アドレスを保持して
いるとする。

【００１５】図１５にその構成例を示したフレーム・バ
ッファ・プールの管理の処理フローを、図１６に流れ図
として示す。

【００１６】ピクチャ層のデコード処理１２３（図１４
参照）において、フレーム・バッファを確保するときに
は、フレーム・バッファ管理領域１３０のエントリ番号
１からＮまでを昇順に検索し、最初に発見した未使用フ
レーム・バッファを確保する。すなわち、検索対象のエ
ントリ番号をｉとすると、まずｉ＝１と設定する（図１
６のステップ１４１）。

【００１７】そして、フレーム・バッファ管理領域１３
０のエントリｉのフラグ１３５を調べ（ステップ１４
２）、「使用中」でない場合には、フレーム・バッファ
ｉを使用することにし（ステップ１４６）、フラグ１３
５を「使用中」に更新し、「使用中」である場合には、
変数ｉに１を加算して更新し（ステップ１４３）、次の
エントリを検索する。

【００１８】そして、変数ｉを更新した後に、その値が
Ｎを超えたか否かを調べ（ステップ１４４）、ｉの値が
Ｎを超えていれば、使用可能なフレーム・バッファはな
いので、エラー終了とする（ステップ１４５）。

【００１９】図１５に示した構成例では、フレーム・バ
ッファ管理領域１３０のエントリの検索順序は、先頭エ
ントリから昇順とされているが、末尾エントリから降順
に検索してもよい。

【００２０】

【発明が解決しようとする課題】図１３に一例を示し
た、マイクロコンピュータ・システムの内部構成のう
ち、メイン・メモリ４２については、別の構成をとるこ
とにより、処理を高速化することができる。参考のた
め、図４に、高速化のための構成の一例を示す。

【００２１】図４を参照して、メイン・メモリ４２の構
成要素として、高速だが小容量なスタティックＲＡＭ
（図中、高速メモリ４３で示す）と、大容量だが低速な
ダイナミックＲＡＭ（図中、通常メモリ４４で示す）が
考えられる。

【００２２】ここで、性能面のみに着目すると、全て高
速メモリ４３を用いてメイン・メモリ４２を構築した方
がよいが、高コストになる。一方、コスト面にのみ着目
すると、全て容量あたりのコストが低い通常メモリ４４
を用いてメイン・メモリ４２を構築した方がよいが、低
速になる。

【００２３】図４に示す例では、高速メモリ４３と通常
メモリ４４とを組み合わせ、比較的低コストに比較的高
速なメイン・メモリ４２を実現している。

【００２４】そして、図４に示すシステム構成において
は、頻繁に実行されるプログラムや頻繁にアクセスされ
るデータを高速メモリ４３に、それ以外のプログラムや
データを通常メモリ４４に置くことにより、比較的低コ
ストなメイン・メモリ４２システム上で比較的高速な処
理を行える。

【００２５】しかし、図１６に示した、フレーム・バッ
ファ・プールの管理方法の処理フローでは、このような
異質なメモリを組み合わせたメイン・メモリに対する配
慮がなされていず、図４に示したマイクロコンピュータ
・システムの性能を最大限に発揮させることができな
い、という問題を有している。

【００２６】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、ダイナミックＲ
ＡＭのような通常メモリとスタティックＲＡＭのような
高速メモリを併用したマイクロコンピュータ・システム
上で、高速なＭＰＥＧビデオ・デコーダ・ソフトウェア
を実現する装置を提供することにある。

【００２７】

【課題を解決するための手段】前記目的を達成するた
め、本発明は、ＭＰＥＧ規格によって圧縮されたビット
ストリームを伸長する装置において、高速型メモリと通
常型メモリが混在するメモリ・システムを備え、ＭＰＥ
Ｇで規定されるＩピクチャおよびＰピクチャを格納する
フレーム・バッファを前記高速型メモリ上に優先して確
保する、ことを特徴とする。

【００２８】［発明の概要］通常型メモリ上のフレーム
・バッファに加え、高速型メモリ上に１枚以上、（でき
れば２枚以上）のフレーム・バッファを確保し、Ｉピク
チャまたはＰピクチャの格納に優先的に割り当てる。

【００２９】本発明によれば、動き補償処理時に参照さ
れるためアクセス回数が多いＩおよびＰピクチャが、高
速メモリ上に配置される確率を増やすことで、フレーム
・バッファ・アクセスの平均時間が短縮したものであ
り、これによりＭＰＥＧデコーダ・ソフトウェアの平均
実行性能を向上させる。

【００３０】

【発明の実施の形態】本発明の好ましい実施の形態につ
いて以下に説明する。本発明は、その好ましい実施の形
態において、フレーム・バッファの割り当てを単一のフ
レーム・バッファ管理領域（図１の１０）により管理
し、フレーム・バッファ管理領域のエントリのうち、先
頭部分に、高速メモリ（図１の１２）上のフレーム・バ
ッファ（図１の１４、１５）を登録し、これらより後の
エントリに、高速メモリよりも低速型の通常メモリ（図
１の１３）上のフレーム・バッファ（図１の１６、１
７）を登録し、（ａ）ＩピクチャおよびＰピクチャを格
納するフレーム・バッファを確保するときには、フレー
ム・バッファ管理領域の先頭のエントリから昇順にサー
チし、（ｂ）Ｂピクチャを格納するフレーム・バッファ
を確保するときは、前記フレーム・バッファ管理領域最
後のエントリから降順に検索する。

【００３１】これにより、アクセスが多いＩおよびＰピ
クチャが、高速メモリ上に確保したフレーム・バッファ
に優先して割り当てられるため、ＭＰＥＧビデオ・デコ
ーダ・ソフトウェアの性能を向上する。

【００３２】また、本発明は、その好ましい実施の形態
において、フレーム・バッファの割り当てを、高速メモ
リ上のフレーム・バッファの割り当てを管理するフレー
ム・バッファ管理領域（図５の５０）と、通常メモリ上
のフレーム・バッファの割り当てを管理するフレーム・
バッファ管理領域（図５の５１）により管理し、（ａ）
ＩおよびＰピクチャを格納するフレーム・バッファを確
保するには、高速メモリ上のフレーム・バッファの割り
当てを管理するフレーム・バッファ管理領域（図５の５
０）を先に、通常メモリ上のフレーム・バッファの割り
当てを管理するフレーム・バッファ管理領域（図５の５
１）を後に検索し、（ｂ）Ｂピクチャを格納するフレー
ム・バッファを確保するには、通常メモリ上のフレーム
・バッファの割り当てを管理するフレーム・バッファ管
理領域（図５の５１）を先に、高速メモリ上のフレーム
・バッファの割り当てを管理するフレーム・バッファ管
理領域（図５の５０）を後に検索する。

【００３３】また、本発明は、その好ましい実施の形態
において、フレーム・バッファの割割り当てを、Ｉまた
はＰピクチャに割り当てるフレーム・バッファの割り当
てを管理するフレーム・バッファ管理領域（図９の９
０）と、Ｂピクチャに割り当てるフレーム・バッファの
割り当てを管理するフレーム・バッファ管理領域（図９
の９１）により管理し、双方のフレーム・バッファ管理
領域のエントリの先頭に、最低１枚ずつ高速メモリ上に
確保したフレーム・バッファを登録し、（ａ）Ｉピクチ
ャまたはＰピクチャを格納するフレーム・バッファを確
保するときは、ＩピクチャまたはＰピクチャに割り当て
るフレーム・バッファの割り当てを管理するフレーム・
バッファ管理領域をエントリ先頭から昇順に検索し、
（ｂ）Ｂピクチャを格納するフレーム・バッファはＢピ
クチャに割り当てるフレーム・バッファの割り当てを管
理するフレーム・バッファ管理領域をエントリ先頭から
昇順に検索する。

【００３４】

【実施例】上記した実施の形態について更に詳細に説明
すべく、本発明の実施例について図面を参照して以下に
説明する。

【００３５】以下では、まず、前提として、ＭＰＥＧで
定義されているピクチャの種類と相互の依存関係を説明
する。次に、高速小容量メモリと大容量低速メモリを混
在させたメモリ・システム上でのフレーム・バッファ・
プールの構成とその管理フローチャートについて３種類
述べる。

【００３６】まず、ＭＰＥＧで定義されているピクチャ
の種類と相互の依存関係を説明する。ＭＰＥＧで定義さ
れるピクチャには、動き補償の種類によってＩ、Ｐ、Ｂ
という３種類がある。

【００３７】Ｉピクチャ（Ｉntra符号化画像；フレーム
内符号化画像）のデコードには動き補償を使わないた
め、Ｉピクチャのデコード時に他のフレーム・バッファ
を参照することはない。

【００３８】Ｐピクチャ（Ｐredictive符号化画像；フ
レーム間順方向予測符号化画像）のデコードには動き補
償のうち前方予測を使うことがある。したがって、Ｐピ
クチャのデコード時には、以前デコードしたＩピクチャ
またはＰピクチャ１フレームを参照することがある。

【００３９】Ｂピクチャ（Ｂidirectionally predicti
ve符号化画像；双方予測符号化画像）のデコードには動
き補償のうち双方向予測を使うことがある。したがっ
て、Ｂピクチャのデコード時には、以前デコードしたＩ
ピクチャまたはＰピクチャ２フレームを参照することが
ある。

【００４０】図３に、ピクチャ種類別の依存関係の一例
を示す。フレーム１（Ｉピクチャ、３０）、フレーム２
（Ｂピクチャ、３１）、フレーム３（Ｂピクチャ、３
２）、フレーム４（Ｐピクチャ、３３）をこの順序で表
示するとすると、ビットストリーム上のフレーム順序は
フレーム１（３０）、フレーム４（３３）、フレーム２
（３１）、フレーム３（３２）であり、デコードもこの
順序で行う。

【００４１】まずフレーム１（３０）をデコードする。
フレーム１（３０）は、Ｉピクチャであるため、フレー
ム１（３０）自身で完結しており、動き補償のために他
のフレームを参照することはない。

【００４２】次にフレーム４（３３）をデコードする。
フレーム４（３３）はＰピクチャであり、デコード処理
時にフレーム・バッファに収められたフレーム１（３
０）を参照しながら前方向動き予測による動き補償３６
が行われる。

【００４３】３番目にフレーム２（３１）をデコードす
る。フレーム２（３１）はＢピクチャであり、デコード
処理時にフレーム・バッファに収められたフレーム１
（３０）とフレーム４（３３）を参照しながら双方向動
き予測による動き補償３４が行われる。

【００４４】最後にフレーム３（３２）をデコードす
る。フレーム３（３２）はＢピクチャであり、デコード
処理時にフレーム・バッファに収められたフレーム１
（３０）とフレーム４（３３）を参照しながら双方向動
き予測による動き補償３５が行われる。

【００４５】次に、異種メモリを混在させたメイン・メ
モリ上でのフレーム・バッファ・プールの構成について
説明する。

【００４６】メイン・メモリとして、高速だが小容量な
メモリ（以下「高速メモリ」という、例えばスタティッ
クＲＡＭ４３）大容量だが低速なメモリ（以下「通常メ
モリ」という、例えばダイナミックＲＡＭ４４）を組み
合わせた構成の一例を示す図４を参照して以下に説明す
る。

【００４７】各メモリの容量としては、高速メモリ４３
が数百キロバイト（例、２５６〜５１２キロバイト）、
通常メモリ４４が数メガバイトかそれ以上（例、８メガ
〜６４メガバイト）が標準的と考えられる。ＭＰＥＧ−
１における標準的なピクチャ形式である解像度横３５４
画素、縦２４０画素、１画素ごとに輝度信号８ビット、
４画素ごとに色差信号８ビット２プレーンというフォー
マットでは、１ピクチャあたり約１２７キロバイトの容
量が必要である。従って、例えば８枚のフレーム・バッ
ファを確保する場合、高速メモリ４３の容量の制限か
ら、８枚全てを高速メモリ４３上に確保することはでき
ない。したがって、せいぜい１ないし２枚のフレーム・
バッファを高速メモリ４３上に確保し、残りの７ないし
６枚は、低速だが安価な通常メモリ４４上に確保するこ
とになる。

【００４８】このように、高速メモリ４３上に確保した
フレーム・バッファと低速メモリ４４上に確保したフレ
ーム・バッファが両方存在するとき、以下に第１から第
３の実施例として説明するフレーム・バッファ・プール
の管理制御方法よって、この２種類のフレーム・バッフ
ァを使い分け、ＭＰＥＧデコード・ソフトウェアの実行
性能を向上することができる。すなわち、ＭＰＥＧビッ
トストリームに含まれる３種類のピクチャのうち、後続
フレームのデコード時にアクセスされるＩ、Ｐフレーム
を、後続フレームのデコードに使われることのないＢフ
レームよりも優先して高速メモリ４３上に確保したフレ
ーム・バッファに割り当てるよう制御することで、アク
セス回数の多いピクチャを高速なフレーム・バッファに
優先的に割り当てることができ、デコード・ソフトウェ
アの実行速度が高速化される。

【００４９】本発明の第１の実施例に係るフレーム・バ
ッファ・プールの管理方法について、図１および図２を
参照して以下に詳細に説明する。

【００５０】まず、フレーム・バッファ・プールを、図
１５に示した従来方式から、図１に示す構成に変更して
いる。すなわち、図１を参照すると、フレーム・バッフ
ァ管理領域１０のエントリ番号の１から昇順に高速メモ
リ１２上に確保したフレーム・バッファ（１４、１５）
を全て登録し、これらより後ろのエントリ（図１に示す
例では、エントリ３以降）に通常メモリ１３上に確保し
たフレーム・バッファ（１６、１７）を登録する。

【００５１】フレーム・バッファ管理領域１０は、総フ
レーム・バッファ数Ｎ（高速メモリ上に確保したフレー
ム・バッファの枚数と通常メモリ上に確保したフレーム
・バッファの枚数の合計）に等しい個数のエントリを持
つ。各エントリは、対応するフレーム・バッファが未使
用か、使用中であるかを示すフラグ１８と、フレーム・
バッファの開始アドレス１９を保持する。

【００５２】図１に示したフレーム・バッファ・プール
の初期化は、デコード・ソフトウェアの初期化１２０
（図１４参照）時に完了しているものとする。すなわ
ち、ＭＰＥＧビットストリームのデコード開始時には、
高速メモリ１２上および通常メモリ１３上に計Ｎ枚のフ
レーム・バッファが確保され、フレーム・バッファ管理
領域１０の全てのエントリのフラグ１８は「未使用」に
設定されており、フレーム・バッファ管理領域１０の全
てのエントリの開始アドレス１９は有効なフレーム・バ
ッファの開始アドレスを保持しているものとする。

【００５３】図１に示したフレーム・バッファ・プール
は、以下に示す方法で管理することで、高速化を達成で
きる。

【００５４】すなわち、ピクチャ層のデコード処理１２
３（図１４参照）時に、フレーム・バッファを確保する
とき、ピクチャ・タイプによってフレーム・バッファ・
プール管理領域１０のエントリの検索順序を変える。

【００５５】ＩまたはＰピクチャを格納するためのフレ
ーム・バッファを確保するときには、エントリ番号１か
らＮまでを昇順に検索し、Ｂピクチャを格納するための
フレーム・バッファを確保するときには、エントリ番号
Ｎから１までを降順に検索する。ピクチャ・タイプは、
ピクチャ層のデコード処理１２３（図１４参照）の最初
にピクチャ・ヘッダをデコードすると知ることができ
る。

【００５６】次に図２の流れ図を参照して、図１に示し
たフレーム・バッファ・プールの管理方法について詳し
く説明する。以下、検索対象のエントリ番号をｉとす
る。

【００５７】フレーム・バッファに格納するピクチャ・
タイプを判定し（ステップ２１）、ＩピクチャまたはＰ
ピクチャであったときの手順は次の通りである。まず、
ｉの初期値として「１」と設定する（ステップ２２）。

【００５８】フレーム・バッファ・プール管理領域１０
のエントリｉのフラグを調べ（ステップ２３）、「使用
中」でないならばフレーム・バッファｉを使用すること
にしてそのフラグを「使用中」に更新し（ステップ２
７）、「使用中」ならｉに「１」を加算して更新し（ス
テップ２４）、次のエントリを検索する。そして、ｉの
更新後に、その値がＮを超えたか否かを調べ（ステップ
２５）、ｉがＮを超えていれば使用可能なフレーム・バ
ッファはないので、エラー終了とする（ステップ２
６）。

【００５９】フレーム・バッファに格納するピクチャ・
タイプを判定し（ステップ２１）、Ｂピクチャであった
ときの手順は次の通りである。

【００６０】まず、ｉの初期値として「Ｎ」を設定する
（ステップ２９）。フレーム・バッファ・プール管理領
域のエントリｉのフラグを調べ（ステップ３０）、「使
用中」でないならば、フレーム・バッファｉを使用する
ことにしてフラグを「使用中」に更新し（ステップ２
７）、「使用中」ならば、ｉから「１」を減算して更新
し（ステップ３１）、次のエントリを検索する。ｉの更
新後にその値を調べ（ステップ３２）、ｉが「１」より
も小さくなった場合には、使用可能なフレーム・バッフ
ァはないので、エラー終了とする（ステップ３３）。

【００６１】以上説明したように、図２に示した処理手
順によれば、アクセス回数が多いＩ、Ｐピクチャを収め
るためのフレーム・バッファを確保するときには、高速
メモリ上に確保されたフレーム・バッファを最初に検索
し、アクセス回数が少ないＢピクチャを収めるためのフ
レーム・バッファを確保するときには、低速メモリ上に
確保されたフレーム・バッファを先に、高速メモリ上に
確保されたフレーム・バッファを後に検索する。このた
め、本実施例によれば、ピクチャ・タイプにかかわらず
フレーム・バッファを確保する従来の方法に比べ、デコ
ーダ・ソフトウェアの実行速度を高速化できる。

【００６２】以上説明した第１のフレーム・バッファ・
プール管理方法では、高速メモリ上のフレーム・バッフ
ァは先頭エントリに登録し、Ｉ、Ｐピクチャ用フレーム
・バッファは先頭エントリから昇順に、Ｂピクチャ用フ
レーム・バッファは末尾エントリから降順に検索した
が、高速メモリ上のフレーム・バッファは末尾エントリ
に登録しＩ、Ｐピクチャ用フレーム・バッファは末尾エ
ントリから降順に、Ｂピクチャ用フレーム・バッファは
先頭エントリから降順に検索しても同じ効果が得られ
る。

【００６３】また、図１に示した例では、高速メモリ１
２上に確保したフレーム・バッファの枚数は２枚とした
が、１枚以上の任意の枚数について、上記と同じ議論が
適用できる。

【００６４】次に本発明の第２の実施例について説明す
る。図５は、本発明の第２の実施例の構成を示す図であ
り、優先的にＩ、Ｐピクチャに高速なフレーム・バッフ
ァを割り付けるフレーム・バッファ・プールの構成を示
したものである。また図６から図８は、図５に示したフ
レーム・バッファ・プールを管理する方法を説明するた
めの流れ図である。

【００６５】図５を参照すると、本実施例においては、
高速メモリ５３上に確保したフレーム・バッファ（５
５、５６）と、通常メモリ５４上に確保したフレーム・
バッファ（５７、５８）と、をそれぞれ別のフレーム・
バッファ管理領域（５０、５１）で管理している。

【００６６】高速メモリ５３上にＮ１枚のフレーム・バ
ッファを確保し、通常メモリ５４上にＮ２枚のフレーム
・バッファを確保しているものとする。フレーム・バッ
ファ管理領域は、高速メモリ５３上のフレーム・バッフ
ァを管理するＮ１個のエントリを持つフレーム・バッフ
ァ管理領域１（５０）と、通常メモリ５４上のフレーム
・バッファを管理するＮ２個のエントリを持つフレーム
・バッファ管理領域２（５１）に分割されている。二つ
のフレーム・バッファ管理領域の各エントリは対応する
フレーム・バッファが未使用か使用中かを示すフラグ
（５０１、５１１）と、フレーム・バッファの開始アド
レス（５０２、５１２）を保持する。

【００６７】図５に示したフレーム・バッファの初期化
は、デコード・ソフトウェアの初期化１２０（図１４参
照）時に完了しているものとする。すなわち、ＭＰＥＧ
ビットストリームのデコード開始時には、高速メモリ５
３上にＮ１枚、通常メモリ５４上にＮ２枚のフレーム・
バッファが確保され、フレーム・バッファ管理領域１
（５０）、フレーム・バッファ管理領域２（５１）の全
てのエントリのフラグ（５０１、５１１）は未使用に設
定されており、全てのエントリの開始アドレス（５０
２、５１２）は有効なフレーム・バッファの開始アドレ
スを保持しているとする。

【００６８】図６は、図５に示したフレーム・バッファ
・プール構成を管理する方法を示す流れ図である。図６
を参照して、フレーム・バッファに格納するピクチャ・
タイプを判定し（ステップ６１）、Ｉ、Ｐピクチャのた
めのフレーム・バッファを確保する場合、まず高速メモ
リ５３上にフレーム・バッファの確保を試みる（ステッ
プ６２）。

【００６９】ステップ６２で、高速メモリ５３上にフレ
ーム・バッファの確保を試失敗した場合、通常メモリ５
４上にフレーム・バッファの確保を試みる（ステップ６
３）。いずれかに成功した場合には正常終了であり（ス
テップ６５）、いずれも失敗した場合はエラー終了であ
る（ステップ６４）。

【００７０】Ｂピクチャのためのフレーム・バッファを
確保する場合、まず通常メモリ５４上にフレーム・バッ
ファの確保を試みる（ステップ６６）。それに失敗した
場合、高速メモリ５３上にフレーム・バッファの確保を
試みる（ステップ６７）。いずれかに成功した場合は正
常終了であり（ステップ６５）、いずれも失敗した場合
は、エラー終了である（ステップ６８）。

【００７１】図７は、高速メモリ５３上にフレーム・バ
ッファを確保を試みる手順を説明するための流れ図であ
る。図７を参照すると、まず、検索対象のエントリ番号
ｉを「１」に初期化する（ステップ７１）。次に、フレ
ーム・バッファ管理領域１（図５の５０）のエントリｉ
のフラグを調べ（ステップ７２）、「使用中」でなけれ
ばフレーム・バッファｉを確保することにし、そのフラ
グを「使用中」に更新し（ステップ７６）、「使用中」
であればｉに「１」を加算して更新し（ステップ７
３）、次のエントリを検索する。ｉを更新後その値を調
べ（ステップ７４）、ｉがＮ１を超えた場合、使用可能
な高速メモリ上のフレーム・バッファはないため「確保
失敗」とする（ステップ７５）。

【００７２】図８は、通常メモリ５４上にフレーム・バ
ッファを確保を試みる手順を説明するための流れ図であ
る。図８を参照すると、まず、検索対象のエントリ番号
ｉを「１」に初期化する（ステップ８１）。次に、フレ
ーム・バッファ管理領域２（図５の５１）のエントリｉ
のフラグを調べ（ステップ８２）、「使用中」でなけれ
ばフレーム・バッファｉを確保することにし、そのフラ
グを「使用中」に更新し（８６）、「使用中」であれば
ｉに「１」を加算して更新し（ステップ８３）、次のエ
ントリを検索する。ｉを更新後、その値を調べ（ステッ
プ８４）、ｉがＮ２を超えた場合、使用可能な通常メモ
リ上のフレーム・バッファはないため「確保失敗」とす
る（ステップ８５）。

【００７３】以上説明した第２の実施例においても、頻
繁にアクセスされるＩピクチャのためのフレーム・バッ
ファ確保時には、優先的に高速メモリ５３上のフレーム
・バッファ（５５、５６）の利用可能性を検索し、Ｂピ
クチャのためのフレーム・バッファ確保時には、高速メ
モリ５３上に確保されたフレーム・バッファ（５５、５
６）を後に検索するため、ピクチャ・タイプにかかわら
ずフレーム・バッファを確保するという、従来の手法に
比べ、デコーダ・ソフトウェアの実行速度を高速化でき
る。

【００７４】この第２の実施例においては、図７、及び
図８に流れ図で示した通り、フレーム・バッファ管理領
域１（５０）、フレーム・バッファ管理領域２（５１）
とも先頭エントリから昇順に検索したが、いずれか一方
のフレーム・バッファ管理領域、もしくは両方のフレー
ム・バッファ管理領域を末尾エントリから降順に検索し
ても同様の効果が得られる。

【００７５】次に本発明の第３の実施例を説明する。図
９は、本発明の第３の実施例の構成を示す図であり、優
先的にＩ、Ｐピクチャに高速なフレーム・バッファを割
り付けるフレーム・バッファ・プールの構成を示す。ま
た図１０及び図１１は、図９に示したフレーム・バッフ
ァ・プールを管理する方法を説明するための流れ図であ
る。なお、図１０及び図１１は、単に図面作成の都合で
分図されたものである。

【００７６】図１０及び図１１を参照すると、Ｉ、Ｐピ
クチャ用フレーム・バッファとＢピクチャ用フレーム・
バッファを、別のフレーム・バッファ・プール管理領域
で管理している。

【００７７】図９に示した構成では、Ｉ、Ｐピクチャ用
にＮ３枚の、Ｂピクチャ用にＮ４枚のフレーム・バッフ
ァを確保しているとする。ただし、Ｉ、Ｐピクチャ用フ
レーム・バッファのうち１枚以上（好ましくは２枚以
上）は高速メモリ上に、残りは通常メモリ上に確保され
ているとする。同様にＢピクチャ用フレーム・バッファ
のうち１枚以上は高速メモリ上に、残りは通常メモリ上
に確保されているとする。

【００７８】フレーム・バッファ管理領域は、Ｉ、Ｐピ
クチャ用フレーム・バッファを管理するＮ３個のエント
リを持つフレーム・バッファ管理領域３（９０）と、Ｂ
ピクチャ用フレーム・バッファを管理するＮ４個のエン
トリを持つフレーム・バッファ管理領域４（９１）から
成る。両管理領域の各エントリは対応するフレーム・バ
ッファが未使用か使用中かを示すフラグ（９０１、９１
１）と、フレーム・バッファの開始のアドレス（９０
２、９１２）を保持する。

【００７９】図９に示したフレーム・バッファ・プール
の初期化は、デコード・ソフトウェアの初期化１２０
（図１４参照）時に完了しているものとする。すなわ
ち、ＭＰＥＧビットストリームのデコード開始時には、
高速メモリ９３上および通常メモリ９４上に必要なフレ
ーム・バッファが確保され、フレーム・バッファ管理領
域（９０、９１）の全てのエントリのフラグ（９０１、
９１１）は未使用に設定されており、全てのエントリの
開始アドレス（９０２、９１２）は有効なフレーム・バ
ッファの開始アドレスを保持しているとする。また、
Ｉ、Ｐピクチャ用に高速メモリ９３上に確保されたフレ
ーム・バッファ（９５、９６）のアドレスは、すべてフ
レーム・バッファ管理領域３（９０）に、エントリ１か
ら昇順に登録されている。同様にＢピクチャ用の高速メ
モリ９３上に確保されたフレーム・バッファ（９７）の
アドレスは、すべてフレーム・バッファ管理領域４（９
１）に、エントリ１から昇順に登録されている。

【００８０】図１０及び図１１は、図９に示すフレーム
・バッファ・プールを管理する手順を示す流れ図であ
る。図１０を参照すると、フレーム・バッファに格納す
るピクチャ・タイプを判定し（ステップ１１１）、Ｉま
たはＰピクチャを格納するためのフレーム・バッファを
確保するときには、フレーム・バッファ管理領域３（９
０）のエントリ番号１からＮ３までを昇順に検索する。

【００８１】まず、検索対象のエントリ番号ｉを「１」
に初期化する（ステップ１１２）。次にエントリｉのフ
ラグを調べ（ステップ１１３）、「使用中」でなければ
フレーム・バッファｉを使用することにしてそのフラグ
を「使用中」に更新し（ステップ１１７）、「使用中」
ならｉに「１」を加算して更新し（ステップ１１４）、
次のエントリを検索する。ｉを更新した後、その値を調
べ（ステップ１１５）、ｉが「Ｎ３」を超えた場合、使
用可能なフレーム・バッファはないので、エラー終了と
する（ステップ１１６）。

【００８２】図１１を参照して、Ｂピクチャを格納する
ためのフレーム・バッファを確保するときは、フレーム
・バッファ管理領域４（９１）のエントリ番号１からＮ
４までを昇順に検索する。まず、検索対象のエントリ番
号ｉを「１」に初期化する（ステップ１１９）。次にエ
ントリｉのフラグを調べ（ステップ１２０）、「使用
中」でなければフレーム・バッファｉを使用することに
してそのフラグを「使用中」に更新し（ステップ１２
４）、「使用中」ならｉに「１」を加算して更新し（ス
テップ１２１）、次のエントリを検索する。ｉを更新後
その値を調べ（ステップ１２２）、ｉが「Ｎ４」を超え
た場合、使用可能なフレーム・バッファはないので、エ
ラー終了とする（ステップ１２３）。

【００８３】図１０及び図１１に示した方法によれば、
高速メモリ上９３に確保したフレーム・バッファを、Ｉ
またはＰピクチャ用のフレーム・バッファ・プールに
１、できれば２枚、あるいはそれ以上登録し、通常メモ
リ９４上のフレーム・バッファより優先して検索するこ
とで、アクセス回数が多いＩ、Ｐピクチャに高速メモリ
９３上のフレーム・バッファが割り当てられる確率を増
やし、デコーダ・ソフトウェアの実行速度を高速化す
る。同時に、Ｂピクチャ用のフレーム・バッファ・プー
ルに最低１枚の高速メモリ９３上に確保したフレーム・
バッファを登録し、通常メモリ９４上のフレーム・バッ
ファより優先して検索することで、Ｂピクチャのデコー
ド処理が高速化される確率を増やす。

【００８４】以上説明した、フレーム・バッファ・プー
ルの第３の実施例の構成は、比較的多数（例、３枚以
上）のフレーム・バッファが高速メモリ９３上に確保で
き、通常の処理は高速メモリ９３上で行えるが、ビット
レートの変動やＭＰＥＧソフトウェア・デコーダ以外の
タスクの負荷変動を想定し、最悪ケースに備え通常メモ
リ９４上に多めにフレーム・バッファを確保しておくよ
うなシステムに適する。

【００８５】図９に示した本発明の第３の実施例の構成
では、高速メモリ９３上に確保したフレーム・バッファ
の枚数は３枚で、うち２枚をフレーム・バッファ管理領
域３（９０）に、１枚をフレーム・バッファ管理領域４
（９１）に登録したが、高速メモリ９３上に２枚以上の
フレーム・バッファを確保し、フレーム・バッファ管理
領域３（９０）に１枚以上、フレーム・バッファ管理領
域４（９１）に１枚以上登録していれば同じ議論が適用
できる。

【００８６】ただし、Ｂピクチャを生成する動き補償で
は、２枚の過去に生成されたピクチャを参照して双方向
予測を行うため、性能上高速メモリ９３上に３枚以上の
フレーム・バッファを確保し、フレーム・バッファ管理
領域３（９０）には２枚以上登録することが好ましい。

【００８７】上記第１から第３の実施例で説明したフレ
ーム・バッファ・プールの構成は、図４に示すように、
高速メモリ４３と通常メモリ４４が並列に内部バス４５
に接続され、マイクロプロセッサ４１のアドレス空間に
対等に割り付けられてアクセスされるシステムを想定し
ている。

【００８８】ところが、上記第１から第３の実施例で説
明したフレーム・バッファ・プールの構成は、図１２に
示した構成のマイクロコンピュータ・システムにも適用
可能な場合がある。

【００８９】図１２に示す構成では、スタティックＲＡ
Ｍがマイクロプロセッサと通常メモリの間に位置し、キ
ャッシュ・メモリ４８として動作している。すなわち、
スタティックＲＡＭは通常メモリの内容のうち、最近使
われたごく一部の内容のコピーを保持する。

【００９０】しかし、マイクロプロセッサがキャッシュ
・ブロックのロック機構を備えていれば、キャッシュ・
メモリ４８の一部のリプレースを禁止し、図４に示した
高速メモリ４３のように使うことができる。すなわち、
上記した第１から第３のフレーム・バッファ・プールの
構成は、図１２に示すマイクロコンピュータ・システム
にも適用可能である。

【００９１】なお、上記実施例で流れ図を参照して説明
した処理はマイクロコンピュータのプログラム命令の実
行によって制御される。

【００９２】

【発明の効果】以上説明したように、本発明によれば、
小容量の高速メモリと、大容量の通常メモリを組み合わ
せたシステムを用い、比較的低コストに比較的高速なＭ
ＰＥＧデコーダ・ソフトウェアを提供できるという効果
を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成を説明するための
図である。

【図２】本発明の第１の実施例を説明するフロー・チャ
ートである。

【図３】ピクチャの依存関係の例を表す図である。

【図４】高速メモリを持つマイクロコンピュータ・シス
テムの構成例を示す図である。

【図５】本発明の第２の実施例の構成を説明するための
図である。

【図６】本発明の第２の実施例の動作を説明するフロー
・チャートである。

【図７】本発明の第２の実施例において、高速メモリ上
のフレーム・バッファを検索する手順を示すフロー・チ
ャートである。

【図８】本発明の第２の実施例において、通常メモリ上
のフレーム・バッファを検索する手順を示すフロー・チ
ャートである。

【図９】本発明の第３の実施例の構成を説明するための
図である。

【図１０】本発明の第３の実施例の動作を説明するフロ
ー・チャートである。

【図１１】本発明の第３の実施例の動作を説明するフロ
ー・チャートである。

【図１２】本発明の第４の実施例として高速メモリの代
わりにキャッシュを使う方式を説明するための図であ
る。

【図１３】マイクロコンピュータ・システムの構成例を
示す図である。

【図１４】ＭＰＥＧビットストリームのデコード手順を
示すフロー・チャートである。

【図１５】従来のフレーム・バッファ・プール構成の一
例を示す図である。

【図１６】従来のフレーム・バッファ・プール管理方法
を説明するためのフロー・チャートである。

【符号の説明】

１０ フレーム・バッファ管理領域 １１ メイン・メモリ １２ 高速メモリ １３ 通常メモリ １４ 高速メモリ上に確保したフレーム・バッファ １５ 高速メモリ上に確保したフレーム・バッファ １６ 通常メモリ上に確保したフレーム・バッファ １７ 通常メモリ上に確保したフレーム・バッファ ４０ 入出力装置 ４１ マイクロプロセッサ ４２ メイン・メモリ ４３ 高速メモリ ４４ 通常メモリ ４５ 内部バス ４６ ビットストリーム ４７ デコード画像 ４８ キャッシュ・メモリ ５０ フレーム・バッファ管理領域１ ５１ フレーム・バッファ管理領域２ ５２ メイン・メモリ ５３ 高速メモリ ５４ 通常メモリ ５５ 高速メモリ上に確保したフレーム・バッファ ５６ 高速メモリ上に確保したフレーム・バッファ ５７ 通常メモリ上に確保したフレーム・バッファ ５８ 通常メモリ上に確保したフレーム・バッファ ９０ フレーム・バッファ管理領域３ ９１ フレーム・バッファ管理領域４ ９２ メイン・メモリ ９３ 高速メモリ ９４ 通常メモリ ９５ 高速メモリ上に確保したフレーム・バッファ ９６ 高速メモリ上に確保したフレーム・バッファ ９７ 通常メモリ上に確保したフレーム・バッファ ９８ 通常メモリ上に確保したフレーム・バッファ ９９ 通常メモリ上に確保したフレーム・バッファ １００ 通常メモリ上に確保したフレーム・バッファ １０１ 通常メモリ上に確保したフレーム・バッファ １３０ フレーム・バッファ管理領域 １３１ メイン・メモリ １３２ メイン・メモリ上に確保したフレーム・バッフ
ァ １３３ メイン・メモリ上に確保したフレーム・バッフ
ァ １３４ メイン・メモリ上に確保したフレーム・バッフ
ァ １３５ フラグ １３６ 開始アドレス ５０１ フラグ ５０２ 開始アドレス ５１１ フラグ ５１２ 開始アドレス ９０１ フラグ ９０２ 開始アドレス ９１１ フラグ ９１２ 開始アドレス

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−189292（ＪＰ，Ａ) 特開 平７−264581（ＪＰ，Ａ) 特開 平８−280025（ＪＰ，Ａ) 特開 平９−172601（ＪＰ，Ａ) 特開 平10−42288（ＪＰ，Ａ) 特開 平10−93961（ＪＰ，Ａ) 日経エレクトロニクス、Ｎｏ．582、 ｐ．64−65 日経エレクトロニクス、Ｎｏ．602、 ｐ．130−133 (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 7/24 - 7/68

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】ＭＰＥＧ規格によって圧縮されたビットス
   トリームを伸長する装置において、高速型メモリと通常
   型メモリが混在するメモリ・システムを備え、 ＭＰＥＧで規定されるＩピクチャおよびＰピクチャを格
   納するフレーム・バッファを前記高速型メモリ上に優先
   して確保する、ことを特徴とする装置。
2. 【請求項２】請求項１の装置において、 フレーム・バッファの割り当てを単一のフレーム・バッ
   ファ管理領域により管理し、 前記フレーム・バッファ管理領域のエントリのうち、先
   頭部分に、前記高速型メモリ上のフレーム・バッファを
   登録し、それらより後のエントリに、前記通常型メモリ
   上のフレーム・バッファを登録し、 ＩピクチャおよびＰピクチャを格納するフレーム・バッ
   ファを確保するときには、前記フレーム・バッファ管理
   領域の先頭のエントリから昇順に検索し、 Ｂピクチャを格納するフレーム・バッファを確保すると
   きは、前記フレーム・バッファ管理領域最後のエントリ
   から降順に検索する、ことを特徴とする装置。
3. 【請求項３】請求項１の装置において、 フレーム・バッファの割り当てを、前記高速型メモリ上
   のフレーム・バッファの割り当てを管理するフレーム・
   バッファ管理領域と、前記通常型メモリ上のフレーム・
   バッファの割り当てを管理するフレーム・バッファ管理
   領域により管理し、 ＩピクチャおよびＰピクチャを格納するフレーム・バッ
   ファを確保するには、前記高速型メモリ上のフレーム・
   バッファの割り当てを管理するフレーム・バッファ管理
   領域を先に、前記通常型メモリ上のフレーム・バッファ
   の割り当てを管理するフレーム・バッファ管理領域を後
   に検索し、 Ｂピクチャを格納するフレーム・バッファを確保するに
   は、前記通常型メモリ上のフレーム・バッファの割り当
   てを管理するフレーム・バッファ管理領域を先に、前記
   高速型メモリ上のフレーム・バッファの割り当てを管理
   するフレーム・バッファ管理領域を後に検索する、こと
   を特徴とする装置。
4. 【請求項４】請求項１記載の装置において、 フレーム・バッファの割り当てを、ＩピクチャまたはＰ
   ピクチャに割り当てるフレーム・バッファの割り当てを
   管理するフレーム・バッファ管理領域と、Ｂピクチャに
   割り当てるフレーム・バッファの割り当てを管理するフ
   レーム・バッファ管理領域により管理し、 双方のフレーム・バッファ管理領域のエントリの先頭
   に、最低１枚ずつ高速型メモリ上に確保したフレーム・
   バッファを登録し、 ＩピクチャまたはＰピクチャを格納するフレーム・バッ
   ファを確保するときは、ＩピクチャまたはＰピクチャに
   割り当てるフレーム・バッファの割り当てを管理するフ
   レーム・バッファ管理領域をエントリ先頭から昇順に検
   索し、 Ｂピクチャを格納するフレーム・バッファはＢピクチャ
   に割り当てるフレーム・バッファの割り当てを管理する
   フレーム・バッファ管理領域をエントリ先頭から昇順に
   検索する、ことを特徴とする装置。
5. 【請求項５】請求項２、３、４のいずれか一に記載の装
   置において、 キャッシュ・メモリの一部をロックし、リプレースされ
   ないようにして、前記高速型メモリの代わりに使用す
   る、ことを特徴とする装置。
6. 【請求項６】相対的に小容量の高速型メモリと大容量の
   通常型メモリが混在するメモリ・システムを備え、ＭＰ
   ＥＧ規格によって圧縮されたビットストリームを伸長す
   る装置におけるフレーム・バッファの管理方法であっ
   て、 フレーム・バッファの割り当てを単一のフレーム・バッ
   ファ管理領域により管理し、前記フレーム・バッファ管
   理領域のエントリのうち、先頭部分に、前記高速型メモ
   リ上のフレーム・バッファを登録し、それらより後のエ
   ントリに、前記通常型メモリ上のフレーム・バッファを
   登録し、 ＩピクチャおよびＰピクチャを格納するフレーム・バッ
   ファを確保するときには、前記フレーム・バッファ管理
   領域の先頭のエントリから昇順に検索し、 Ｂピクチャを格納するフレーム・バッファを確保すると
   きは、前記フレーム・バッファ管理領域最後のエントリ
   から降順に検索する、ことを特徴とするフレーム・バッ
   ファ管理方法。
7. 【請求項７】相対的に小容量の高速型メモリと大容量の
   通常型メモリが混在するメモリ・システムを備え、ＭＰ
   ＥＧ規格によって圧縮されたビットストリームを伸長す
   る装置におけるフレーム・バッファの管理方法であっ
   て、 フレーム・バッファの割り当てを、前記高速型メモリ上
   のフレーム・バッファの割り当てを管理するフレーム・
   バッファ管理領域と、前記通常型メモリ上のフレーム・
   バッファの割り当てを管理するフレーム・バッファ管理
   領域により管理し、 ＩピクチャおよびＰピクチャを格納するフレーム・バッ
   ファを確保するには、前記高速型メモリ上のフレーム・
   バッファの割り当てを管理するフレーム・バッファ管理
   領域を先に、前記通常型メモリ上のフレーム・バッファ
   の割り当てを管理するフレーム・バッファ管理領域を後
   に検索し、 Ｂピクチャを格納するフレーム・バッファを確保するに
   は、前記通常型メモリ上のフレーム・バッファの割り当
   てを管理するフレーム・バッファ管理領域を先に、前記
   高速型メモリ上のフレーム・バッファの割り当てを管理
   するフレーム・バッファ管理領域を後に検索する、こと
   を特徴とするフレーム・バッファ管理方法。
8. 【請求項８】相対的に小容量の高速型メモリと大容量の
   通常型メモリが混在するメモリ・システムを備え、ＭＰ
   ＥＧ規格によって圧縮されたビットストリームを伸長す
   る装置におけるフレーム・バッファの管理方法であっ
   て、 フレーム・バッファの割り当てを、ＩピクチャまたはＰ
   ピクチャに割り当てるフレーム・バッファの割り当てを
   管理するフレーム・バッファ管理領域と、Ｂピクチャに
   割り当てるフレーム・バッファの割り当てを管理するフ
   レーム・バッファ管理領域により管理し、 双方のフレーム・バッファ管理領域のエントリの先頭
   に、最低１枚ずつ高速型メモリ上に確保したフレーム・
   バッファを登録し、 ＩピクチャまたはＰピクチャを格納するフレーム・バッ
   ファを確保するときは、ＩピクチャまたはＰピクチャに
   割り当てるフレーム・バッファの割り当てを管理するフ
   レーム・バッファ管理領域をエントリ先頭から昇順に検
   索し、 Ｂピクチャを格納するフレーム・バッファはＢピクチャ
   に割り当てるフレーム・バッファの割り当てを管理する
   フレーム・バッファ管理領域をエントリ先頭から昇順に
   検索する、ことを特徴とするフレーム・バッファ管理方
   法。
9. 【請求項９】相対的に小容量の高速型メモリと大容量の
   通常型メモリが混在するメモリ・システムを備え、ＭＰ
   ＥＧ規格によって圧縮されたビットストリームを伸長す
   る処理装置上で実行されてフレーム・バッファの管理を
   行うプログラムであって、 フレーム・バッファの割り当てを単一のフレーム・バッ
   ファ管理領域により管理し、前記フレーム・バッファ管
   理領域のエントリのうち、先頭部分に、前記高速型メモ
   リ上のフレーム・バッファを登録し、それらより後のエ
   ントリに、前記通常型メモリ上のフレーム・バッファを
   登録し、 ＩピクチャおよびＰピクチャを格納するフレーム・バッ
   ファを確保するときには、前記フレーム・バッファ管理
   領域の先頭のエントリから昇順に検索し、 Ｂピクチャを格納するフレーム・バッファを確保すると
   きは、前記フレーム・バッファ管理領域最後のエントリ
   から降順に検索する、 前記各処理を前記処理装置に実行させるプログラムを記
   録した記録媒体。
10. 【請求項１０】相対的に小容量の高速型メモリと大容量
    の通常型メモリが混在するメモリ・システムを備え、Ｍ
    ＰＥＧ規格によって圧縮されたビットストリームを伸長
    する処理装置上で実行されてフレーム・バッファの管理
    を行うプログラムであって、 フレーム・バッファの割り当てを、前記高速型メモリ上
    のフレーム・バッファの割り当てを管理するフレーム・
    バッファ管理領域と、前記通常型メモリ上のフレーム・
    バッファの割り当てを管理するフレーム・バッファ管理
    領域により管理し、 ＩピクチャおよびＰピクチャを格納するフレーム・バッ
    ファを確保するには、前記高速型メモリ上のフレーム・
    バッファの割り当てを管理するフレーム・バッファ管理
    領域を先に、前記通常型メモリ上のフレーム・バッファ
    の割り当てを管理するフレーム・バッファ管理領域を後
    に検索し、 Ｂピクチャを格納するフレーム・バッファを確保するに
    は、前記通常型メモリ上のフレーム・バッファの割り当
    てを管理するフレーム・バッファ管理領域を先に、前記
    高速型メモリ上のフレーム・バッファの割り当てを管理
    するフレーム・バッファ管理領域を後に検索する、 前記各処理を前記処理装置で実行させるプログラムを格
    納した記録媒体。
11. 【請求項１１】相対的に小容量の高速型メモリと大容量
    の通常型メモリが混在するメモリ・システムを備え、Ｍ
    ＰＥＧ規格によって圧縮されたビットストリームを伸長
    する処理装置上で実行されてフレーム・バッファの管理
    を行うプログラムであって、 フレーム・バッファの割り当てを、ＩピクチャまたはＰ
    ピクチャに割り当てるフレーム・バッファの割り当てを
    管理するフレーム・バッファ管理領域と、Ｂピクチャに
    割り当てるフレーム・バッファの割り当てを管理するフ
    レーム・バッファ管理領域により管理し、 双方のフレーム・バッファ管理領域のエントリの先頭
    に、最低１枚ずつ高速型メモリ上に確保したフレーム・
    バッファを登録し、 ＩピクチャまたはＰピクチャを格納するフレーム・バッ
    ファを確保するときは、ＩピクチャまたはＰピクチャに
    割り当てるフレーム・バッファの割り当てを管理するフ
    レーム・バッファ管理領域をエントリ先頭から昇順に検
    索し、 Ｂピクチャを格納するフレーム・バッファはＢピクチャ
    に割り当てるフレーム・バッファの割り当てを管理する
    フレーム・バッファ管理領域をエントリ先頭から昇順に
    検索する、 前記各処理を前記処理装置で実行させるプログラムを格
    納した記録媒体。