JP2971464B2 - 素子配置の最適化方法 - Google Patents
素子配置の最適化方法Info
- Publication number
- JP2971464B2 JP2971464B2 JP10321214A JP32121498A JP2971464B2 JP 2971464 B2 JP2971464 B2 JP 2971464B2 JP 10321214 A JP10321214 A JP 10321214A JP 32121498 A JP32121498 A JP 32121498A JP 2971464 B2 JP2971464 B2 JP 2971464B2
- Authority
- JP
- Japan
- Prior art keywords
- elements
- arrangement
- candidate list
- exchange
- replacement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の設計
における素子配置の最適化方法に関するものである。
における素子配置の最適化方法に関するものである。
【０００２】
【従来の技術】組み合わせ最適化手法の１つであるシミ
ュレーテドアニーリング（SimulatedAnnealing：ＳＡ）
法が、S.Kirkpatrick et al.,"Optimization by Simula
ted Annealing", SCIENCE, Vol.220, No.4598, pp.671-
680, May 1983に提案されている。ＳＡ法とは、熱力学
における計算機シミュレーション法であるモンテカルロ
（Monte-Carlo：ＭＣ）法を適用して、組み合わせの最
適化を実行する方法である。ＳＡ法においては、それぞ
れ熱力学における、温度に代えてパラメータである仮想
温度を使用し、エネルギー値に代えて組み合わせ問題に
おいて生成された配置を評価するための評価関数の値
（コスト値）を使用する。すなわち、仮想温度Ｔにおい
て、生成された配置から選択された２個の素子について
位置を交換してコスト値を求め、該交換の受入が可能か
どうかを該コスト値に基づくＭＣ法によって判定する。
該判定の結果、受入できなかった場合には元の位置に戻
して再び２個の素子を選択し、受入できた場合には交換
後の配置から２個の素子を選択して、該選択された２個
の素子について位置を交換してコスト値を求める。所定
の配置改善回数であるＮ回だけ判定を実行して、仮想温
度Ｔにおける素子配置を最適化する。ＳＡ法によれば、
素子配置を、仮想温度（高温）Ｔｓにおいて最適化し、
所定の温度だけ徐冷して該最適化された配置を基に再び
最適化し、これを繰り返して仮想温度（低温）Ｔｅまで
徐冷する。仮想温度（低温）Ｔｅにおける配置を最適解
とみなして、近似解を得ることができる。
ュレーテドアニーリング（SimulatedAnnealing：ＳＡ）
法が、S.Kirkpatrick et al.,"Optimization by Simula
ted Annealing", SCIENCE, Vol.220, No.4598, pp.671-
680, May 1983に提案されている。ＳＡ法とは、熱力学
における計算機シミュレーション法であるモンテカルロ
（Monte-Carlo：ＭＣ）法を適用して、組み合わせの最
適化を実行する方法である。ＳＡ法においては、それぞ
れ熱力学における、温度に代えてパラメータである仮想
温度を使用し、エネルギー値に代えて組み合わせ問題に
おいて生成された配置を評価するための評価関数の値
（コスト値）を使用する。すなわち、仮想温度Ｔにおい
て、生成された配置から選択された２個の素子について
位置を交換してコスト値を求め、該交換の受入が可能か
どうかを該コスト値に基づくＭＣ法によって判定する。
該判定の結果、受入できなかった場合には元の位置に戻
して再び２個の素子を選択し、受入できた場合には交換
後の配置から２個の素子を選択して、該選択された２個
の素子について位置を交換してコスト値を求める。所定
の配置改善回数であるＮ回だけ判定を実行して、仮想温
度Ｔにおける素子配置を最適化する。ＳＡ法によれば、
素子配置を、仮想温度（高温）Ｔｓにおいて最適化し、
所定の温度だけ徐冷して該最適化された配置を基に再び
最適化し、これを繰り返して仮想温度（低温）Ｔｅまで
徐冷する。仮想温度（低温）Ｔｅにおける配置を最適解
とみなして、近似解を得ることができる。
【０００３】図４（ａ）〜（ｃ）は、４方向結合を持つ
配置モデルにＳＡ法を適用して、コスト値（総配線長）
が最小になるように素子（例えば、スタンダードセル）
の配置を最適化する過程を示す配置図である。中央部の
４×４（素子数Ｎｅ＝１６）個の素子は配置対象素子Ｅ
であり、周辺素子Ｅｒは固定された素子である。また、
素子相互間の距離は、単位距離１である。組み合わせ問
題は、例えば、図４（ａ）に示されたようなランダムに
素子を配置した初期配置から、最適な配置を求める問題
である。ＳＡ法によれば、仮想温度Ｔを徐々に下げるこ
とによって、図４（ａ）の初期配置から図４（ｂ）の配
置を経て図４（ｃ）の最適配置を得られる。
配置モデルにＳＡ法を適用して、コスト値（総配線長）
が最小になるように素子（例えば、スタンダードセル）
の配置を最適化する過程を示す配置図である。中央部の
４×４（素子数Ｎｅ＝１６）個の素子は配置対象素子Ｅ
であり、周辺素子Ｅｒは固定された素子である。また、
素子相互間の距離は、単位距離１である。組み合わせ問
題は、例えば、図４（ａ）に示されたようなランダムに
素子を配置した初期配置から、最適な配置を求める問題
である。ＳＡ法によれば、仮想温度Ｔを徐々に下げるこ
とによって、図４（ａ）の初期配置から図４（ｂ）の配
置を経て図４（ｃ）の最適配置を得られる。
【０００４】ＳＡ法を使用した場合におけるコスト値の
変化を、図５を参照して説明する。図５は、素子数Ｎｅ
が５×５＝２５である場合における、仮想温度Ｔとコス
ト値との関係を示す図である。仮想温度Ｔとコスト値と
は、いずれも相対目盛によって表されている。仮想温度
Ｔが１０．０から４．０までは、コスト値は大きな増減
を繰り返している。仮想温度Ｔが４．０から１．０まで
は、コスト値は増減を繰り返しながらも、全体としては
仮想温度Ｔの低下に伴い減少している。コスト値を仮想
温度Ｔで微分して得られる量は比熱に相当する量である
が、図５中のＴｃは比熱がピークを示す温度であって、
ＳＡ法における徐冷の結果判明したものである。
変化を、図５を参照して説明する。図５は、素子数Ｎｅ
が５×５＝２５である場合における、仮想温度Ｔとコス
ト値との関係を示す図である。仮想温度Ｔとコスト値と
は、いずれも相対目盛によって表されている。仮想温度
Ｔが１０．０から４．０までは、コスト値は大きな増減
を繰り返している。仮想温度Ｔが４．０から１．０まで
は、コスト値は増減を繰り返しながらも、全体としては
仮想温度Ｔの低下に伴い減少している。コスト値を仮想
温度Ｔで微分して得られる量は比熱に相当する量である
が、図５中のＴｃは比熱がピークを示す温度であって、
ＳＡ法における徐冷の結果判明したものである。
【０００５】図６は、他の従来の技術であるペア交換
（Pair-wise Exchange：ＰＷ）法と、上記ＳＡ法とによ
って、それぞれ得られた結果の具体例を示す図である。
ＰＷ法とは、コスト値が下がる場合にのみ素子の交換を
受け入れることによって、配置を最適化する方法であ
る。ＳＡ法によれば、コスト値すなわち総配線長がＰＷ
法に比べて約１／２〜１／３に抑えられており、より良
質な解、つまり素子配置を得ることができる。
（Pair-wise Exchange：ＰＷ）法と、上記ＳＡ法とによ
って、それぞれ得られた結果の具体例を示す図である。
ＰＷ法とは、コスト値が下がる場合にのみ素子の交換を
受け入れることによって、配置を最適化する方法であ
る。ＳＡ法によれば、コスト値すなわち総配線長がＰＷ
法に比べて約１／２〜１／３に抑えられており、より良
質な解、つまり素子配置を得ることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、ＳＡ法
によれば、素子数が増加するに伴い最適化のための処理
の繰返し回数が激増する。図６に示されたように、最適
化繰返し回数は、素子数Ｎｅが５×５＝２５から８×８
＝６４へと約３倍になった場合には約１１倍に、８×８
＝６４から１０×１０＝１００へと約２倍になった場合
には約９倍になる。したがって、ＳＡ法によって１００
万素子以上のトランジスタ配置を実行する場合には、膨
大な処理回数が必要となるので、現実的な時間内に処理
を完結できない。
によれば、素子数が増加するに伴い最適化のための処理
の繰返し回数が激増する。図６に示されたように、最適
化繰返し回数は、素子数Ｎｅが５×５＝２５から８×８
＝６４へと約３倍になった場合には約１１倍に、８×８
＝６４から１０×１０＝１００へと約２倍になった場合
には約９倍になる。したがって、ＳＡ法によって１００
万素子以上のトランジスタ配置を実行する場合には、膨
大な処理回数が必要となるので、現実的な時間内に処理
を完結できない。
【０００７】本発明の目的は、ＳＡ法と同等の良質な素
子配置を、少ない処理回数で得られる素子配置の最適化
方法を提供することにある。
子配置を、少ない処理回数で得られる素子配置の最適化
方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、図５中の温度
Ｔｃに着目してなされたものである。図５において、１
〜２の付近の値（破線によってはさまれた部分）を有す
る仮想温度ＴにおいてＭＣ法を実行すれば、高い仮想温
度から徐冷してＳＡ法を実行した場合と同等に素子配置
を改善し、かつ、処理回数を削減することが期待され
る。つまり、本発明は、ＭＣ法の実行に先立って予め最
適な仮想温度を推定することとしたものである。
Ｔｃに着目してなされたものである。図５において、１
〜２の付近の値（破線によってはさまれた部分）を有す
る仮想温度ＴにおいてＭＣ法を実行すれば、高い仮想温
度から徐冷してＳＡ法を実行した場合と同等に素子配置
を改善し、かつ、処理回数を削減することが期待され
る。つまり、本発明は、ＭＣ法の実行に先立って予め最
適な仮想温度を推定することとしたものである。
【０００９】さて、強磁性体が高温下で磁性を失うこと
はよく知られている。この磁性を消失する温度は、相転
移温度と呼ばれる。本発明に係る素子配置の最適化方法
は、シミュレーテドフェーズトランジション（Simulate
d Phase Transition：ＳＰＴ）法とでも呼ぶべき方法で
あって、素子配置における秩序と無秩序との縁をなす状
態の仮想温度、すなわち擬似相転移温度Ｔｃを最適仮想
温度として採用することとしたものである。温度Ｔｃで
は比熱がピークを示す。つまり、Ｔｃはコスト値を最も
効率良く改善する温度である。一方、Ｔｃは秩序と無秩
序との境界温度でもある。したがって、Ｔｃでは一部の
素子で秩序が生成されている可能性がある。そこで、Ｔ
ｃ下におけるＭＣ法において素子の交換回数をモビリテ
ィとして観測しておき、該モビリティに比例した交換確
率に基づく配置改善を行う。
はよく知られている。この磁性を消失する温度は、相転
移温度と呼ばれる。本発明に係る素子配置の最適化方法
は、シミュレーテドフェーズトランジション（Simulate
d Phase Transition：ＳＰＴ）法とでも呼ぶべき方法で
あって、素子配置における秩序と無秩序との縁をなす状
態の仮想温度、すなわち擬似相転移温度Ｔｃを最適仮想
温度として採用することとしたものである。温度Ｔｃで
は比熱がピークを示す。つまり、Ｔｃはコスト値を最も
効率良く改善する温度である。一方、Ｔｃは秩序と無秩
序との境界温度でもある。したがって、Ｔｃでは一部の
素子で秩序が生成されている可能性がある。そこで、Ｔ
ｃ下におけるＭＣ法において素子の交換回数をモビリテ
ィとして観測しておき、該モビリティに比例した交換確
率に基づく配置改善を行う。
【００１０】具体的に説明すると、本発明によれば、次
のようにして最適仮想温度（擬似相転移温度）Ｔｃが求
められる。すなわち、交換候補リストから２個の素子を
ランダムに選択し、該２個の素子の位置を交換した場合
の該交換前後における各々の素子配置に対するコスト値
同士の差を前記２個の素子間のマンハッタン距離によっ
て除した値である、単位距離当たりのコスト差を求め、
該単位距離当たりのコスト差を所定のｎ個だけ求めて、
該ｎ個について平均値を求め、該求められた平均値をＴ
ｃとするのである。このようにして求められたＴｃは、
ある秩序状態を乱すための最小のエネルギーに相当する
ものである。
のようにして最適仮想温度（擬似相転移温度）Ｔｃが求
められる。すなわち、交換候補リストから２個の素子を
ランダムに選択し、該２個の素子の位置を交換した場合
の該交換前後における各々の素子配置に対するコスト値
同士の差を前記２個の素子間のマンハッタン距離によっ
て除した値である、単位距離当たりのコスト差を求め、
該単位距離当たりのコスト差を所定のｎ個だけ求めて、
該ｎ個について平均値を求め、該求められた平均値をＴ
ｃとするのである。このようにして求められたＴｃは、
ある秩序状態を乱すための最小のエネルギーに相当する
ものである。
【００１１】上記のようにして求められたＴｃから従来
のＳＡ法をスタートさせても、従来より高速に最適配置
が得られる。更なる高速化のためには、本発明のＳＰＴ
法によれば、全素子が登録された交換候補リストに基づ
いてＴｃを求め、該Ｔｃにおいて交換候補リストから２
個の素子を選択して交換し、ＭＣ法を実行して該交換の
可否を判定し、全素子のうちから交換回数が規定回数以
上の素子を選択して新交換候補リストを作成する。新交
換候補リストに登録された素子はその周囲の固定された
素子から拘束を受けるので、この時点のＴｃは前より低
くなっているはずである。したがって、新交換候補リス
トに基づいて再びＴｃを求める。これを繰り返せば、Ｔ
ｃの採用によりコスト値を効率良く改善できるだけでな
く、交換候補リストの構成要素が順次減少するので、Ｍ
Ｃ法の実施温度を徐々にではなく急速に、かつ自動的に
下げることができる。
のＳＡ法をスタートさせても、従来より高速に最適配置
が得られる。更なる高速化のためには、本発明のＳＰＴ
法によれば、全素子が登録された交換候補リストに基づ
いてＴｃを求め、該Ｔｃにおいて交換候補リストから２
個の素子を選択して交換し、ＭＣ法を実行して該交換の
可否を判定し、全素子のうちから交換回数が規定回数以
上の素子を選択して新交換候補リストを作成する。新交
換候補リストに登録された素子はその周囲の固定された
素子から拘束を受けるので、この時点のＴｃは前より低
くなっているはずである。したがって、新交換候補リス
トに基づいて再びＴｃを求める。これを繰り返せば、Ｔ
ｃの採用によりコスト値を効率良く改善できるだけでな
く、交換候補リストの構成要素が順次減少するので、Ｍ
Ｃ法の実施温度を徐々にではなく急速に、かつ自動的に
下げることができる。
【００１２】
【発明の実施の形態】本発明に係る素子配置の最適化方
法を、図面を参照して説明する。図１は、本発明に係る
素子配置の最適化方法を示すフローチャート図である。
配置の対象となる素子は、例えばスタンダードセルであ
る。ここでは、総配線長をコスト値とする。
法を、図面を参照して説明する。図１は、本発明に係る
素子配置の最適化方法を示すフローチャート図である。
配置の対象となる素子は、例えばスタンダードセルであ
る。ここでは、総配線長をコスト値とする。
【００１３】まず、第１の工程ＳＴ１において、素子間
の接続関係を記述したネットリストと、半導体装置の設
計において使用するセルの情報を格納するセルライブラ
リとをそれぞれ入力し、初期配置をする。
の接続関係を記述したネットリストと、半導体装置の設
計において使用するセルの情報を格納するセルライブラ
リとをそれぞれ入力し、初期配置をする。
【００１４】次に、第２の工程ＳＴ２において、ネット
リストにおいてＮｅ個存在する全素子を登録して、交換
候補リストＬｅを作成する。交換候補リストＬｅとは、
素子のインスタンス情報（識別情報）と位置情報とを記
述したリストである。例えば、図４（ａ）に示された回
路に対しては、中央部の４×４（全素子数Ｎｅ＝１６）
の配置対象素子Ｅが交換候補リストＬｅに記述される。
配置対象素子Ｅをそれぞれ素子Ｅ１，Ｅ２，…，Ｅ１６
とすると、交換候補リストＬｅは、 Ｌｅ＝｛Ｅ１，Ｅ２，Ｅ３，…，Ｅ１６｝ …（１） のように表される。ただし、ここでは位置情報の表記を
省略する。
リストにおいてＮｅ個存在する全素子を登録して、交換
候補リストＬｅを作成する。交換候補リストＬｅとは、
素子のインスタンス情報（識別情報）と位置情報とを記
述したリストである。例えば、図４（ａ）に示された回
路に対しては、中央部の４×４（全素子数Ｎｅ＝１６）
の配置対象素子Ｅが交換候補リストＬｅに記述される。
配置対象素子Ｅをそれぞれ素子Ｅ１，Ｅ２，…，Ｅ１６
とすると、交換候補リストＬｅは、 Ｌｅ＝｛Ｅ１，Ｅ２，Ｅ３，…，Ｅ１６｝ …（１） のように表される。ただし、ここでは位置情報の表記を
省略する。
【００１５】次に、第３の工程ＳＴ３において、交換候
補リストＬｅが有する素子数Ｎｅ（＝１６）個の素子に
ついてランダムに位置を交換した場合におけるコスト値
の差を平均することによって、最適仮想温度Ｔｃを求め
る。なお、Ｔｃの求め方の詳細については後述する。
補リストＬｅが有する素子数Ｎｅ（＝１６）個の素子に
ついてランダムに位置を交換した場合におけるコスト値
の差を平均することによって、最適仮想温度Ｔｃを求め
る。なお、Ｔｃの求め方の詳細については後述する。
【００１６】次に、第４の工程ＳＴ４において、求めら
れた最適仮想温度Ｔｃにおける、ＭＣ法を使用した素子
配置の改善を実行する。交換候補リストＬｅが有する素
子からランダムに１つを選択して第１の素子とし、更
に、該第１の素子に隣接する８つの素子（配置対象素子
Ｅだけでなく、周辺素子Ｅｒをも含む。）のうちからラ
ンダムに１つを選択して第２の素子とする。第１の素子
と第２の素子との位置を交換した後に、ＭＣ法を使用し
て該交換について受入の可否を判定する。ＭＣ法におい
ては、最適仮想温度Ｔｃにおける位置の交換によって変
化するコスト値をΔＥとして、 ｅｘｐ（−ΔＥ／Ｔｃ）＜Ｒａｎｄ（１．０） …（２） なる判定式を用いる。ここで、Ｒａｎｄ（１．０）は、
１〜０の値に対して発生する乱数である。式（２）が成
立すれば交換を受け入れ、成立しなければ交換を受け入
れずに位置を元に戻す処理を実行する。それぞれの場合
について、該処理後の配置を新たな配置として決定す
る。第１の素子と第２の素子との位置の交換と、該交換
についての受入可否の判定とを実行して新たな配置を決
定し、該決定を所定の配置改善回数であるＮ回だけ繰り
返す。
れた最適仮想温度Ｔｃにおける、ＭＣ法を使用した素子
配置の改善を実行する。交換候補リストＬｅが有する素
子からランダムに１つを選択して第１の素子とし、更
に、該第１の素子に隣接する８つの素子（配置対象素子
Ｅだけでなく、周辺素子Ｅｒをも含む。）のうちからラ
ンダムに１つを選択して第２の素子とする。第１の素子
と第２の素子との位置を交換した後に、ＭＣ法を使用し
て該交換について受入の可否を判定する。ＭＣ法におい
ては、最適仮想温度Ｔｃにおける位置の交換によって変
化するコスト値をΔＥとして、 ｅｘｐ（−ΔＥ／Ｔｃ）＜Ｒａｎｄ（１．０） …（２） なる判定式を用いる。ここで、Ｒａｎｄ（１．０）は、
１〜０の値に対して発生する乱数である。式（２）が成
立すれば交換を受け入れ、成立しなければ交換を受け入
れずに位置を元に戻す処理を実行する。それぞれの場合
について、該処理後の配置を新たな配置として決定す
る。第１の素子と第２の素子との位置の交換と、該交換
についての受入可否の判定とを実行して新たな配置を決
定し、該決定を所定の配置改善回数であるＮ回だけ繰り
返す。
【００１７】次に、第５の工程ＳＴ５において、交換候
補リストＬｅが有する素子のすべてについて、新たな配
置の決定を配置改善回数であるＮ回だけ繰り返す。例え
ば、図４（ａ）に示された回路のように素子数Ｎｅ＝１
６である場合において、配置改善回数Ｎが１００である
とすれば、第４の工程ＳＴ４と第５の工程ＳＴ５とにお
ける繰り返し回数の合計は、Ｎ×Ｎｅ＝１６００とな
る。各素子について、交換された場合には該交換の回数
を交換回数Ｍとして記録する。
補リストＬｅが有する素子のすべてについて、新たな配
置の決定を配置改善回数であるＮ回だけ繰り返す。例え
ば、図４（ａ）に示された回路のように素子数Ｎｅ＝１
６である場合において、配置改善回数Ｎが１００である
とすれば、第４の工程ＳＴ４と第５の工程ＳＴ５とにお
ける繰り返し回数の合計は、Ｎ×Ｎｅ＝１６００とな
る。各素子について、交換された場合には該交換の回数
を交換回数Ｍとして記録する。
【００１８】次に、第６の工程ＳＴ６において、各素子
について、それぞれ有する交換回数Ｍが所定の規定回数
Ｎｍ以上であるような候補素子が存在するかどうかを判
定する。判定の結果、候補素子が存在すれば第７の工程
ＳＴ７に進み、存在しなければ素子配置の最適化を終了
する。
について、それぞれ有する交換回数Ｍが所定の規定回数
Ｎｍ以上であるような候補素子が存在するかどうかを判
定する。判定の結果、候補素子が存在すれば第７の工程
ＳＴ７に進み、存在しなければ素子配置の最適化を終了
する。
【００１９】次に、第７の工程ＳＴ７において、候補素
子を登録することによって、該候補素子からなる新交換
候補リストを作成した後に、第３の工程ＳＴ３に戻る。
第３の工程ＳＴ３において、交換候補リストＬｅに代え
て新交換候補リストを使用して、最適仮想温度Ｔｃを求
める。以下、同様に第３の工程ＳＴ３から第６の工程Ｓ
Ｔ６までを、候補素子が存在しなくなるまで繰り返す。
子を登録することによって、該候補素子からなる新交換
候補リストを作成した後に、第３の工程ＳＴ３に戻る。
第３の工程ＳＴ３において、交換候補リストＬｅに代え
て新交換候補リストを使用して、最適仮想温度Ｔｃを求
める。以下、同様に第３の工程ＳＴ３から第６の工程Ｓ
Ｔ６までを、候補素子が存在しなくなるまで繰り返す。
【００２０】第６の工程ＳＴ６における判定は、次のよ
うな意義を有する。すなわち、大きな交換回数Ｍの値を
有する素子は、最適な配置からはまだかけ離れていると
判断できる。また、小さな交換回数Ｍの値を有する素子
は、既にかなりの程度改善された配置にあると判断でき
る。これらのことから、規定回数Ｎｍが十分に小さい場
合においてＭ≧Ｎｍなる候補素子が存在しないことは、
位置の交換を実行しても改善がもはや進まないことを意
味する。したがって、これ以上配置を改善する処理は不
要なので、素子配置の最適化を終了するのである。一
方、候補素子が存在することは、まだ位置の交換によっ
て改善の余地があることを意味する。したがって、候補
素子からなる新交換候補リストを作成して、最適仮想温
度Ｔｃを求めて、更に位置の交換によって改善を実行す
るのである。
うな意義を有する。すなわち、大きな交換回数Ｍの値を
有する素子は、最適な配置からはまだかけ離れていると
判断できる。また、小さな交換回数Ｍの値を有する素子
は、既にかなりの程度改善された配置にあると判断でき
る。これらのことから、規定回数Ｎｍが十分に小さい場
合においてＭ≧Ｎｍなる候補素子が存在しないことは、
位置の交換を実行しても改善がもはや進まないことを意
味する。したがって、これ以上配置を改善する処理は不
要なので、素子配置の最適化を終了するのである。一
方、候補素子が存在することは、まだ位置の交換によっ
て改善の余地があることを意味する。したがって、候補
素子からなる新交換候補リストを作成して、最適仮想温
度Ｔｃを求めて、更に位置の交換によって改善を実行す
るのである。
【００２１】ここで、最適仮想温度Ｔｃの求め方を説明
する。図２は、本発明に係る素子配置の最適化方法にお
ける最適仮想温度Ｔｃの求め方を示すフローチャート図
である。図１の第３の工程ＳＴ３において、図２に示さ
れたようにして最適仮想温度Ｔｃを求める。図２におい
て、まず、工程ＳＴ３１において、交換候補リストから
素子ＥＡ，ＥＢをランダムに選択する。次に、工程ＳＴ
３２においてコスト値ＣＯＳＴ１を算出する。次に、工
程ＳＴ３３において、素子ＥＡ，ＥＢの位置を交換した
場合のコスト値ＣＯＳＴ２を算出する。次に、工程ＳＴ
３４において、交換前のコスト値ＣＯＳＴ１と交換後の
コスト値ＣＯＳＴ２との差であるコスト差ＤＥを、 ＤＥ＝｜ＣＯＳＴ１−ＣＯＳＴ２｜ に従って求める。次に、工程ＳＴ３５において、素子Ｅ
Ａと素子ＥＢとの間のマンハッタン距離Ｌを求める。次
に、工程ＳＴ３６において、該マンハッタン距離Ｌにつ
いて単位距離当たりのコスト差ΔＥ’を、 ΔＥ’＝ＤＥ／Ｌ に従って求める。更に工程ＳＴ３７において、単位距離
当たりのコスト差ΔＥ’を所定の回数であるｎ回だけ求
めたかどうかを判定し、求めていなければ工程ＳＴ３１
に戻り、求めていれば工程ＳＴ３８に進む。次に、工程
ＳＴ３８において、単位距離当たりのコスト差の平均値
ΔＥａを、 ΔＥａ＝（ΣΔＥ’）／ｎ に従って求める。次に、工程ＳＴ３９において、平均値
ΔＥａを最適仮想温度Ｔｃとして出力して、処理を終了
する。なお、工程ＳＴ３１において選択される２素子
を、互いに隣接する２素子に限定すれば、該２素子間の
距離は１なので、コスト差ＤＥが単位距離当たりのコス
ト差ΔＥ’と一致する。
する。図２は、本発明に係る素子配置の最適化方法にお
ける最適仮想温度Ｔｃの求め方を示すフローチャート図
である。図１の第３の工程ＳＴ３において、図２に示さ
れたようにして最適仮想温度Ｔｃを求める。図２におい
て、まず、工程ＳＴ３１において、交換候補リストから
素子ＥＡ，ＥＢをランダムに選択する。次に、工程ＳＴ
３２においてコスト値ＣＯＳＴ１を算出する。次に、工
程ＳＴ３３において、素子ＥＡ，ＥＢの位置を交換した
場合のコスト値ＣＯＳＴ２を算出する。次に、工程ＳＴ
３４において、交換前のコスト値ＣＯＳＴ１と交換後の
コスト値ＣＯＳＴ２との差であるコスト差ＤＥを、 ＤＥ＝｜ＣＯＳＴ１−ＣＯＳＴ２｜ に従って求める。次に、工程ＳＴ３５において、素子Ｅ
Ａと素子ＥＢとの間のマンハッタン距離Ｌを求める。次
に、工程ＳＴ３６において、該マンハッタン距離Ｌにつ
いて単位距離当たりのコスト差ΔＥ’を、 ΔＥ’＝ＤＥ／Ｌ に従って求める。更に工程ＳＴ３７において、単位距離
当たりのコスト差ΔＥ’を所定の回数であるｎ回だけ求
めたかどうかを判定し、求めていなければ工程ＳＴ３１
に戻り、求めていれば工程ＳＴ３８に進む。次に、工程
ＳＴ３８において、単位距離当たりのコスト差の平均値
ΔＥａを、 ΔＥａ＝（ΣΔＥ’）／ｎ に従って求める。次に、工程ＳＴ３９において、平均値
ΔＥａを最適仮想温度Ｔｃとして出力して、処理を終了
する。なお、工程ＳＴ３１において選択される２素子
を、互いに隣接する２素子に限定すれば、該２素子間の
距離は１なので、コスト差ＤＥが単位距離当たりのコス
ト差ΔＥ’と一致する。
【００２２】図３は、図１及び図２の方法によって得ら
れた結果の具体例を示す図である。図３の最適仮想温度
Ｔｃの値は、所定の回数ｎ＝１００の場合において得ら
れた結果を示す。素子数Ｎｅ＝５×５，８×８，１０×
１０のそれぞれの場合において、１．５，１．３５，
１．３４４の値をそれぞれ有する最適仮想温度Ｔｃが得
られた。ここで得られた最適仮想温度Ｔｃの値は、図５
においてコスト値を仮想温度Ｔで微分して得られる比熱
がピークを示す温度Ｔｃとほぼ一致している。このこと
から、最適仮想温度ＴｃにおいてＭＣ法を実行すること
によって、少ない処理回数で低いコスト値、つまり良質
な素子配置を得ることができる。
れた結果の具体例を示す図である。図３の最適仮想温度
Ｔｃの値は、所定の回数ｎ＝１００の場合において得ら
れた結果を示す。素子数Ｎｅ＝５×５，８×８，１０×
１０のそれぞれの場合において、１．５，１．３５，
１．３４４の値をそれぞれ有する最適仮想温度Ｔｃが得
られた。ここで得られた最適仮想温度Ｔｃの値は、図５
においてコスト値を仮想温度Ｔで微分して得られる比熱
がピークを示す温度Ｔｃとほぼ一致している。このこと
から、最適仮想温度ＴｃにおいてＭＣ法を実行すること
によって、少ない処理回数で低いコスト値、つまり良質
な素子配置を得ることができる。
【００２３】また、図３は、規定回数Ｎｍ＝１，配置改
善回数Ｎ＝素子数Ｎｅであり、かつ、素子数Ｎｅ＝５×
５，８×８，１０×１０のそれぞれの場合において、実
行された最適化繰返し回数と、その実行の結果得られた
コスト値（総配線長）とを示す。図６に示された従来の
ＳＡ法による結果と比較すると、素子数Ｎｅ＝５×５，
８×８，１０×１０のそれぞれの場合において、それぞ
れ８６％，４９％，１４％に減少した最適化繰返し回数
によってほぼ同等のコスト値が得られたことがわかる。
善回数Ｎ＝素子数Ｎｅであり、かつ、素子数Ｎｅ＝５×
５，８×８，１０×１０のそれぞれの場合において、実
行された最適化繰返し回数と、その実行の結果得られた
コスト値（総配線長）とを示す。図６に示された従来の
ＳＡ法による結果と比較すると、素子数Ｎｅ＝５×５，
８×８，１０×１０のそれぞれの場合において、それぞ
れ８６％，４９％，１４％に減少した最適化繰返し回数
によってほぼ同等のコスト値が得られたことがわかる。
【００２４】ＭＣ法における乱数の発生や判定、最適仮
想温度Ｔｃの算出等は、コンピュータの中央処理装置を
使用して処理できる。したがって、コンピュータ読み取
り可能な記録媒体に、コンピュータを、以下のように動
作させるプログラムを記録させることができる。まず、
コンピュータは、ネットリストとセルライブラリとを受
け取って初期配置をし、全素子を登録して交換候補リス
ト作成してメモリへ記憶し、該交換候補リストから２個
を選択して位置を交換した場合の交換前後のコスト値に
基づき中央処理装置によって最適仮想温度Ｔｃを算出す
る。次に、コンピュータは、メモリへ記憶された交換候
補リストから第１の素子とそれに隣接する第２の素子と
を選択して位置を交換し、最適仮想温度Ｔｃにおいて該
交換前後のコスト値に基づくＭＣ法によって該交換の受
入可否を判定し、受入できれば交換後の、できなければ
交換前の配置を各々新配置に決定する。次に、コンピュ
ータは、交換候補リストが有する素子について、Ｎ回だ
け新配置を各々決定し、交換回数Ｍが規定回数Ｎｍ（Ｎ
ｍ＜Ｎ）以上である候補素子の有無を中央処理装置によ
って判定して、候補素子がなければ素子配置を終了し、
あれば候補素子を登録して新交換候補リストを作成して
メモリへ記憶し、該新交換候補リストを用いて最適仮想
温度Ｔｃの算出から候補素子の登録までを繰り返す。こ
のことによって、コンピュータが素子配置を最適化でき
る。
想温度Ｔｃの算出等は、コンピュータの中央処理装置を
使用して処理できる。したがって、コンピュータ読み取
り可能な記録媒体に、コンピュータを、以下のように動
作させるプログラムを記録させることができる。まず、
コンピュータは、ネットリストとセルライブラリとを受
け取って初期配置をし、全素子を登録して交換候補リス
ト作成してメモリへ記憶し、該交換候補リストから２個
を選択して位置を交換した場合の交換前後のコスト値に
基づき中央処理装置によって最適仮想温度Ｔｃを算出す
る。次に、コンピュータは、メモリへ記憶された交換候
補リストから第１の素子とそれに隣接する第２の素子と
を選択して位置を交換し、最適仮想温度Ｔｃにおいて該
交換前後のコスト値に基づくＭＣ法によって該交換の受
入可否を判定し、受入できれば交換後の、できなければ
交換前の配置を各々新配置に決定する。次に、コンピュ
ータは、交換候補リストが有する素子について、Ｎ回だ
け新配置を各々決定し、交換回数Ｍが規定回数Ｎｍ（Ｎ
ｍ＜Ｎ）以上である候補素子の有無を中央処理装置によ
って判定して、候補素子がなければ素子配置を終了し、
あれば候補素子を登録して新交換候補リストを作成して
メモリへ記憶し、該新交換候補リストを用いて最適仮想
温度Ｔｃの算出から候補素子の登録までを繰り返す。こ
のことによって、コンピュータが素子配置を最適化でき
る。
【００２５】なお、以上の説明においては、コスト値と
して素子間の配線長を使用した。これに限らず、コスト
値として、回路の面積、信号の遅延時間等を使用するこ
ともできる。
して素子間の配線長を使用した。これに限らず、コスト
値として、回路の面積、信号の遅延時間等を使用するこ
ともできる。
【００２６】以上説明したように、本発明によれば、予
め最適仮想温度Ｔｃを求め、該最適仮想温度Ｔｃにおい
て交換候補リストが有する素子から選択された２個の素
子の位置を交換し、該交換の可否をＭＣ法によって判定
する。交換回数Ｍが規定回数Ｎｍ以上である候補素子、
すなわち交換の頻度がより高い素子について最適な配置
からはまだかけ離れていると判断し、該候補素子を登録
して新交換候補リストを生成する。言い換えれば、交換
回数Ｍが規定回数Ｎｍより小さい素子、すなわち交換の
頻度が低い素子について最適な配置に近い素子であると
判断し、このような素子を除外して新交換候補リストを
生成する。交換候補リストに代えて該新交換候補リスト
を使用して、再び最適仮想温度Ｔｃを求める。
め最適仮想温度Ｔｃを求め、該最適仮想温度Ｔｃにおい
て交換候補リストが有する素子から選択された２個の素
子の位置を交換し、該交換の可否をＭＣ法によって判定
する。交換回数Ｍが規定回数Ｎｍ以上である候補素子、
すなわち交換の頻度がより高い素子について最適な配置
からはまだかけ離れていると判断し、該候補素子を登録
して新交換候補リストを生成する。言い換えれば、交換
回数Ｍが規定回数Ｎｍより小さい素子、すなわち交換の
頻度が低い素子について最適な配置に近い素子であると
判断し、このような素子を除外して新交換候補リストを
生成する。交換候補リストに代えて該新交換候補リスト
を使用して、再び最適仮想温度Ｔｃを求める。
【００２７】したがって、ある程度低くなっているコス
ト値に対応する最適仮想温度Ｔｃにおいて、位置交換の
可否をＭＣ法によって判定するので、少ない処理回数に
よって低いコスト値、つまり良質な素子配置を得ること
ができる。また、交換回数Ｍが規定回数Ｎｍ以上である
候補素子のみを登録した新交換候補リストに基づいて最
適仮想温度Ｔｃを求め、該最適仮想温度Ｔｃにおいて素
子配置を改善するので、処理が進行するに伴い候補素子
が減少する。このことからも、少ない処理回数によって
良質な素子配置を得ることができる。
ト値に対応する最適仮想温度Ｔｃにおいて、位置交換の
可否をＭＣ法によって判定するので、少ない処理回数に
よって低いコスト値、つまり良質な素子配置を得ること
ができる。また、交換回数Ｍが規定回数Ｎｍ以上である
候補素子のみを登録した新交換候補リストに基づいて最
適仮想温度Ｔｃを求め、該最適仮想温度Ｔｃにおいて素
子配置を改善するので、処理が進行するに伴い候補素子
が減少する。このことからも、少ない処理回数によって
良質な素子配置を得ることができる。
【００２８】
【発明の効果】本発明によれば、ある程度低くなってい
るコスト値に対応する最適仮想温度を求め、該最適仮想
温度において、位置交換の可否をＭＣ法によって判定す
るので、少ない処理回数によって低いコスト値、つまり
良質な素子配置を得ることができる。また、交換の頻度
がより高い候補素子のみを登録した新交換候補リストに
基づく最適仮想温度において、素子配置を改善する。し
たがって、処理が進行するに伴い候補素子が減少するの
で、少ない処理回数によって良質な素子配置を得ること
ができる。
るコスト値に対応する最適仮想温度を求め、該最適仮想
温度において、位置交換の可否をＭＣ法によって判定す
るので、少ない処理回数によって低いコスト値、つまり
良質な素子配置を得ることができる。また、交換の頻度
がより高い候補素子のみを登録した新交換候補リストに
基づく最適仮想温度において、素子配置を改善する。し
たがって、処理が進行するに伴い候補素子が減少するの
で、少ない処理回数によって良質な素子配置を得ること
ができる。
【図１】本発明に係る素子配置の最適化方法を示すフロ
ーチャート図である。
ーチャート図である。
【図２】本発明に係る素子配置の最適化方法における最
適仮想温度Ｔｃの求め方を示すフローチャート図であ
る。
適仮想温度Ｔｃの求め方を示すフローチャート図であ
る。
【図３】図１及び図２の方法で得られた結果の具体例を
示す図である。
示す図である。
【図４】（ａ）は従来のＳＡ法を使用して配置を最適化
する過程における初期配置を、（ｂ）は該最適化の途中
における配置を、（ｃ）は該最適化が終了した状態にお
ける配置をそれぞれ示す配置図である。
する過程における初期配置を、（ｂ）は該最適化の途中
における配置を、（ｃ）は該最適化が終了した状態にお
ける配置をそれぞれ示す配置図である。
【図５】素子数Ｎｅが５×５＝２５である場合におけ
る、従来のＳＡ法によって得られた仮想温度Ｔとコスト
値との関係を示す図である。
る、従来のＳＡ法によって得られた仮想温度Ｔとコスト
値との関係を示す図である。
【図６】各々従来技術であるＰＷ法とＳＡ法とによっ
て、それぞれ得られた結果の具体例を示す図である。
て、それぞれ得られた結果の具体例を示す図である。
Ｅ 配置対象素子 Ｅｒ 周辺素子（固定） Ｔｃ 最適仮想温度（擬似相転移温度）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−362785（ＪＰ，Ａ) 特開 平２−162465（ＪＰ，Ａ) 銭飛、外１名，”並列平均場近似計算 法による組合せ最適化とボルツマンマシ ンの学習”，電子情報通信学会論文誌Ｄ −▲ＩＩ▼，社団法人電子情報通信学 会，平成５年12月，第Ｊ76−Ｄ−▲ＩＩ ▼巻，第12号，ｐ．2615−2625 (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 17/50 H01L 21/82
Claims (4)
- 【請求項１】 半導体装置の設計において、素子配置を
評価するためのコスト値であって、かつパラメータであ
る仮想温度に従って変化する該コスト値を使用して素子
を配置する素子配置の最適化方法であって、 ネットリストとセルライブラリとを入力し、初期配置を
する第１の工程と、 前記ネットリストにおいてＮｅ個存在する全素子を登録
して交換候補リストを作成する第２の工程と、 前記交換候補リストから２個の素子を選択し、該２個の
素子の位置を交換した場合の該交換前後における各々の
素子配置に対する前記コスト値を求め、該求められた各
々のコスト値に基づいて最適仮想温度を求める第３の工
程と、 前記交換候補リストから第１の素子を、該第１の素子に
隣接する素子のうちから第２の素子を各々選択し、該第
１の素子と該第２の素子との位置を交換し、該交換前後
における前記コスト値同士の差に基づくモンテカルロ法
を前記最適仮想温度において実行することによって該交
換の受入可否を判定して、受入できる場合には該交換後
の配置を、受入できない場合には該交換前の配置を各々
新たな配置に決定する第４の工程とを備えたことを特徴
とする素子配置の最適化方法。 - 【請求項２】 請求項１記載の素子配置の最適化方法に
おいて、 前記交換候補リストが有する素子について、所定の配置
改善回数であるＮ回だけ前記新たな配置を各々決定し、
かつ、前記受入の回数である交換回数Ｍを各々記憶する
第５の工程と、 前記交換候補リストが有する素子において、規定回数Ｎ
ｍ（Ｎｍ＜Ｎ）以上の前記交換回数Ｍを有する候補素子
が存在するかどうかを判定して、存在する場合には該候
補素子を登録して新交換候補リストを作成し、存在しな
い場合には素子配置を終了する第６の工程と、 前記交換候補リストに代えて前記新交換候補リストを使
用して、前記第３の工程から前記第６の工程までを繰り
返す第７の工程とを更に備えたことを特徴とする素子配
置の最適化方法。 - 【請求項３】 請求項１記載の素子配置の最適化方法に
おいて、 前記第３の工程は、 ２個の素子をランダムに選択し、該２個の素子の位置を
交換した場合の該交換前後における各々の素子配置に対
する前記コスト値同士の差を前記２個の素子間のマンハ
ッタン距離によって除した値である、単位距離当たりの
コスト差を求める工程と、 前記単位距離当たりのコスト差を所定のｎ個だけ求め
て、該ｎ個について平均値を求め、該求められた平均値
を前記最適仮想温度とする工程とを備えたことを特徴と
する素子配置の最適化方法。 - 【請求項４】 半導体装置の設計において、素子配置を
評価するためのコスト値であって、かつパラメータであ
る仮想温度に従って変化する該コスト値を使用して素子
を配置する素子配置プログラムを記録したコンピュータ
読み取り可能な記録媒体であって、コンピュータを、 ネットリストとセルライブラリとを入力し、初期配置を
するための第１の手段と、 前記ネットリストにおいてＮｅ個存在する全素子を登録
して交換候補リストを作成するための第２の手段と、 前記交換候補リストから２個の素子を選択し、該２個の
素子の位置を交換した場合の該交換前後における各々の
素子配置に対する前記コスト値を求め、該求められた各
々のコスト値に基づいて最適仮想温度を求めるための第
３の手段と、 前記交換候補リストから第１の素子を、該第１の素子に
隣接する素子のうちから第２の素子を各々選択し、該第
１の素子と該第２の素子との位置を交換し、該交換前後
における前記コスト値同士の差に基づくモンテカルロ法
を前記最適仮想温度において実行することによって該交
換の受入可否を判定して、受入できる場合には該交換後
の配置を、受入できない場合には該交換前の配置を各々
新たな配置に決定するための第４の手段と、 前記交換候補リストが有する素子について、所定の配置
改善回数であるＮ回だけ前記新たな配置を各々決定し、
かつ、前記受入の回数である交換回数Ｍを各々記憶する
ための第５の手段と、 前記交換候補リストが有する素子において、規定回数Ｎ
ｍ（Ｎｍ＜Ｎ）以上の前記交換回数Ｍを有する候補素子
が存在するかどうかを判定して、存在する場合には該候
補素子を登録して新交換候補リストを作成し、存在しな
い場合には素子配置を終了するための第６の手段と、 前記交換候補リストに代えて前記新交換候補リストを使
用して、前記第３の手段と前記第４の手段と前記第５の
手段と前記第６の手段とを順次動作させるための第７の
手段として機能させるための素子配置プログラムを記録
したコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10321214A JP2971464B2 (ja) | 1997-11-17 | 1998-11-12 | 素子配置の最適化方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31472397 | 1997-11-17 | ||
| JP9-314723 | 1997-11-17 | ||
| JP10321214A JP2971464B2 (ja) | 1997-11-17 | 1998-11-12 | 素子配置の最適化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11224281A JPH11224281A (ja) | 1999-08-17 |
| JP2971464B2 true JP2971464B2 (ja) | 1999-11-08 |
Family
ID=26568047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10321214A Expired - Fee Related JP2971464B2 (ja) | 1997-11-17 | 1998-11-12 | 素子配置の最適化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2971464B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446417B2 (en) | 2002-08-09 | 2008-11-04 | Ricoh Company, Ltd. | Semiconductor integrated circuit device and fabrication method thereof |
-
1998
- 1998-11-12 JP JP10321214A patent/JP2971464B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 銭飛、外１名，"並列平均場近似計算法による組合せ最適化とボルツマンマシンの学習"，電子情報通信学会論文誌Ｄ−▲ＩＩ▼，社団法人電子情報通信学会，平成５年１２月，第Ｊ７６−Ｄ−▲ＩＩ▼巻，第１２号，ｐ．２６１５−２６２５ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446417B2 (en) | 2002-08-09 | 2008-11-04 | Ricoh Company, Ltd. | Semiconductor integrated circuit device and fabrication method thereof |
| US7930658B2 (en) | 2002-08-09 | 2011-04-19 | Ricoh Company, Ltd. | Semiconductor integrated circuit device and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11224281A (ja) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8510689B1 (en) | Method and system for implementing context simulation | |
| US6263475B1 (en) | Method for optimizing component placement in designing a semiconductor device by using a cost value | |
| US7707528B1 (en) | System and method for performing verification based upon both rules and models | |
| JP2006512767A (ja) | 歩留まり改善 | |
| US20210049475A1 (en) | Optimization device and control method of optimization device | |
| US20200176074A1 (en) | Method and device for searching structure of cyclic molecule, and non-transitory recording medium | |
| US8347248B2 (en) | Method and mechanism for performing timing aware via insertion | |
| Berezkin et al. | Hybrid adaptive methods for approximating a nonconvex multidimensional Pareto frontier | |
| Kahng et al. | High-dimensional metamodeling for prediction of clock tree synthesis outcomes | |
| JP7283318B2 (ja) | 最適化装置、最適化プログラム、及び最適化方法 | |
| JP2971464B2 (ja) | 素子配置の最適化方法 | |
| KR100727819B1 (ko) | 두 집단간에 차이를 보이는 검색어를 선별하는 방법 및상기 방법을 수행하는 시스템 | |
| US6634014B1 (en) | Delay/load estimation for use in integrated circuit design | |
| Murali et al. | ART-3D: Analytical 3D placement with reinforced parameter tuning for monolithic 3D ICs | |
| Tao et al. | A novel unified dummy fill insertion framework with SQP-based optimization method | |
| US10762260B1 (en) | Methods, systems, and computer program product for implementing an electronic design with optimization maps | |
| US7131095B2 (en) | Routed layout optimization with geotopological layout encoding for integrated circuit designs | |
| Yu et al. | Advanced datapath synthesis using graph isomorphism | |
| Yue et al. | Scalability and generalization of circuit training for chip floorplanning | |
| JP6056174B2 (ja) | 故障診断方法、故障診断装置及びプログラム | |
| Zhou et al. | Supervised-learning congestion predictor for routability-driven global routing | |
| Jung et al. | Integrated latch placement and cloning for timing optimization | |
| Verplaetse et al. | Synthetic benchmark circuits for timing-driven physical design applications | |
| JP4649356B2 (ja) | 消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置 | |
| JP4059067B2 (ja) | 設計ルール決定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |