JP2971400B2 - 信号スペクトラム計測装置 - Google Patents
信号スペクトラム計測装置Info
- Publication number
- JP2971400B2 JP2971400B2 JP20273796A JP20273796A JP2971400B2 JP 2971400 B2 JP2971400 B2 JP 2971400B2 JP 20273796 A JP20273796 A JP 20273796A JP 20273796 A JP20273796 A JP 20273796A JP 2971400 B2 JP2971400 B2 JP 2971400B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain
- time
- frequency
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
数スペクトルを時分割的に得ることができるようにした
バンドパスフィルタ回路とその出力信号の各通過帯域の
ピーク値を検出して保持するピークホールド回路とから
なる信号スペクトラム計測装置に係り、特にその計測時
間の短縮化と高精度化の両方を追及した技術に関するも
のである。
数の個々の信号レベルを検出し表示する装置としてスペ
クトラム計測表示装置がある。これは、図5に示すよう
に、左右チャンネルの入力音声信号を通過周波数が巡回
的に逐次高速で切り替わるバンドパスフィルタ回路1
L、1Rにより取り込んで、ピークホールド回路2L、
2Rでその通過周波数信号のピーク値を検出して保持
し、これをA/D変換器3L、3Rによりデジタル信号
に変換して制御部(CPU)4に取り込み、表示駆動部
5により液晶表示装置6L、6Rを駆動して左右チャン
ネルの周波数スペクトルを表示するものである。
Rは図6に示すようなスイッチドキャパシタ型のもので
ある。OP1は積分器として機能する演算増幅器であっ
て、その出力端子と反転入力端子との間に、コンデンサ
C11〜C1nのいずれか1つが選択的に接続される。
このコンデンサの選択は、複数対のアナログスイッチX
11、X12、・・・・、X1nのうちのいずれかの一
対スイッチがスイッチ信号M1〜Mnに制御されてオン
することにより行われる。このコンデンサC11〜C1
nにより積分定数が決定される。
出力端子と反転入力端子との間に、コンデンサC21〜
C2nのいずれか1つが選択的に接続される。このコン
デンサの選択は、複数対のアナログスイッチX21、X
22、・・・・・、X2nのうちのいずれかの一対スイ
ッチがスイッチ信号M1〜Mnに制御されてオンするこ
とにより行われる。ここでも、コンデンサC21〜C2
nにより積分定数が決定される。
Cbからなる回路、アナログスイッチS5〜S8とコン
デンサC3からなる回路、アナログスイッチXS9〜S
14とコンデンサCa、Ciからなる回路は、各々スイ
ッチドキャパシタ回路であり、クロックφ1、φ2で駆
動されることにより等価抵抗として機能する。クロック
φ1は、それらスイッチS1〜S14の奇数番目のスイ
ッチ(S1、S3、S5、S7、S9、S11、S1
3)を駆動し、クロックφ2は偶数番目のスイッチ(S
2、S4、S6、S8、S10、S12、S14)を駆
動する。
が反転した同一周波数の2相クロックであり、入力音声
信号の2倍以上の例えば、50KHz〜100KHzの
周波数に設定され、図7に示すように、一方がアクティ
ブ(「H」でスイッチをオンさせる)のとき他方が完全
に非アクティブ(「L」でスイッチをオフさせる)とな
るようにデューティが設定されている。つまりクロック
φ1、φ2は同時にはアクティブとはならない。
ィブになることによりコンデンサC11とC21が選択
的に同時に接続され、次にスイッチ信号M2がアクティ
ブになることによりコンデンサC12とC22が選択的
に同時に接続され、・・・・・、次にスイッチ信号Mn
がアクティブになることによりコンデンサC1nとC2
nが選択的に同時に接続され、次にスイッチ信号M1が
アクティブになることによりコンデンサC11とC21
が選択的に同時に接続されるというように、逐次巡回的
に積分用のコンデンサが切り替えられて、演算増幅器O
P1、OP2の積分定数の切り替えが行われ、通過周波
数が切り替えられる。すなわち、単位時間内に複数の通
過帯域が時分割的に設定されるバンドパスフィルタ回路
が実現される。このバンドパスフィルタの通過帯域の中
心周波数foは、次の式(1)により決定される。fck
はクロックφ1、φ2の周波数である。 fo=(fck/2π)・{(Ca・Cb)/(C1n・C2n)}1/ 2 ・・・・(1)
L、2Rの具体的な回路を示すものであり、演算増幅器
OP3とその出力側に接続されたpMOSトランジスタ
MP1、抵抗R1、R2、ホールド用コンデンサCp、
リセット用のnMOSトランジスタMN1、ボルテージ
ホロワとして機能する演算増幅器OP4から構成されて
いる。演算増幅器OP3とトランジスタMP1の組み合
せもボルテージホロワを構成する。
たバンドパスフィルタ回路での通過帯域切り替えのタイ
ミング(スイッチ信号M1〜Mnの切り替えタイミン
グ)に発生するリセット信号(RST)によりトランジ
スタMN1を一時的に導通させると、それまでに蓄積さ
れたコンデンサCpの電荷が放電される。この後、バン
ドパスフィルタ回路の出力信号が入力する演算増幅器P
O3の反転入力端子(IN)の電圧が上昇すると、その
電圧に対応して出力電圧が低下し、トランジスタMP1
の導通度が高くなり、コンデンサCpへの電荷充電が加
速度的に行われることにより、そのコンデンサCpに前
記反転入力端子に印加する電圧に対応した電圧が発生す
る。この後、コンデンサCpの電圧レベルがその反転入
力端子に印加する電圧のレベルよりも高くなると、演算
増幅器OP3の出力電圧が高くなる方向に変化するの
で、トランジスタMP1の導通度が低下してコンデンサ
Cpへの充電電流が少なくなる。かくして、コンデンサ
Cpには、反転入力端子に入力する電圧のピーク値に相
当する電圧が充電され、リセットされるまでホールドさ
れることになる。抵抗R1、R2はコンデンサCpへの
充電電流のオーバーシュート防止用である。
たバンドパスフィルタ回路は、そのゲインが1である条
件下においては、ある通過帯域の中心周波数foをfo
=f1としたとき、そのf1の周波数の出力信号(実線
で示した。)は、図10の(a)に示すように、入力時
点から時間td1だけ遅延したとき始めて入力信号(破
線で示した。)と同じレベルの信号となる。一方、通過
帯域の中心周波数foをfo=f1/2と低くしたと
き、その周波数の出力信号は、図10の(b)に示すよ
うに、入力時点から時間td2(=td1×2)だけ遅
延したとき始めて入力信号と同じレベルの信号となる。
ても、所定の時間が経過すれば出力信号のレベルが入力
信号と同じになるが、それまでに経過する時間が異な
り、通過帯域の中心周波数が低いほど遅延時間が大きく
なる。この遅延時間は、バンドパスフィルタ回路内の素
子(コンデンサや等価抵抗等)と演算増幅器OP1、O
P2の駆動能力によって決まる時間であり、ほぼ周波数
の逆数に比例した時間となる。前記のように、通過帯域
の中心周波数が半分になれば、遅延時間は約2倍にな
る。つまり、中心周波数が最も低い通過帯域の当該周波
数fnが、fn=f1/2n- 1 とすると、この遅延時間
は最高の中心周波数f1の通過帯域の場合の遅延時間に
対して、約n−1倍に達する。
検出を行うには、少なくともこの遅延時間に相当する計
測時間を設定しなければならず、このため、通過帯域の
中心周波数foを、f1>f2>・・・・・・>fnと
し、図8に示すように、それぞれの周波数f1、f2、
・・・・、fnの通過帯域を得るためのスイッチ信号を
M1、M2、・・・・、Mnとすると、そのスイッチ信
号のアクティブ継続時間は、M1のアクティブ継続時間
(T1)<M2のアクティブ継続時間(T2)<・・・
・<Mnのアクティブ継続時間(Tn)となり、それぞ
れ異なった時間となる。しかも、低域ほど正確な信号計
測を行うためには長い計測時間が必要となるので、全部
の通過帯域の信号計測のための1計測サイクル時間のほ
とんどが低域の信号計測時間に左右され、長くなる。
測装置では、低域でそのスイッチ信号(M1〜Mn)の
アクティブ継続時間、つまり計測時間が長くなるので、
リアルタイムでスペクトラムを表示するとその内容が不
自然なものとなる問題があり、これを解消しようとして
計測時間を短くすると低域の信号を正確に計測できない
という別の問題が発生する。
で、その目的は、全帯域の計測に要する時間を短くし、
且つ低域でも正確な計測ができるようにした信号スペク
トラム計測装置を提供することにある。
過帯域を切り替えて該各通過帯域の周波数スペクトル信
号を時分割的に出力するバンドパスフィルタ回路と、該
バンドパスフィルタ回路の各通過帯域の出力信号のピー
ク値を検出して保持するピークホールド回路とを有する
信号スペクトラム計測装置において、前記バンドパスフ
ィルタ回路のゲインおよび/又は前記ピークホールド回
路のゲインを、前記通過帯域の中心周波数の少なくとも
1つの切り替えに対応して切り替えることを特徴とする
信号スペトクラム計測装置として構成した。
中心周波数を低くする方向に切り替えるとき、前記ゲイ
ンを高くする方向に切り替えることを特徴とする信号ス
ペクトラム計測装置として構成した。
過帯域のスペクトラム計測時間をほぼ同一にしたことを
特徴とする信号スペクトラム計測装置として構成した。
の信号のピークレベルを計測するために最低必要な計測
時間は、その周波数が低くなるほど長くなるため、各通
過帯域の中心周波数f1、f2、f3、・・・、fnを
f1>f2>f3>・・・>fnとすると、それに対応
する計測時間T1、T2、T3、・・・、TnはT1<
T2<T3<・・・・<Tnにする必要がある。このと
き、ゲインが固定であれば、中心周波数と計測時間の関
係は、次の式(2)に示すようになる。 f1・T1≒f2・T2≒f3・T3≒・・・・・・≒fn・Tn ・・・・(2)
波数をf2=f1/2、f3=f1/4、f4=f1/
8、・・・・・・、fn=f1/2n- 1 のように、逐次
半分になるように切り替えると、各通過帯域で必要な計
測時間は、T2=2T1、T3=4T1、・・・・・、
Tn=2n- 1 T1のように、逐次倍々の関係で長くなる
(図10参照)。よって、全帯域を計測するための1サ
イクルの合計時間Ttは、次の式(3)で示す通りとな
り、非常に長くなる。 Tt≒T1+2T1+4T1+・・・・+2n- 1 ・T1=Σ2n- 1 ・T1 ・・・・(3)
てバンドパスフィルタ回路に入力させてみると、例えば
ゲインをA=1からA=2に2倍高くすると、図2に示
すように、出力信号が入力信号と同一レベルに達するま
での時間(最低計測時間)は、T1から約T1/2にな
っている。すなわち、ゲインを2倍にすると計測時間を
約1/2にすることができる。
フィルタ回路あるいはピークホールド回路のゲインを切
り替え、例えば逐次半分の関係で周波数が低くなる関係
にある周波数f1〜fnのゲインをA1〜Anとし、そ
のゲインをA1=1、A2=2、A3=4、・・・・・
・、An=2n- 1 のように逐次倍々の関係で大きくする
ように設定すると、倍々の関係で逐次長くなる計測時間
をほぼ相殺させ、各周波数での計測時間をほぼ共通にす
ることができ、例えば最も短いほぼT1にすることもで
きる。
時間の合計はnT1となり、 nT1<Σ2n- 1 ・T1 ・・・・(4) のように、従来の場合に比べてその全計測に要する時間
を大幅に短縮することができる。しかもこのとき低域の
計測精度が劣化することはない。
ある。図3の(a)ではゲインをA=1に固定している
ので、周波数が低くなるほど計測時間が長くなってい
る。図3の(b)では、周波数f1〜f3では従来と同
様にゲインをA=1に設定しているが、周波数f4では
ゲインをA=2に設定することにより計測時間を周波数
f3と同じT3とし、周波数f5ではゲインをA=4に
設定することより計測時間を周波数f3と同じT3とし
ている。
の実施の形態のフィルタ回路を示す図である。図6に示
したものと同一のものには同一の符号を付してその詳し
い説明は省略する。本実施の形態では、図6に示したコ
ンデンサCiを、通過帯域の中心周波数に応じて、Ci
1〜Cinの中から選択できるようにし、これによりゲ
インを切り替えるようにしたものである。このコンデン
サCi1〜Cinは、複数対のアナログスイッチXi1
〜Xinのうちの1対のスイッチによってその1つが選
択される。そして、この複数対のアナログスイッチXi
1〜Xinのオン/オフは、積分用のコンデンサC11
〜C1n、C211〜C2nを切り替える制御信号M1
〜Mnにより行われる。
になることにより、各々一対のスイッチX11、X21
が同時にオンとなって中心周波数数がf1の通過帯域に
設定され、同時に一対のスイッチXi1がオンとなり、
ゲインがA1に設定される。また、制御信号M2のみが
アクティブになることにより、各々一対のスイッチX1
2、X22が同時にオンとなって中心周波数数がf2の
通過帯域に設定され、同時に一対のスイッチXi2がオ
ンとなり、ゲインがA2に設定される。以下同様にし
て、制御信号Mnのみがアクティブになるとき、各々一
対のスイッチX1n、X2n同時にオンとなって中心周
波数数がfnの通過帯域に設定され、同時に一対のスイ
ッチXinがオンとなり、ゲインがAnに設定される。
この後、再度制御信号M1のみがアクティブになり、こ
れが繰り返される。
は、次の式(5)により設定される。 An=Cin/C3 ・・・・(5) したがって、前記したように、f2=f1/2、f3=
f1/4、f4=f1/8、・・・・・・、fn=f1
/2n- 1 とし、且つゲインをA1=1、A2=2、A3
=4、・・・・・、An=2n- 1 に設定すると、周波数
に応じて変化させなければならなかった計測時間をゲイ
ンによって相殺させることができるので、中心周波数f
1〜fnの通過帯域の計測時間(スイッチ信号M1〜M
nのアクティブ継続時間)を、中心周波数f1の通過帯
域の計測時間T1(最も短い計測時間)に共通に設定す
ることができ、全体の計測時間を大幅に短縮できる。し
かも、この計測時間は信号計測に必要充分な時間であ
り、測定精度も充分な精度を確保できる。
の実施の形態を示すピークホールド回路の回路図であ
る。図9に示したものと同一のものには同一の符号を付
してその詳しい説明は省略する。本実施の形態では、図
9に示した回路の演算増幅器CP4の出力端子と反転入
力端子との間に、抵抗Rf1〜Rfnを複数対のアナロ
グスイッチX31〜X3nによって択一的に選択接続で
きるようにし、非反転入力端子と接地間に抵抗Rgを接
続したものである。
が、次の式で設定される。 A=(Rfn+Rg)/Rg ・・・・(6) したがって、各一対のスイッチX31、X32、・・・
・・・、X3nのオン/オフを、図6に示したバンドパ
スフィルタ回路の積分用のコンデンサC11〜C1n、
C211〜C2nを切り替えるスイッチ信号M1〜Mn
により実行することで、そのゲインをバンドパスフィル
タ回路の通過帯域の中心周波数f1〜fnに対応して適
宜設定することができるようになる。
ンドパスフィルタ回路の各通過帯域の中心周波数f1、
f2、f3、・・・・・、fnを、f2=f1/2、f
3=f1/4、f4=f1/8、・・・・・・、fn=
f1/2n- 1 とし、各通過帯域でのゲインを1に共通に
設定したときは、本実施の形態のピークホールド回路に
おいて、各周波数f1、f2、f3、・・・・・、fn
の選択時にゲインA1、A2、A3、・・・・、An
を、A1=1、A2=2、A3=4、・・・・・、An
=2n- 1 に設定すると、中心周波数f1〜fnの通過帯
域における正確な信号を得るための計測時間を、中心周
波数f1の通過帯域の計測時間T1(最も短い計測時
間)に共通に設定することができ、全体の計測時間を大
幅に短縮できる。
実施の形態ではバンドパスフィルタ回路のみでゲインを
切り替え、また第2の実施の形態ではピークホールド回
路のみでゲインを切り替えているが、両方の回路でゲイ
ンを切り替えるようにすれば、より大きなゲインを設定
することができ、広い周波数範囲に亙って共通の計測時
間を設定することができるようになる。また、前記では
バンドパスフィルタ回路としてスイッチドキャパシタ型
のものを使用したが、他の方式のバンドパスフィルタ回
路にも同様に適用できることは勿論である。
中心周波数におけるゲインを、バンドパスフィルタ回路
内において、および/又はその後段のピークホールド回
路において、切り替え設定することができるので、入力
した信号の出力信号レベルが所定レベルに達するまでの
遅延時間を短縮することができ、正確な信号レベルを計
測するための時間を大幅に短縮することができる。よっ
て、低域においても計測精度を損なうことなく、短時間
で信号計測を行うことができ、切り替え帯域数が多くな
るほどこの効果が顕著に現われ、多数の帯域の自然なス
ペクトル表示を実現できるようになる。
ることにより、バンドパスフィルタの通過帯域切り替え
が単純化されるので、その切り替えのためのスイッチ信
号の制御が簡素化されるという利点もある。
パシタ型のバンドパスフィルタ回路の構成を示す回路図
である。
た場合の同一周波数信号の出力波形の説明図である。
場合と変化させた場合の各周波数信号の計測に要する時
間の関係を示す説明図である。
回路の構成を示す回路図である。
すブロック図である。
フィルタ回路の構成を示す回路図である。
1、φ2の波形を示すタイミングチャートである。
M1〜Mnの波形を示すタイミングチャートである。
図である。
ための信号波形図である。
ークホールド回路、3R:A/D変換器、4L、4R:
制御部、5L、5R:表示駆動部、6L、6R:LC
D。
Claims (3)
- 【請求項1】複数の通過帯域を切り替えて該各通過帯域
の周波数スペクトル信号を時分割的に出力するバンドパ
スフィルタ回路と、該バンドパスフィルタ回路の各通過
帯域の出力信号のピーク値を検出して保持するピークホ
ールド回路とを有する信号スペクトラム計測装置におい
て、 前記バンドパスフィルタ回路のゲインおよび/又は前記
ピークホールド回路のゲインを、前記通過帯域の中心周
波数の少なくとも1つの切り替えに対応して切り替える
ことを特徴とする信号スペトクラム計測装置。 - 【請求項2】前記中心周波数を低くする方向に切り替え
るとき、前記ゲインを高くする方向に切り替えることを
特徴とする請求項1に記載の信号スペクトラム計測装
置。 - 【請求項3】各通過帯域のスペクトラム計測時間をほぼ
同一にしたことを特徴とする請求項2に記載の信号スペ
クトラム計測装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20273796A JP2971400B2 (ja) | 1996-07-15 | 1996-07-15 | 信号スペクトラム計測装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20273796A JP2971400B2 (ja) | 1996-07-15 | 1996-07-15 | 信号スペクトラム計測装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1031043A JPH1031043A (ja) | 1998-02-03 |
JP2971400B2 true JP2971400B2 (ja) | 1999-11-02 |
Family
ID=16462336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20273796A Expired - Fee Related JP2971400B2 (ja) | 1996-07-15 | 1996-07-15 | 信号スペクトラム計測装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2971400B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008113605A (ja) * | 2006-11-06 | 2008-05-22 | Nakamura Kazuo | 日本在来マルハナバチ類の繁殖供給飼育方法 |
-
1996
- 1996-07-15 JP JP20273796A patent/JP2971400B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008113605A (ja) * | 2006-11-06 | 2008-05-22 | Nakamura Kazuo | 日本在来マルハナバチ類の繁殖供給飼育方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH1031043A (ja) | 1998-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4626808A (en) | Electrical filter circuit for processing analog sampling signals | |
JP3220672B2 (ja) | 容量センサ装置 | |
JPH05180881A (ja) | 時定数検出回路及び時定数調整回路 | |
JPS60254815A (ja) | フイルタ装置 | |
JP2971400B2 (ja) | 信号スペクトラム計測装置 | |
US4443757A (en) | Multiplexed electrical signal processor | |
JPH08327677A (ja) | 容量型センサ用検出回路および検出方法 | |
JP2974129B2 (ja) | 信号スペクトラム計測装置 | |
EP0065219B1 (en) | Signal voltage dividing circuit | |
EP0535124B1 (en) | Analog-to-digital converter | |
JP3802968B2 (ja) | バンドパスフィルタ装置 | |
JPH0415564A (ja) | 静電容量測定回路 | |
JP2971363B2 (ja) | スペクトラム解析装置 | |
JPH0131967Y2 (ja) | ||
JPH10300800A (ja) | 信号スペクトル計測装置 | |
JP3062941B2 (ja) | ロゴスキーコイル用積分回路 | |
JP3636264B2 (ja) | 信号スペクトラム計測装置 | |
JP2746955B2 (ja) | オフセット補正回路 | |
JPH01303913A (ja) | スイッチドキャパシタフィルタ回路 | |
JPS6154709A (ja) | アナログマルチプレクサ回路 | |
JPH0731218B2 (ja) | 抵抗測定装置 | |
JPH07134159A (ja) | 半導体装置 | |
JP2606813B2 (ja) | 演算増巾器の理想出力処理装置 | |
RU2195765C1 (ru) | Полосовой пьезоэлектрический фильтр | |
JPS63217829A (ja) | スイツチトキヤパシタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |