JP2962493B2

JP2962493B2 - 色分離回路

Info

Publication number: JP2962493B2
Application number: JP3141801A
Authority: JP
Inventors: 正幸野村
Original assignee: Consejo Superior de Investigaciones Cientificas CSIC
Current assignee: Consejo Superior de Investigaciones Cientificas CSIC
Priority date: 1991-06-13
Filing date: 1991-06-13
Publication date: 1999-10-12
Anticipated expiration: 2014-10-12
Also published as: JPH04365290A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、カラービデオカメラ
などの撮像装置において用いられる色分離回路に関し、
特に、撮像装置のデジタル化に適した色分離回路に関す
る。

【０００２】

【従来の技術】図８は、ＣＣＤなどの撮像素子を用いた
ビデオカメラのブロック図である。図８を参照して、こ
のビデオカメラは、被写体からの入射光を集光して所定
の結像面上に被写体の像を形成するための光学系３２
と、被写体の像を光電変換により画像信号に変換して出
力するための撮像素子１と、撮像素子１の出力する画像
信号から輝度信号Ｙ成分を取出すためのＬＰＦ（ローパ
スフィルタ）３３と、ＬＰＦ３３の出力する輝度信号Ｙ
に対してγ補正を行なうためのγ補正回路３４と、撮像
素子１の出力する画像信号を処理して色差信号Ｒ−Ｙ、
Ｂ−Ｙを出力するための色信号処理回路３５と、輝度信
号Ｙ、色差信号Ｒ−Ｙ、Ｂ−Ｙをエンコードし複合映像
信号として出力するためのエンコーダ３５とを含む。

【０００３】色信号処理回路３５の詳細については後述
する。図９は、撮像素子１の概略ブロック図である。図
９を参照して、撮像素子１は、水平および垂直方向にマ
トリクス状に配置され、各々シアン（Ｃｙ）、マゼンタ
（Ｍｇ）、イエロー（Ｙｅ）、グリーン（Ｇｒ）の色フ
ィルタの１つがその上に形成され、各々色フィルタの分
光特性に従って入射する光の所定の色成分に対応する電
荷を発生して蓄積するためのフォトセンサ４３と、フォ
トセンサの各列ごとに設けられ、フォトセンサ４３の蓄
積した電荷を読出し、順次所定方向に転送するための垂
直シフトレジスタＣＣＤ４４と、垂直シフトレジスタＣ
ＣＤ４４の電荷の転送方向の端部において各垂直シフト
レジスタＣＣＤ４４に接続され、垂直シフトレジスタＣ
ＣＤ４４によって転送されてきた電荷のうち水平画素数
分を水平走査期間（１Ｈ：６４μｓｅｃ）内に所定方向
に転送するための水平シフトレジスタＣＣＤ４５と、水
平シフトレジスタＣＣＤ４５の出力に接続され、転送さ
れてきた電荷の量に応じた電位Ｖｏｕｔを順次出力する
ための出力部４６とを含む。各垂直シフトレジスタＣＣ
Ｄ４４には、各シフトレジスタＣＣＤ４４を駆動して電
荷を所定方向に転送させるための垂直レジスタ転送クロ
ックＶφ１〜Ｖφ４が外部から与えられる。水平シフト
レジスタＣＣＤ４５には、１Ｈ内に水平シフトレジスタ
ＣＣＤ４５内の電荷を出力部４６方向に転送するための
水平レジスタ転送クロックＨφ１、Ｈφ２と、出力部４
６に電荷を転送するための、水平シフトレジスタＣＣＤ
４５の水平最終段に与えられる水平最終段転送クロック
ＬＨφ１とが外部から与えられる。出力部４６には、図
示されない電荷検出キャパシタが含まれており、このキ
ャパシタは、外部から与えられるリセットゲートクロッ
クＲＧによって初期化される。出力部４６から出力され
る電位Ｖｏｕｔは、前述の電荷検出キャパシタから出力
された電位を図示されない出力アンプで増幅したもので
ある。

【０００４】図１０を参照して、フォトセンサに形成さ
れている色フィルタの配列は、図１０に示されるモザイ
ク状である。すなわち、水平走査方向にＭｇの色フィル
タが形成されたフォトセンサと、Ｇｒの色フィルタが形
成されたフォトセンサとが交互に配列さた行と、Ｙｅの
色フィルタが形成されたフォトセンサと、Ｃｙの色フィ
ルタが形成されたフォトセンサとが交互に配列された行
とがあり、これら２種類の行が垂直方向に交互に並べら
れている。Ｙｅ，Ｃｙの配列は行により互いにいれかわ
っている。

【０００５】電荷の読出しは以下のような形式で行なわ
れる。周知のように現行のＮＴＳＣ方式の画像信号処理
においては、いわゆる「飛越し走査」が行なわれてい
る。そして、たとえば奇数番目の水平走査線のみからな
るフィールド（以下「Ａフィールド」という）と、偶数
番目の水平走査線のみからなるフィールド（以下「Ｂフ
ィールド」という）とが交互に処理される。撮像素子１
では、このような方式に応じて以下のような方法で電荷
の読出しが行なわれる。

【０００６】Ａフィールドにおいては、図１０の右端に
示されるようにｎ番目の水平走査線は、隣接する２つの
行に配置されたＭｇとＹｅ、ＧｒとＣｙの色フィルタが
形成されたフォトセンサの蓄積した電荷を読出してそれ
ぞれ混合する。ｎ＋１番目の水平走査線の信号は、後続
する２本のフォトセンサの配列から、ＭｇとＣｙ，Ｇｒ
とＹｅの各フォトセンサの蓄積した電荷を同様にそれぞ
れ混合して読出す。一方、Ｂフィールドにおいては、混
合されるフォトセンサの配列が、Ａフィールドの場合と
は１段ずれる。すなわち、図１０の左端に示されている
ように、Ａフィールドのｎ番目の水平走査線の信号を出
力する２本の配列のうちの１本と、ｎ＋１番目の水平走
査線の信号を出力するための２本の配列のうちの１本と
が組合わされ、各配列の間の隣接するフォトセンサの蓄
積電荷が読出されて混合され、転送される。すなわち、
Ｂフィールドでは撮像素子１の出力する画像信号は、Ｙ
ｅとＭｇの色成分が混合された信号とＣｙとＧｒの色成
分が混合された信号とが点順次で配列されて形成された
水平走査線と、ＣｙとＭｇ，ＹｅとＧｒの各色成分が混
合された信号とが点順次で配列されて形成された水平走
査線とが線順次で並べられたものとなる。したがって、
カラー映像信号を作り出すためにはこれら各色成分から
いかにして色差信号Ｒ−Ｙ、Ｂ−Ｙを作り出すかが問題
となる。

【０００７】再び図８を参照して、色信号処理回路３５
は、撮像素子１から出力される画像信号を処理して色差
信号Ｒ−Ｙ、Ｂ−Ｙを出力するためのものであって、撮
像素子１の出力する画像信号から三原色信号Ｒ、Ｂ、Ｇ
を出力するための色分離回路３１と、それぞれ信号Ｒ、
Ｂ、Ｇを所定の増幅率で増幅するためのＲ増幅回路３
６、Ｂ増幅回路３７、Ｇ増幅回路３８と、それぞれＲ増
幅回路３６とＢ増幅回路３７とＧ増幅回路３８の出力す
る信号に対してγ補正を行なうためのγ補正回路３９、
４０、４１と、γ補正回路３９、４０、４１から与えら
れる信号Ｒ、Ｂ、Ｇに対して所定の演算を施して色差信
号Ｒ−Ｙ、Ｂ−Ｙを出力するための色差マトリクス回路
４２とを含む。これらの回路のうち、色分離回路３１が
本発明の対象となる回路である。

【０００８】図１０に示されるように、Ａフィールドに
おいてはｎ番めの水平走査線はＹｅとＭｇとの和信号と
ＣｙとＧｒとの和信号とが点順次で配列されたものであ
る。また、Ａフィールドのｎ＋１番目の水平走査線信号
は、ＣｙとＭｇとの和信号と、ＹｅとＧｒとの和信号と
が点順次で配列されたものである。一方、Ｂフィールド
のｎ番目の水平走査線は、ＭｇとＹｅとの和信号と、Ｇ
ｒとＣｙとの和信号とが点順次で配列されたものであ
る。Ｂフィールドのｎ＋１番目の水平走査線は、Ｍｇと
Ｃｙとの和信号と、ＧｒとＹｅとの和信号とが点順次で
配列されたものである。これら点順次で配列された信号
は、図１０の下部に示されている２つのサンプルホール
ドパルスＳＨＰ１とＳＨＰ２で定められるタイミングで
サンプリングすることにより相互に分離することができ
る。

【０００９】図１１を参照して、従来の色分離回路３１
は、それぞれ撮像素子１に接続され、撮像素子１から与
えられる画像信号をサンプルホールドパルスＳＨＰ１、
ＳＨＰ２に従ってサンプリングするための第１のサンプ
ルホールド回路２１および第２のサンプルホールド回路
２２と、サンプルホールド回路２１の出力からサンプル
ホールド回路２２の出力する信号を減算するための減算
回路２３と、減算回路２３の出力する信号を１Ｈ遅延さ
せるための１Ｈ遅延線２４と、減算回路２３の出力およ
び１Ｈ遅延線２４の出力に接続され、減算回路２３の出
力と１Ｈ遅延線２４の出力とを１Ｈごとに交互に選択し
て出力することにより、２つの色差信号ＥｒｙおよびＥ
ｂｙを出力するためのスイッチ２５と、サンプルホール
ド回路２１、２２の出力を加算するための加算回路２７
と、加算回路２７の出力を１Ｈ遅延させるための１Ｈ遅
延線２８と、加算回路２７の出力と１Ｈ遅延線２８によ
って１Ｈ遅延された加算回路２７の出力とを加算して輝
度信号Ｙとして出力するための加算回路２９と、スイッ
チ２５から出力される２つの色差信号ＥｒｙとＥｂｙ
と、加算回路２９から与えられる輝度信号Ｙとに対して
所定の演算を行なうことにより三原色信号ＲＢＧを出力
するためのマトリクス回路２６とを含む。

【００１０】図１２を参照して、マトリクス回路２６
は、それぞれ色差信号Ｅｒｙ、Ｅｂｙに所定の係数
Ｋ₃、Ｋ₄を乗算して出力するための乗算回路６８、６
９と、乗算回路６８、６９の出力する信号Ｋ₃Ｅｒｙ、
Ｋ₄Ｅｂｙを加算するための加算回路７０と、輝度信号
Ｙから加算回路７０の出力を減算して信号Ｇを出力する
ための減算回路７１と、輝度信号Ｙに予め定める係数Ｋ
₁、Ｋ₂をそれぞれ乗じて出力するための乗算回路６
５、６７と、色差信号Ｅｒｙに、乗算回路６５の出力を
加算して信号Ｒとして出力するための加算回路６４と、
色差信号Ｅｂｙに乗算回路６７の出力を加算して信号Ｂ
として出力するための加算回路６６とを含む。

【００１１】まず、この回路で行なわれる色分離の原理
を説明する。撮像素子１からサンプルホールド回路２
１、２２に供給される信号を以下のように表わす。

【００１２】

【数１】

【００１３】撮像素子１の出力は、図１３（ａ）に示さ
れるように、ｎライン目はＣ１、ＣＣ２の点順次信号、
ｎ＋１ライン目はＣ３、Ｃ４の点順次信号である。第１
のサンプルホールド回路２１は、図１０のサンプルホー
ルドパルスＳＨＰ１に従って入力信号をサンプルホール
ドする。したがって、サンプルホールド回路２１はｎラ
イン目はＣ１を、ｎ＋１ライン目はＣ３をそれぞれサン
プルホールドし、出力する。サンプルホールド回路２１
の出力は図１３（ｂ）に示されている。

【００１４】サンプルホールド回路２２は、図１０のサ
ンプルホールドパルスＳＨＰ２に従って入力信号をサン
プルホールドする。したがってサンプルホールド回路２
２は、ｎライン目はＣ２、ｎ＋１ライン目はＣ４信号を
サンプルホールドし出力する。この状態は図１３（ｃ）
に示されている。

【００１５】減算回路２３の出力は以下のようになる。

【００１６】

【数２】

【００１７】上述の信号は図１３（ｄ）に示されてい
る。加算回路２７の出力は以下のようになる。

【００１８】

【数３】

【００１９】加算回路２７の出力信号は図１３（ｈ）に
示されている。光の三原色をｒ（赤）、ｇ（緑）、ｂ
（青）とすると、Ｍｇ、Ｙｅ、Ｇｒ、Ｃｙは次のように
表わされる。

【００２０】

【数４】

【００２１】式（９）〜（１２）を式（５）〜（８）に
代入することにより、以下の式（１３）〜（１６）が得
られる。

【００２２】

【数５】

【００２３】一方、カラーカメラにおける輝度信号Ｙ
（Ｒ−Ｙ）色差信号Ｅｒｙおよび（Ｂ−Ｙ）色差信号Ｅ
ｂｙについて、次の式のように近似することが普通に行
なわれる。

【００２４】

【数６】

【００２５】式（５）、（６）、（１７）、（１８）を
参照することにより、減算回路２３の出力に色差信号Ｅ
ｒｙとＥｂｙが線順次信号として得られることがわか
る。一方、式（７）、（８）と式（１９）と参照するこ
とにより、加算回路２７の出力にＹ信号が得られること
がわかる。

【００２６】スイッチ２５は、１Ｈ遅延線２４とともに
前置補間回路をなしており、２つのスイッチ４８、４９
を含む。スイッチ４８の入力の一方は演算回路２３に、
他方は１Ｈ遅延線２４に接続されている。スイッチ４９
の２つの入力も同様に、減算回路２３の出力と１Ｈ遅延
線２４の出力とに接続されている。スイッチ４８、４９
は、その動作が相補的となるように構成されている。す
なわち、スイッチ４８が減算回路２３の出力を選択して
いるときには、スイッチ４９が１Ｈ遅延線２４の出力を
選択する。スイッチ４８が１Ｈ遅延線２４の出力を選択
しているときにはスイッチ４９は減算回路２３の出力を
選択している。

【００２７】前述の様に１Ｈ遅延線２４とスイッチ２５
とは前置補間回路を形成しており、減算回路２３の出力
として与えられるＥｒｙ／Ｅｂｙ線順次信号を、スイッ
チ４８、４９によりそれぞれ連続したＥｒｙ信号、Ｅｂ
ｙ信号として出力するためのものである。１Ｈ遅延線２
４は、減算回路２３の出力を１Ｈ遅延させ、図１３
（ｅ）に示される信号にしてスイッチ２５に与える。ス
イッチ４８は、減算回路２３と１Ｈ遅延線２４の出力の
うち、Ｃ１−Ｃ２信号のみ選択する。したがってスイッ
チ４８の出力として連続したＥｒｙ信号（Ｃ１−Ｃ２）
が得られる。この信号は図１３（ｆ）に示される。一
方、スイッチ４９は、減算回路２３の出力と１Ｈ遅延線
２４の出力とのうち、Ｃ３−Ｃ４信号のみ選択する。こ
れにより、スイッチ４９の出力として連続したＥｂｙ信
号（Ｃ３−Ｃ４）が得られる。この信号は図１３（ｇ）
に示されている。

【００２８】以上のように色差信号を得るために、撮像
素子から出力される線順次信号に対して補間が行なわれ
ている。そのため色差信号の垂直方向の解像度は、この
ままでは輝度信号Ｙより劣化していることになる。その
ため、Ｙ信号の解像度を色差信号の解像度に合わせる必
要がある。１Ｈ遅延線２８、加算回路２９はそのための
垂直方向のフィルタを形成する。すなわち、加算回路２
７から出力されたＹ信号は、１Ｈ遅延線２８によって１
Ｈ遅延され、加算回路２９によってＹ信号に再び加算さ
れる。これにより、Ｙ信号の解像度が色差信号の解像度
に合わせられる。加算回路２７の出力は図１３（ｉ）に
示されている。したがって加算回路２９の出力は、図１
３（ｊ）に示されるように、以下の式で表わされる。

【００２９】

【数７】

【００３０】以上のようにして得られた色差信号Ｅｒｙ
と色差信号Ｅｂｙと、輝度信号Ｙとはマトリクス回路２
６に加えられ、三原色信号Ｒ、Ｇ、Ｂに変換される。

【００３１】図１２を参照して、マトリクス回路２６は
以下のように動作する。三原色信号をそれぞれＲ、Ｇ、
Ｂとすると、Ｒ、Ｇ、ＢとＥｒｙ、Ｅｂｙ、Ｙとの間に
は以下のような関係が成立することがよく知られてい
る。

【００３２】

【数８】

【００３３】式（２１）〜（２３）を変形することによ
り、以下の式（２４）〜（２６）が得られる。

【００３４】

【数９】

【００３５】式（１７）〜（１９）から得られるＹ、Ｅ
ｒｙ、Ｅｂｙを式（２４）〜（２６）に代入すれば三原
色信号Ｒ、Ｇ、Ｂ信号を得ることができる。しかし、撮
像素子の特性として、上述の理論どおりの値を得ること
は実際には困難であるため、式（１７）〜（１９）に従
って得られた信号Ｙ、Ｅｒｙ、Ｅｂｙの相対的なレベル
は式（２１）〜（２３）のＹ、Ｅｒｙ、Ｅｂｙとは異な
っている。したがって通常、次の式（２７）〜（２９）
のように前述の係数Ｋ₁、Ｋ₂、Ｋ₃、Ｋ₄を用いて
Ｒ、Ｂ、Ｇを分離する。

【００３６】

【数１０】

【００３７】上述の係数Ｋ₁〜Ｋ₄は、撮像素子によっ
て定まる係数である。式（２７）〜（２９）を回路によ
り実現したのが図１２に示されるマトリクス回路２６で
ある。図１２を参照して、マトリクス回路２６は以下の
ように動作する。スイッチ２５の出力信号Ｅｒｙ、Ｅｂ
ｙと加算回路２９の出力するＹ信号（いずれも図１１参
照）とが、それぞれ加算回路６４および乗算回路６８、
加算回路６６および乗算回路６９、減算回路７１に与え
られる。信号Ｅｒｙは乗算回路６８によって係数Ｋ₃が
乗算され、Ｋ₃Ｅｒｙとして加算回路７０に与えられ
る。信号Ｅｂｙは乗算回路６９によって係数Ｋ₄が乗ぜ
られ、Ｋ₄Ｅｂｙとして加算回路７０に与えられる。加
算回路７０は入力される２つの信号を加算して（Ｋ ₃・
Ｅｒｙ＋Ｋ₄・Ｅｂｙ）として減算回路７１に与える。
減算回路７１は、Ｙ信号から加算回路７０の出力を減算
することにより、式（２９）で示される信号Ｇを出力す
る。

【００３８】一方、Ｙ信号は乗算回路６５によって係数
Ｋ₁が乗ぜられ、Ｋ₁Ｙとして加算回路６４に与えられ
る。加算回路６４は信号ＥｒｙにＫ₁Ｙを加算して、式
（２７）に示される信号Ｒを出力する。Ｙ信号はまた、
乗算回路６７によって係数Ｋ ₂が乗ぜられ、Ｋ₂Ｙとし
て加算回路６６に与えられる。加算回路６６は、信号Ｅ
ｂｙと乗算回路６７の出力とを加算し、式（２８）によ
って示される信号Ｂを出力する。

【００３９】以上のようにして撮像素子１の出力する信
号から、Ｒ、Ｇ、Ｂ信号が分離される。

【００４０】

【発明が解決しようとする課題】しかし、上述の従来の
色分離回路をデジタル化する場合、回路が非常に大規模
になってしまうという問題点があった。たとえば、図１
１の色分離回路には、図１２に示されるマトリクス回路
２６まで含めるとサンプルホールド回路が２個と、１Ｈ
遅延線が２個と、加算回路または減算回路が７個と、乗
算回路が４個必要である。これらのうち、サンプルホー
ルド回路、１Ｈ遅延線はともかく、乗算回路、加算回
路、減算回路などは、アナログ信号処理においてはそれ
ぞれ可変抵抗器、抵抗器による混合回路、反転増幅器お
よび加算回路によって比較的小規模な回路で実現可能で
ある。

【００４１】たとえば、図１４を参照して、加算回路
は、それぞれ抵抗値Ｒ１、Ｒ２の抵抗器５０、５１によ
って実現される。抵抗器５０の一端は信号Ａが入力さ
れ、抵抗器５１の一端には信号Ｂが入力されるものとす
る。抵抗器５０、５１のそれぞれの他端は互いに接続さ
れ、出力端子に接続されている。第１４図の回路におい
て、出力端子には、以下の式で定められる信号Ｃが得ら
れる。

【００４２】

【数１１】

【００４３】すなわち、アナログ回路においては図１４
に示されるような極めて簡単な回路で加算処理を行なう
ことができる。

【００４４】ところが、加算回路をデジタル回路で実現
しようとすると、非常に大規模な回路となってしまう。
たとえば、図１５には、キャリー先見４ビット加算器の
一例が示されている。図１５に示される４ビット加算器
は、２つの４ビット数ａ１ａ２ａ３ａ４、ｂ１ｂ２ｂ３
ｂ４と下位乗算器からのキャリー信号ｃ０とを入力さ
れ、２つの数の加算結果ｘ１ｘ２ｘ３ｘ４と、上位加算
器へのキャリー信号ｃ４とを出力するためのものであ
る。図１５を参照して、このキャリー先見４ビット加算
器は、キャリー信号ｃ０が入力されるインバータ１０１
と、各々信号ａ１、ｂ１が入力されるＮＯＲ回路１０２
とＮＡＮＤ回路１０３と、各々信号ａ２、ｂ２が入力さ
れるＮＯＲ回路１０４とＮＡＮＤ回路１０５と、各々信
号ａ３、ｂ３が入力されるＮＯＲ回路１０６とＮＡＮＤ
回路１０７と、各々信号ａ４、ｂ４が入力されるＮＯＲ
回路１０８とＮＡＮＤ回路１０９とを含む。

【００４５】図１５に示される加算器はさらに、加算結
果の最下位ビットｘ１を得るための、一方入力にはＮＡ
ＮＤ回路１０３の出力が、他方入力はＮＯＲ回路１０２
の出力の反転したものが入力されるＡＮＤゲート１１１
と、入力がインバータ１０１の出力に接続されたインバ
ータ１１０と、２つの入力がそれぞれＡＮＤゲート１１
１、インバータ１１０の出力に接続されたＥＸＯＲ回路
１３３とを含む。ＥＸＯＲ回路１３３の出力に最下位ビ
ットｘ１が得られる。同様にして各ビットｘ２〜ｘ４お
よびキャリー信号ｃ４を得るために、図１５に示される
ように各回路１１２〜１３６がこの加算器には含まれて
いる。この構造については、よく知られているためここ
ではその詳細は省略する。その動作についても同様であ
る。

【００４６】図１５を参照してすぐにわかるように、こ
の４ビット加算器は非常にたくさんの論理回路を必要と
する。さらに、キャリー計算のための回路も大規模なも
のとなっている。その上、図１５に示される回路では、
ただ４ビットの演算しか行なうことができない。通常デ
ジタル機器では８ビット程度のデータの演算を行なう必
要があるため、図１５に示される４ビット加算器を２つ
用意する必要がある。すなわち、図４に示されるアナロ
グ回路と比較すると、デジタル化すると回路は非常に大
規模なものとなってしまう。そのため、従来の色分離回
路は、デジタル化には適さないという問題点があった。

【００４７】それゆえにこの発明の目的は、従来の装置
よりもデジタル化に適した色分離回路を提供することで
ある。

【００４８】

【課題を解決するための手段】請求項１に記載の色分離
回路は、予め定める第１および第２の色成分の和を含む
第１の和信号と、予め定める第３および第４の色成分の
和を含む第２の和信号とを点順次で含む第１の画像信号
と、第１および第４の色成分の和を含む第３の和信号
と、第２および第３の色成分の和を含む第４の和信号と
を点順次で含む第２の画像信号とを１水平走査線ごとに
線順次で出力する撮像手段の線順次画像信号から、予め
定める三原色信号を分離するための色分離回路である。
この色分離回路は、それぞれ第１の画像信号と第２の画
像信号を同時化して第１および第２の同時化画像信号を
出力するための第１および第２の同時化手段と、各々第
１の同時化手段の出力に接続され、それぞれ第１および
第２のタイミング信号に応答して第１の同時化手段の出
力を保持する第１および第２のサンプルホールド回路
と、第２のサンプルホールド回路の出力に所定の係数を
乗算する第１の乗算回路と、第１の乗算回路の出力と第
１のサンプルホールド回路の出力とに接続された第１の
加算回路と、各々第２の同時化手段の出力に接続され、
それぞれ第１および第２のタイミング信号に応答して第
２の同時化手段の出力を保持する第３および第４のサン
プルホールド回路と、第４のサンプルホールド回路の出
力に所定の係数を乗算する第２の乗算回路と、第２の乗
算回路の出力と第３のサンプルホールド回路の出力とに
接続された第２の加算回路と、撮像手段から与えられる
連続する所定の複数の水平走査線の第１および第２の画
像信号を加算することにより第１および第３の和信号の
和信号と第２および第４の和信号の和信号とを点順次で
含む、同時化された第３の同時化画像信号を出力するた
めの第３の同時化手段と、各々第３の同時化手段の出力
に接続され、それぞれ第２および第１のタイミング信号
に応答して第３の同時化手段の出力を保持する第５およ
び第６のサンプルホールド回路と、第６のサンプルホー
ルド回路の出力に所定の係数を乗算する第３の乗算回路
と、第３の乗算回路の出力と第５のサンプルホールド回
路の出力とに接続された第３の加算回路とを含む。

【００４９】

【作用】請求項１に記載の色分離回路において必要とさ
れる加算回路は、第１、第２、第３の加算回路と第３の
同時化手段との４ヶ所のみである。同様に必要とされる
乗算処理は、第１、第２および第３の乗算回路の３ケ所
である。減算処理は必要とされない。デジタル化する場
合に特に大規模な回路を必要とする加算処理、乗算処
理、減算処理が従来と比較して少なく済む。

【００５０】

【実施例】図１は、本発明の一実施例に係る色分離回路
３１Ａのブロック図である。色分離回路３１Ａは、図８
に示される色分離回路３１に変えて色信号処理回路３５
に組込むことができる。

【００５１】図１に示される色分離回路３１Ａについて
説明する前に、本願発明の色分離回路の基本的原理を説
明する。式（１７）、（１９）を式（２７）に代入する
ことにより、次式を得る。

【００５２】

【数１２】

【００５３】また、式（１８）、（１９）を式（２８）
に代入することにより次式を得る。

【００５４】

【数１３】

【００５５】さらに式（１７）、（１８）、（２０）を
式（２９）に代入することにより次式を得る。

【００５６】

【数１４】

【００５７】前述のとおり係数Ｋ₃、Ｋ₄は、使用され
る撮像素子によって定まる係数である。しかし、後述の
ように撮像素子の分光特性を調整することにより、Ｋ₃
≒Ｋ ₄とすることが可能である。その場合には、式（３
３）は以下のように書き直すことができる。

【００５８】

【数１５】

【００５９】式（３１）、（３２）、（３４）におい
て、定数ｎ₁、ｎ₂、ｎ₃はそれぞれ利得を示す定数で
ある。したがって、これらは色分離回路の後の増幅処理
において調整するものとして無視すれば、結局以下の３
つの式（３５）〜（３７）に従って色分離ができること
になる。

【００６０】

【数１６】

【００６１】本発明は式（３５）〜（３７）に従って色
分離回路を実現するものである。図１を参照して、本発
明に係る色分離回路３１Ａは、図２に示されるスイッチ
ングパルスＳＷＰと図３に示される２つのサンプルホー
ルドパルスＳＨＰ１、ＳＨＰ２などを出力するためのタ
イミング信号発生回路１７と、撮像素子１の出力する画
像信号を１Ｈ遅延させるための１Ｈ遅延線２と、撮像素
子１の出力と１Ｈ遅延線２の出力とに接続され、タイミ
ング信号発生回路１７から与えられるスイッチングパル
スＳＷＰに応答して、撮像素子１からの出力を同時化す
ることにより２つの同時化された画像信号を出力するた
めのスイッチ３とを含む。スイッチ３は、ともに入力の
一方が撮像素子１の出力に、入力の他方が１Ｈ遅延線２
の出力に接続され、スイッチングパルスＳＷＰに応答し
て相補的に入力信号を切換えて出力するためのスイッチ
１８、１９を含む。

【００６２】色分離回路３１Ａはさらに、スイッチ１８
の出力に接続され、それぞれサンプルホールドパルスＳ
ＨＰ１、ＳＨＰ２によって規定されるタイミングで同時
化された画像信号をサンプルホールドし出力するための
サンプルホールド回路４、５と、サンプルホールド回路
５の出力に接続され、式（３５）に示された、予め定め
られる係数ｍ₁をサンプルホールド回路５の出力に乗じ
て出力するための乗算回路６と、サンプルホールド回路
４の出力と乗算回路６の出力とを加算して信号Ｒとして
出力するための加算回路７と、それぞれスイッチ１９の
出力に接続され、それぞれサンプルホールドパルスＳＨ
Ｐ１、ＳＨＰ２によって規定されるタイミングでスイッ
チ３２の出力をサンプルホールドして出力するためのサ
ンプルホールド回路８、９と、サンプルホールド回路９
の出力に接続され、式（３６）に示される、予め定めら
れる係数ｍ₂をサンプルホールド回路９の出力に乗じて
出力するための乗算回路１０と、サンプルホールド回路
８および乗算回路１０の出力に接続され、サンプルホー
ルド回路８の出力と乗算回路１０の出力とを加算して信
号Ｂとして出力するための加算回路１１とを含む。

【００６３】色分離回路３１Ａは、式（３７）を実現す
るために、さらに撮像素子１の出力と１Ｈ遅延線２の出
力とに接続され、これら出力を加算するための加算回路
１２と、それぞれ加算回路１２の出力に接続され、サン
プルホールドパルスＳＨＰ２、ＳＨＰ１によって規定さ
れるタイミングで、加算回路１２の出力をサンプルホー
ルドし出力するためのサンプルホールド回路１３、１４
と、サンプルホールド回路１４の出力に接続され、式
（３７）に示される、予め定められる係数ｍ₃をサンプ
ルホールド回路１４の出力に乗じて出力するための乗算
回路１５と、サンプルホールド回路１３と乗算回路１５
との出力に接続され、サンプルホールド回路１３の出力
と乗算回路１５の出力とを加算することにより、信号Ｇ
を出力するための加算回路１６とを含む。

【００６４】以上の各回路のうち、１Ｈ遅延線２とスイ
ッチ１８によって第１の同時化手段が、１Ｈ遅延線２と
スイッチ１９とによって第２の同時化手段が形成され
る。また、１Ｈ遅延線２と加算回路１２とによって第３
の同時化手段が形成される。回路４〜７が第１の演算手
段に、回路８〜１１が第２の演算手段に、回路１３〜１
６が第３の演算手段にそれぞれ相当する。

【００６５】撮像素子１から色分離回路３１Ａに入力さ
れる信号（ａ）は、図２（ａ）に示されるような構成と
なっている。すなわち、この信号のｎライン目は式
（１）、（２）で示される信号Ｃ１、Ｃ２が点順次とな
って含まれている。またｎ＋１ライン目には、式
（３）、（４）で示される信号Ｃ３、Ｃ４が点順次とな
って含まれている。この信号はスイッチ１８、１９の一
方の入力端子と、加算回路１２の入力の一方と、１Ｈ遅
延線２の入力とにそれぞれ与えられる。

【００６６】１Ｈ遅延線２から出力される信号（ｂ）
は、図２（ｂ）に示されるように、図２（ａ）に示され
る信号を１Ｈ分遅延させたものである。したがって、ｎ
ライン目には、式（３）、（４）で示される信号Ｃ３、
Ｃ４が点順次で含まれ、ｎ＋１ライン目には式（１）、
（２）で示される信号Ｃ１、Ｃ２が点順次で含まれてい
る。この信号は、スイッチ１８、１９、加算回路１２
の、撮像素子１の出力が接続されていない方の入力に与
えられる。

【００６７】スイッチ１８は、スイッチングパルスＳＷ
Ｐがハイレベルのときには撮像素子１の出力を、ローレ
ベルのときには１Ｈ遅延線２の出力をそれぞれ選択し、
同時化信号（ｃ）として出力する。すなわち、スイッチ
１８は常にＣ１、Ｃ２の点順次信号を出力するように接
続を切換える。スイッチ１８の出力（ｃ）は図３（ｃ）
に示されるようになる。

【００６８】これに対し、スイッチ１９は、スイッチン
グパルスＳＷＰがハイレベルのときには１Ｈ遅延線２の
出力を、ローレベルのときには撮像素子１の出力をそれ
ぞれ選択するように切換えられる。したがって、スイッ
チ１９の出力信号（ｄ）は、図３（ｄ）に示されるよう
に、常にＣ３、Ｃ４の点順次信号を含む同時化信号とな
る。

【００６９】したがって、サンプルホールド回路４、５
には、ともに図３（ｃ）によって示される信号が、サン
プルホールド回路８、９にはともに図３（ｄ）によって
示される信号がそれぞれ入力される。サンプルホールド
回路４、８は、図３のサンプルホールドパルスＳＨＰ１
によって規定されるタイミングで入力信号をサンプルホ
ールドし、それぞれ加算回路７、１１に与える。したが
って、サンプルホールド回路４から出力される信号
（ｅ）は、図４（ｅ）に示されるようにＣ１のみが含ま
れる。同様にサンプルホールド回路８から出力される信
号は、図４（ｇ）に示されるように、Ｃ３のみを含む。

【００７０】サンプルホールド回路５、９は、図３に示
されるサンプルホールドパルスＳＨＰ２によって規定さ
れるタイミングでそれぞれの入力信号をサンプルホール
ドし乗算回路６、１０に出力する。したがって、サンプ
ルホールド回路５の出力信号（ｆ）は、図４（ｆ）に示
されるようにＣ２のみを含む。同様にサンプルホールド
回路９の出力（ｈ）は、図４（ｈ）に示されるようにＣ
４のみを含む。

【００７１】乗算回路６は、サンプルホールド回路５か
ら与えられる信号Ｃ２に予め定められる係数ｍ₁を乗
じ、ｍ₁Ｃ２として加算回路７に与える。加算回路７は
サンプルホールド回路４の出力するＣ１と乗算回路６の
出力するｍ₁Ｃ２とを加算し、Ｃ１＋ｍ₁Ｃ２を出力す
る。この信号は式（３５）に示されるように、三原色の
うちのＲに相当する。

【００７２】乗算回路１０は、サンプルホールド回路９
から与えられるＣ４に、予め定められる係数ｍ₂を乗
じ、ｍ₂Ｃ４として加算回路１１に与える。加算回路１
１はサンプルホールド回路８からのＣ３と、乗算回路１
０からのｍ₂Ｃ４とを加算し、Ｃ３＋ｍ₂Ｃ４として出
力する。この値は式（３６）で示されるように、三原色
のうちのＢに相当する。

【００７３】加算回路１２は、図２（ａ）に示される信
号と図２（ｂ）に示される１Ｈ遅延された信号とを加算
する。したがって加算回路１２の出力（ｉ）は、図５
（ｉ）に示されるように、Ｃ１＋Ｃ３、Ｃ２＋Ｃ４を点
順次で含む信号となる。この信号はサンプルホールド回
路１３、１４に与えられる。

【００７４】サンプルホールド回路１３は、図５に示さ
れるサンプルホールドパルスＳＨＰ２によって規定され
るタイミングで入力信号をサンプルホールドし、出力す
る。したがって、サンプルホールド回路１３の出力信号
（ｊ）は、図６（ｊ）に示されるように、Ｃ２＋Ｃ４の
みを含む信号となる。

【００７５】一方、サンプルホールド回路１４は、図５
に示されるサンプルホールドパルスＳＨＰ１によって規
定されるタイミングで入力信号をサンプルホールドし出
力する。したがって、サンプルホールド回路１４の出力
信号（ｋ）は、図６（ｋ）に示されるようにＣ１＋Ｃ３
のみを含む信号となる。この信号は乗算回路１５に与え
られる。

【００７６】乗算回路１５は、サンプルホールド回路１
４から与えられるＣ１＋Ｃ３に、予め定められる係数ｍ
₃を乗じ、ｍ₃（Ｃ１＋Ｃ３）として加算回路１６に与
える。

【００７７】加算回路１６は、サンプルホールド回路１
３から与えられるＣ２＋Ｃ４と乗算回路１５の出力する
ｍ₃（Ｃ１＋Ｃ３）を加算し、（Ｃ２＋Ｃ４）＋ｍ
₃（Ｃ１＋Ｃ３）として出力する。この出力は、式（３
７）に示される、三原色のうちの残りのＧにほかならな
い。

【００７８】以上のようにして得られたＲ、Ｂ、Ｇの三
原色信号は、前述のようにその利得を調整する必要があ
る。しかし、この調整は図８に示されるＲ増幅回路３
６、Ｂ増幅回路３７、Ｇ増幅回路３８で容易に行なうこ
とができる。

【００７９】以上のようにして、図１に示される色分離
回路３１Ａを用いることによって、式（３５）〜（３
７）で表わされるＲ、Ｂ、Ｇ信号を得ることができる。
図１を参照してすぐにわかるように、色分離回路３１Ａ
が必要とする回路数は、サンプルホールド回路が６個、
１Ｈ遅延線が１個、加減算回路が合計４個、乗算回路が
合計３個である。図１１および図１２に示されている従
来の色分離回路と比較して、サンプルホールド回路は４
個増加しているものの、１Ｈ遅延線、乗算回路はそれぞ
れ１個ずつ、加減算回路は３個減少している。サンプル
ホールド回路は、デジタル信号処理の場合にはＤフリッ
プフロップを用いて簡単に実現することができるため、
サンプルホールド回路の数の増加は全く問題にならな
い。加減算回路、乗算回路など、大規模な回路を必要と
する処理が減少しているため、デジタル化する際により
有利な色分離回路を提供することができる。

【００８０】なお、前述の様にこの色分離回路を実現す
るためには、撮像素子の係数Ｋ₃，Ｋ₄に、Ｋ₃≒Ｋ₄
なる関係の存在が必要である。各フィルタＭｇ、Ｙｅ、
Ｇ、Ｃｙとしては、たとえば図７に示されるような分光
レスポンスを有するものが知られている。各フィルタの
分光特性を変更すれば、それに対応したフォトセンサの
出力が変化し、したがって式（１）〜（４）に示される
Ｃ１〜Ｃ４の値が変化する。それに伴って、式（２９）
における係数Ｋ₃、Ｋ₄の値も変化する。前述の式（３
４）を得るための仮定として、Ｋ₃≒Ｋ₄とすることが
述べられているが、Ｋ₃とＫ₄を完全に一致させるため
の一般的な方法は知られていない。しかし、図７に示さ
れる分光特性を有する色フィルタの組合わせを用いた場
合、Ｋ₃≒Ｋ₄となることがわかっている。したがっ
て、少なくとも図７に示される分光特性を有する色フィ
ルタの組合わせを用いることにより、本発明を実施する
ことができる。

【００８１】以上、この発明の一実施例が図面を参照し
て説明された。しかし、この発明は上述の実施例には限
定されず、これ以外にも種々の変形を加えて実施するこ
とができることは言うまでもない。

【００８２】

【発明の効果】以上のように請求項１に記載の色分離回
路においては、デジタル化する場合に特に大規模な回路
を必要とする加減算処理、乗算処理が従来と比較して少
なくて済む。そのため、デジタル化した場合に従来の色
分離回路よりも回路規模を小さくすることができ、装置
のデジタル化がより容易になる。

【００８３】その結果、デジタル化により適した色分離
回路を提供することができる。

【図面の簡単な説明】

【図１】この発明の一実施例に係る色分離回路の回路ブ
ロック図である。

【図２】色分離回路の動作を示す模式的波形図である。

【図３】色分離回路の動作を示す模式的波形図である。

【図４】色分離回路の動作を示す模式的波形図である。

【図５】色分離回路の動作を示す模式的波形図である。

【図６】色分離回路の動作を示す模式的波形図である。

【図７】撮像素子の分光フィルタの分光レスポンスを示
す図である。

【図８】色分離回路を有するビデオカメラのブロック図
である。

【図９】撮像素子の模式的ブロック図である。

【図１０】色フィルタの配列およびサンプルホールドパ
ルスの波形を示す模式図である。

【図１１】従来の色分離回路のブロック図である。

【図１２】従来の色分離回路のマトリクス回路のブロッ
ク図である。

【図１３】従来の色分離回路の動作を示す模式的波形図
である。

【図１４】アナログ回路における加算回路の模式的回路
図である。

【図１５】キャリー先見４ビット加算器の一例のブロッ
ク図である。

【符号の説明】

１撮像素子２１Ｈ遅延線３スイッチ４、５、８、９、１３、１４サンプルホールド回路６、１０、１５乗算回路７、１１、１２、１６加算回路１７タイミング信号発生回路３１Ａ色分離回路

Claims

(57)【特許請求の範囲】

【請求項１】予め定める第１および第２の色成分の和
を含む第１の和信号と、予め定める第３および第４の色
成分の和を含む第２の和信号とを点順次で含む第１の画
像信号と、前記第１および第４の色成分の和を含む第３
の和信号と、前記第２および第３の色成分の和を含む第
４の和信号とを点順次で含む第２の画像信号とを１水平
走査線ごとに線順次で出力する撮像手段の線順次画像信
号から、予め定める三原色信号を分離するための色分離
回路であって、それぞれ前記第１の画像信号と前記第２の画像信号を同
時化して第１および第２の同時化画像信号を出力するた
めの第１および第２の同時化手段と、各々前記第１の同時化手段の出力に接続され、それぞれ
第１および第２のタイミング信号に応答して前記第１の
同時化手段の出力を保持する第１および第２のサンプル
ホールド回路と、前記第２のサンプルホールド回路の出力に所定の係数を
乗算する第１の乗算回路と、前記第１の乗算回路の出力と前記第１のサンプルホール
ド回路の出力とに接続された第１の加算回路と、各々前記第２の同時化手段の出力に接続され、それぞれ
前記第１および第２のタイミング信号に応答して前記第
２の同時化手段の出力を保持する第３および第４のサン
プルホールド回路と、前記第４のサンプルホールド回路の出力に所定の係数を
乗算する第２の乗算回路と、前記第２の乗算回路の出力と前記第３のサンプルホール
ド回路の出力とに接続された第２の加算回路と、前記撮像手段から与えられる連続する所定の複数の水平
走査線の前記第１および第２の画像信号を加算すること
により前記第１および第３の和信号の和信号と前記第２
および第４の和信号の和信号とを点順次で含む、同時化
された第３の同時化画像信号を出力するための第３の同
時化手段と、各々前記第３の同時化手段の出力に接続され、それぞれ
前記第２および第１のタイミング信号に応答して前記第
３の同時化手段の出力を保持する第５および第６のサン
プルホールド回路と、前記第６のサンプルホールド回路の出力に所定の係数を
乗算する第３の乗算回路と、前記第３の乗算回路の出力と前記第５のサンプルホール
ド回路の出力とに接続された第３の加算回路とを含む色
分離回路。