JP2959535B2

JP2959535B2 - 間欠制御受信回路

Info

Publication number: JP2959535B2
Application number: JP9254969A
Authority: JP
Inventors: 友宏藤井
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1997-09-19
Filing date: 1997-09-19
Publication date: 1999-10-06
Anticipated expiration: 2017-09-19
Also published as: GB9820471D0; GB2330275A; GB2330275B; JPH1198070A; US6223024B1

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は受信回路に関し、特
に周波数復調回路のような低消費電流化を目的として間
欠制御動作させる周波数復調回路のような間欠制御受信
回路に関する。

【０００２】

【従来の技術】近年の、携帯電話や無線選択呼出受信機
等の携帯端末機器は、より小型軽量化、より低消費電流
化へと技術が進んでいる。そのうち、小型軽量化では電
源電池の小型化が一つの方法であり、低消費電流化の一
方法としては、受信機動作をある一定周期でＯＮ／ＯＦ
Ｆさせる間欠制御動作といわれるものが一般的となって
いる。この間欠制御動作は、電源電池の小型化に伴う寿
命時間の短縮を改善するものであり、電池容量は、Ａｈ
（Ampere-hour ）という単位で表され、単位時間当たり
の消費電流で電池寿命が算出できる。すなわち、図９
（ａ）に示すような時間タイミングで、受信機を間欠制
御させた場合、単位時間当たりを積分した平均消費電流
は図９（ｂ）の様になり、間欠制御をせず常時動作させ
た場合が、最も消費電流が多くなる。したがって、電池
寿命は図９（ｃ）の様になり、間欠制御が無い場合が単
位時間当たりの消費電流が最も多いため、電池寿命とし
ては短くなる。一方、受信機のＯＮ／ＯＦＦのタイミン
グを、１：１で間欠制御させた場合の単位時間当たりの
消費電流は、間欠制御無しと比較して約１／２（傾きが
１／２）になるため、電池寿命も約２倍になる。このよ
うに、間欠制御動作の比率を高めるほど、つまりＯＦＦ
のトータル時間が長いほど電池寿命が長くなる。なお、
この間欠制御動作が可能な場合は、受信機がＯＦＦの状
態で必要なデータが送信されない場合に限られる。つま
り、送信データがいくつかのグループに分けられ、ある
グループ内のデータのみ受信すればいい通信システムに
限られることは言うまでもない。

【０００３】一方、この種の携帯機器では、電池容量の
低下につれて機器としての正常動作が得られなくなるた
め、正常な動作を維持するために電池の消耗程度を知ら
せる必要があり、アラームやディスプレイ表示により電
池容量低下を報知する構成が備えられている。例えば、
無線選択呼出受信機では、アラーム又はディスプレイ表
示により電池交換のタイミングを知らせている。この電
池交換を報知する回路には、低電圧検出回路が用いられ
ており、この種の無線選択呼出受信機においては中間周
波数増幅回路、又は、単に復調回路と言い、ＩＦＩＣと
呼ばれる回路に適用されている。

【０００４】図１０に、従来のＩＦＩＣのブロック回路
図を示す。このＩＦＩＣは、周波数変調された入力信号
の振幅レベルを所定のレベルに制限する振幅制限回路１
０１と、この振幅制限回路１０１の出力信号を復調する
周波数復調回路１０２と、復調された信号から低周波数
信号をろ波する低域ろ波回路１０３と、この低域ろ波回
路１０３の遮断周波数を切り替えるスイッチ回路１０６
と、復調された信号をデジタル出力するデータ出力回路
１０４と、電源電圧が低下した時にその旨を報知する低
電圧検出回路１０５とを備えており、前記低電圧検出回
路１０５の出力とデータ出力回路１０４の出力は、それ
ぞれ個別に制御回路１０７に入力される。制御回路１０
７では、これらのデータ出力と低電圧検出出力に基づい
て、信号出力及び電池容量低下報知を実行する動作を制
御する。

【０００５】なお、前記低電圧検出回路１０５として
は、例えば、図１１（ａ）に示すように、内蔵電池１１
０の電圧に追従されるバイアス回路１１１と、一定電圧
に保持される基準電圧回路１１２と、これらバイアス回
路１１１の電圧と基準電圧回路１１２の基準電圧とを比
較するコンパレータ回路１１３とで構成される。この低
電圧検出回路では、図１１（ｂ）に示す様に、基準電圧
回路１１２の電圧値をＶｌとし、電池容量が低下してバ
イアス回路１１１の電圧が低下され、このバイアス回路
１１１の電圧がＶｌまで低下した場合、コンパレータ回
路１１３のしきい鮭と一致するため、コンパレータ回路
１１３の出力が反転する。この反転信号が前記低電圧検
出回路１０５から制御回路１０７に入力され、制御回路
１０７がアラームを発生させる。

【０００６】ところで、前記したＩＦＩＣでは、前記デ
ータ出力回路１０４と低電圧検出回路１０５において図
３（ｂ）に示すタイミングでの動作が行われている。送
信データを受信してデータを出力するデータ出力回路１
０４では、時刻ｔｌで必要な送信データが送られてくる
ものとすれば、受信機動作ＯＮのタイミングもｔｌであ
れば最も効率がよい。しかしながら、受信機がＯＦＦか
らＯＮに変化した時に、受信機が正常に動作をするため
にはある一定の時間を要する。この時間は、受信機の立
ち上がり時間と言われ、受信機の局部発振回路の立ち上
がり時間言われる。このため、この局部発振回路立ち上
がり時間ｔｓだけ、ｔ１よりも前の時刻ｔ０に受信機を
ＯＮにすることが必要であり、これに伴って前記データ
出力回路１０４も時刻ｔ０から動作が開始されることに
なる。しかしながら、データ出力回路１０４では、前記
したように時刻ｔｌのタイミングで動作させればよく、
ｔ０にて動作させても前記ｔｓ間のデータは必要ないデ
ータであり、無駄な電流を消費することになる。したが
って、少なくともこの間はデータ出力回路の動作を停止
させる間欠制御動作を行うことが好ましい。このことは
低電圧検出回路１０５に関しても同じであり、従来では
受信機動作時間内は常に低電圧検出動作を行っている
が、低電圧検出回路１０５は受信機の動作時間中のある
タイミングのみ低電圧検出動作を行えば充分であるた
め、データ出力回路１０４と同様に、低電圧検出回路１
０５を間欠制御動作させることが考えられる。

【０００７】

【発明が解決しようとする課題】このように、データ出
力回路や低電圧検出回路を間欠制御動作することが好ま
しいことは理解できるが、実際にこれらの回路を間欠制
御動作するためには、各回路に間欠制御動作を行うため
の専用の端子を設ける必要が生じる。しかしながら、こ
れらの回路を構成しているＬＳＩでは、そのパッケージ
のサイズ及び端子数には規定値があり、任意に設定でき
るものではなく、端子１つのみを増加させることを取っ
ても、これを容易に実現することは困難である。仮に、
要求通りのパッケージを制作しようとした場合には、回
路設計、パッケージ設計を最初から全てやり直す必要が
あり、開発工数、開発費用等がかかることになる。した
がって、従来では、新たな受信機を設計、製作する場合
にのみ間欠制御動作を実現しており、既存のＬＳＩを用
いたＩＦＩＣにおいて間欠制御動作を実現し、低消費電
流化を実現することは不可能に近いという問題が生じて
いる。

【０００８】本発明の目的は、新たに外部端子を増やす
ことなく、低電圧検出回路及びデータ出力回路を間欠制
御動作可能としてその低消費電流化を実現した間欠制御
受信回路を提供することにある。

【０００９】

【課題を解決するための手段】本発明の受信回路は、受
信されかつ復調された信号をデジタル信号として出力す
るデータ出力回路と、電源電圧の低下を検出する低電圧
検出回路と、タイミング信号が入力される制御端子を有
する制御スイッチ回路と、前記データ出力回路の出力信
号と前記低電圧検出回路の出力信号が入力される制御回
路を有しており、前記制御スイッチ回路は前記制御端子
に入力されるタイミング信号の論理状態によって前記デ
ータ出力回路と低電圧検出回路を選択的に動作し、かつ
前記制御回路は前記タイミング信号の論理状態によって
前記データ出力回路の出力と低電圧検出回路の出力とを
認識するようにそれぞれ構成されていることを特徴とす
る。また、本発明の他の受信回路は、前記低電圧検出回
路と前記データ出力回路が、少なくとも３つの入力端子
と少なくとも２つの負荷電流源により動作するコンパレ
ータ回路で構成され、前記制御スイッチ回路は前記コン
パレータ回路を制御して前記低電圧検出回路とデータ出
力回路とを選択的に動作し、かつ前記制御回路は前記コ
ンパレータ回路の状態によって前記データ出力回路の出
力と低電圧検出回路の出力とを認識するようにそれぞれ
構成されていることを特徴とする。

【００１０】ここで、前記データ出力回路と低電圧検出
回路の入出力端はそれぞれ半導体集積回路装置の内部回
路として前記制御スイッチ回路及び制御回路に接続さ
れ、前記制御スイッチ回路の制御端子が前記半導体集積
回路装置の外部端子として構成される。また、前記制御
端子には、一定周期でＨｉレベル、Ｌｏｗレベルが交番
的に制御されたタイミング信号が入力される。さらに、
前記低電圧検出回路は、受信機動作がＯＮされた時点か
ら所定の時間の経過前にＯＮ動作され、前記データ出力
回路は前記受信機動作のＯＮ時点から前記所定の時間の
経過後にＯＮ動作されるようにタイミング制御される。

【００１１】制御スイッチ回路に設けられた制御端子に
入力される信号の論理レベルによってデータ出力回路と
低電圧検出回路を選択的に動作させ、かつこれらデータ
出力回路の出力と低電圧検出回路の出力が入力される制
御回路では、制御スイッチ回路によっていずれの出力が
入力されたかを認識することが可能となる。このため、
受信回路をＬＳＩ化した場合に外部出力端子を増やすこ
となく、データ出力回路と低電圧検出回路の間欠動作を
可能とし、低消費電流化が実現できる。

【００１２】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明を受信機のＩＦＩＣに
適用した第１の実施形態のブロック回路図である。この
ＩＦＩＣは、周波数変調された入力信号の振幅レベルを
所定のレベルに制限する振幅制限回路１と、この振幅制
限回路１の出力信号を復調する周波数復調回路２と、復
調された信号の低周波信号をろ波する低域ろ波回路３
と、復調された信号をデジタル出力するデータ出力回路
４と、電池電圧が基準電圧よりも低下したことを検出す
る低電圧検出回路５と、制御端子Ｔ１に入力される制御
信号に基づいて前記データ出力回路４と低電圧検出回路
５を間欠制御動作させ、かつ各回路の出力を選択する制
御スイッチ回路６と、前記低電圧検出回路５とデータ出
力回路４の出力がそれぞれ入力することができるように
各回路の出力端にその入力端を接続した制御回路７とを
備えている。すなわち、前記制御回路７は、前記制御ス
イッチ回路６の動作により、前記データ出力回路４から
の出力信号と、前記低電圧検出回路５からの検出信号と
を個々に認識し、その上でこれら認識した信号に基づい
てデータ出力の制御と低電圧報知の制御を実行するよう
に構成されている。なお、前記振幅制限回路１から低域
ろ波回路３までの動作については、従来から提供されて
いるＦＭ復調回路の動作と同様であるため、その説明は
省略する。

【００１３】図２は、前記ＩＦＩＣにおける間欠制御動
作を説明するためのフローチャートである。図外のタイ
ミング制御回路から制御スイッチ回路６の制御端子Ｔ１
にハイ（Ｈｉ：「１」）またはロー（Ｌｏｗ：「０」）
のタイミング信号が入力される（Ｓ１０）。そして、前
記制御回路７では、入力される信号として、前記タイミ
ング信号が「１」の場合は、低電圧検出回路５がＯＮ
し、データ出力回路４がＯＦＦする。これにより、低電
圧検出回路５から低電圧検出信号が出力され、これと同
時に制御回路７は入力される信号が低電圧検出回路５か
らの出力であるとして認識する。そして、低電圧検出信
号に基づいて、電池容量が規定容量よりも低下したとき
にアラームやディスプレイ表示により電池容量の低下を
報知する（Ｓ１１〜Ｓ２０）。なお、この低電圧検出回
路５での動作については図１１に示した従来と同様であ
るためその説明は省略する。一方、前記タイミング信号
が「０」の場合は、低電圧検出回路５がＯＦＦし、デー
タ出力回路４がＯＮする。これにより、データ出力回路
４からは受信して復調されたデータ信号が出力され、制
御回路７はこの入力される信号がデータ出力からの出力
であるとして認識する。そして、データ出力を図外の回
路に出力し、所要のデータ処理を実行する（Ｓ２１〜Ｓ
２４）。

【００１４】図３（ａ）は前記した低電圧検出回路５と
データ出力回路４の制御タイミングを示す図である。同
図において、送信データ及び受信機動作のタイミングに
関しては、従来技術と同様のため省略する。また、制御
回路タイミングは、低電圧検出回路５とデータ出力回路
４のタイミングを示している。時刻ｔｌにおいて受信機
動作のＯＮと同じタイミングで、制御回路タイミングの
制御論理がＨｉとなる。この制御論理Ｈｉを受けて、低
電圧検出回路５がＯＮとなり、低電圧検出回路５が動作
する。なお、この間は、データ出力回路４はＯＦＦ状態
である。そして、時刻ｔａのタイミングで、制御回路７
が低電圧検出結果を認識し、低電圧検出出力がＨｉであ
れば電池容量が少ないと見なし、アラーム等によりその
旨を知らせる。この低電圧検出回路の動作は、ｔｓ−ｔ
ｓ２の短い周期であり、他の時間Ｔ＋ｔｓはＯＦＦ状態
のため、このＴ＋ｔｓ時間分低消費電流化でき電池寿命
が長くなる。また、時刻ｔｂのタイミングで、制御論理
がＨｉからＬｏｗに変化する。この制御論理Ｌｏｗを受
けて、データ出力回路４がＯＮとなり、データ出力回路
４が動作する。なお、時間ｔｓ２はデータ出力回路４の
立ち上がり時間を考慮し、ｔｌ≠ｔｂとしている。ｔ０
にて受信機が立ち上がり、最も立ち上がり時間を要する
局部発振回路は時刻ｔｌでは動作可能なため、送信され
たデータを復調し、データ出力することが可能となる。
ｔｓ−ｔｓ２区間はデータ出力回路が動作していないた
め、この区間分低消費電流化が可能である。

【００１５】図４は本発明の一実施形態のＩＦＩＣの具
体例を示す回路図である。同図において、破線内はデー
タ出力回路４、一点鎖線内は低電圧検出回路５、また二
点鎖線内は制御スイッチ回路６をそれぞれ示している。
この回路において、Ｑｌ〜Ｑ２９はＭＯＳトランジス
タ、Ｒｌ，Ｒ２は抵抗、Ｉ１，Ｉ２は負荷電流源を示
す。また、低電圧検出回路５内には第１基準電圧回路９
Ａとバイアス回路８が設けられ、データ出力回路４内に
は第２基準電圧回路９Ｂが設けられる。なお、本回路に
おいてはＩ１＞Ｉ２とする。

【００１６】この回路において、先ず制御スイッチ回路
６の制御端子Ｔ１に「１」のタイミング信号が入力され
たとき、すなわちＱｌのベース入力がＨｉの状態となる
と、Ｑ１はＯＮ状態となり、その負荷電流源Ｉ１と等し
い電流が、Ｑ２，Ｑ３のカレントミラー回路のコレタタ
及び、Ｑ４，Ｑ５，Ｑ８のカレントミラー回路のコレク
タに流れる。ここで、各トランジスタのｈfe＝１００と
しベース電流は無視している。ここで、Ｑ８は低電圧検
出回路５の負荷電流源トランジスタであるため、Ｑ８の
コレタタ電流が流れることで低電圧検出回路５が動作す
る。また、負荷電流源Ｉ２をカレントミラー回路が受け
てＱ８に電流が流れるが、Ｉ１＞Ｉ２のためにＱ８のコ
レタタ電流はすべてＱ５に引き込まれ、Ｑ１９には電流
が流れ込まない。Ｑ１９に電流が流れ込まないため、そ
のカレントミラー回路で横成されるＱ２０にも電流は流
れない。ここで、Ｑ２０はデータ出力回路４の負荷電流
源トランジスタのため、Ｑ２０に電流が流れないことで
データ出力回路４は動作しない。データ出力回路４が動
作しないことで、Ｑ２９にも電流は流れず出力インピー
ダンスが高くなり、出力部分の論理は低電圧検出回路５
の状態のみに依存する。

【００１７】今、電池容量が十分多い場合、すなわち電
源電圧が高い場合について考える。基準電圧回路は電池
電圧によらず一定であり、バイアス回路電圧＞基準電圧
電圧となる。この場合、Ｑ９はＯＦＦ、Ｑ１０はＯＮと
考えればよく、Ｑ１３，Ｑ１４，Ｑ１６，Ｑ１５と電流
が流れることでＱ１７，Ｑ１８に電流が流れ、Ｑｌｌ，
Ｑ１２は電流が流れない。したがって出力はＬｏｗとな
る。また、電池容量が少ない場合、すなわち電池電圧が
低い場合には、バイアス回路電圧＜基準電圧となる。こ
の場合、Ｑ９はＯＮ、Ｑ１０はＯＦＦと考えればよく、
Ｑ１３，Ｑ１４，Ｑ１６，Ｑ１５と電流が流れないこと
でＱ１７，Ｑ１８に電流が流れなくなる。したがって出
力はＨｉとなる。

【００１８】次に、制御スイッチ回路６の制御端子Ｔ１
に「０」のタイミング信号が入力されたとき、すなわち
Ｑｌのベース入力がＬｏｗの状態になると、ＱｌがＯＦ
Ｆすることで、負荷電流源Ｉ１は、Ｑ２，Ｑ３のカレン
トミラー回路及び、Ｑ４，Ｑ５，Ｑ８のカレントミラー
回路には供給されなくなる。ここで、Ｑ８は低電圧検出
回路５の負荷電流源トランジスタであるため、Ｑ８に電
流が流れないことで低電圧検出回路５が動作しなくな
り、低電圧検出回賂５が動作しないことで、Ｑ１８にも
電流が流れず出力インピーダンスが高くなり、出力部分
の論理はデータ出力回路４の状態のみに依存する。負荷
電流源Ｉ２をカレントミラー回路により受けてＱ６に電
流が流れ、カレントミラー回路Ｑ１９，Ｑ２０に受け
る。ここでＱ２０は、データ出力回路４の負荷電流源ト
ランジスタの為、Ｑ２０に電流が流れることでデータ出
力回路４が動作する。なお、本発明におけるデータ出力
回路４は反転出力特性を示している。

【００１９】以上の回路動作を、Ｓｐｉｃｅ等の回路シ
ミュレータでシミュレーションした結果を図５に示す。
図５（ａ）は電池容量が充分の状態であり、図５（ｂ）
は電池容量が少なくなった状態である。波形Ａは制御ス
イッチ回路のＱｌに入力されるタイミング信号の制御論
理であり、前記したようにＨｉで低電圧検出回路５が動
作し、Ｌｏｗでデータ出力回路４が動作する。波形Ｂは
周波数復調後、低域ろ波回路を通過したデータ出力の波
形であり、本シミュレーションにおいてはｆ＝１ＫＨｚ
としている。波形Ｃは低電圧検出回路５及びデータ出力
回路４の出力を示しており、波形ＡがＨｉ論理の時、制
御回路７は低電圧検出出力と認識し、波形ＡがＬｏｗ論
理の時、制御回路はデータ出力と認識する。これから判
るように、波形ＡがＨｉ論理の時、図５（ａ）はＬｏｗ
論理のため、電池容量が十分であることを示しており、
図５（ｂ）はＨｉ論理のため、電池容量が少なくなって
電池交換のタイミングであることを示している。そし
て、波形ＡがＨｉ論理の時は、データ出力回路４が動作
せず、波形ＡがＬｏｗ論理の時は、低電圧検出回路５が
動作しないため、低消費電力化が可能となる。

【００２０】以上のように、この実施形態の回路では、
制御スイッチ回路６の制御端子Ｔ１に入力するタイミン
グ信号を制御することで、データ出力回路４と低電圧検
出回路５のそれぞれに制御用の端子を設けることなく、
これらデータ出力回路４と低電圧検出回路５をそれぞれ
交番的に間欠制御動作することが可能となる。これによ
り、ＩＦＩＣに新たに端子を増やすことなく、データ出
力回路４と低電圧検出回路５における不要な動作を解消
し、受信回路全体の低消費電流化が実現でき、かつＬＳ
Ｉを設計変更する必要もない。なお、制御スイッチ回路
は、従来のスイッチ回路に設けられていた制御端子をそ
のまま利用すればよい。

【００２１】次に本発明の第２の実施形態を説明する。
図６は第２の実施形態のブロック図である。周波数変調
された入力信号の振幅レベルを所定のレベルに制限する
振幅制限回路１と、この振幅制限回路１の出力信号を復
調する周波数復調回路２と、低域ろ波回路３と、電池電
圧変動に依存するバイアス回路８と、電池電圧変動に依
存しない基準電圧回路９と、３入力コンパレータ回路１
０と、負荷電流源１１と、この負荷電流源を制御する制
御スイッチ回路６と、制御回路７により構成されてい
る。前記３入力コンパレータ回路１０は、制御スイッチ
回路６の論理変化で、低電圧検出回路又はデータ出力回
路として動作する。

【００２２】この回路の具体例を図７の回路図に示す。
同図において、二点鎖線内は制御スイッチ回路６を示
し、破線内は３入力コンパレータ回路１０を示す。Ｑｌ
〜Ｑ４３はトランジスタ、Ｒ３は抵抗、Ｉ１，Ｉ２は負
荷電流源を示す。なお、本回路においても前記実施形態
の場合と同様にＩ１＞Ｉ２とする。また、制御スイッチ
回路６の制御論理は、今までの説明と同様に、Ｈｉで低
電圧検出回路が動作され、Ｌｏｗでデータ出力回路が動
作するものとする。

【００２３】この回路では、制御スイッチ回路６の制御
端子Ｔ１、すなわちＱｌのベースにＨｉ論理が入力され
た場合には、Ｑ３０に電流が流れ、Ｑ３２には電流が流
れない。なお、前記制御スイッチ回路６の動作に関して
は前記第１の実施形態と同様であるためその説明は省略
する。ここで、Ｑ３４，Ｑ３５による第１差動回路はＱ
３０を負荷電流源とするため動作するが、Ｑ３３，Ｑ３
６による第２差動回路はＱ３２を負荷電流粛とするため
に動作しない。したがって、この状態の出力は、第２差
動回路Ｑ３３，Ｑ３６の入力波形には全く無関係とな
り、第１差動回路Ｑ３４，Ｑ３５のみに俵存する。第１
差動回路の入力は、Ｑ３４側が電池電圧変動に依存する
バイアス回路であり、Ｑ３５側が電池電圧変動には依存
しない基準電圧である。

【００２４】今、バイアス回路電圧＞基準電圧の状態、
すなわち電池容量が十分な状態であるとすると、この状
態では、Ｑ３４はＯＮ、Ｑ３５はＯＦＦと考えればよ
く、Ｑ３７，Ｑ３８に電流が流れ、Ｑ３９，Ｑ４０，Ｑ
４１，Ｑ４２に電流が流れないことで、Ｑ４３に電流が
流れ、出力はＬｏｗとなる。この出力論理Ｌｏｗの命令
を受けて、制御回路７では電池容量が十分であると判断
する。一方、バイアス回路電圧＜基準電圧、すなわち電
池容量が低減された状態では、Ｑ３４はＯＦＦ、Ｑ３５
はＯＮと考えればよく、Ｑ３９，Ｑ４０，Ｑ４１，Ｑ４
２に電流が流れ、Ｑ３７，Ｑ３８に電流が流れないこと
で、Ｑ４３には電流が流れずに、出力はＨｉとなる。こ
の出力論理Ｈｉの命令を受けて、制御回路７では電池容
量が少ない状態と判断し、アラーム等によってその旨を
報知する。

【００２５】この第２の実施形態の回路を、Ｓｐｉｃｅ
等の回路シミュレータでシミュレーションした結果を図
８に示す。図８（ａ）は電池容量が充分の状態であり、
図８（ｂ）は電池容量が少なくなった状態である。波形
Ａは制御スイッチ回路のＱｌに入力される制御論理であ
り、前記したようにＨｉで低電圧検出回路として動作
し、Ｌｏｗでデータ出力回路として動作する。波形Ｂは
周波数復調後、低域ろ波器を通過したデータ出力の波形
であり、本シミュレーションにおいてはｆ＝１ＫＨｚと
している。波形Ｃは低電圧検出回路及びデータ出力回路
の出力を示しており、波形ＡがＨｉ論理の時、制御回路
は低電圧検出出力と認識し、波形ＡがＬｏｗ論理の時、
制御回路はデータ出力と認識する。波形ＡがＨｉ論理の
時、図１３（ａ）はＬｏｗ論理のため、電池容量が十分
であることを示しており、図１３（ｂ）はＨｉ論理のた
め、電池容量が少なくなって電池交換のタイミングであ
ることを示している。

【００２６】この第２の実施形態においては、前記第１
の実施形態と同様なデータ出力回路と低電圧検出回路を
間欠制御動作するのと等価な動作が行われることにより
低消費電流化できることの他に、コンバレータ回路の１
ブロック分の素子数が削減できるため、集積化し易い回
路構成とすることも可能となる。

【００２７】なお、前記各実施形態では、制御回路論理
がＨｉの時に低電圧検出回路が動作し、制御回路論理が
Ｌｏｗの時にデータ出力回路が動作するものとして説明
してきたが、両者の論理が反転した状態でも考えること
が可能である。

【００２８】

【発明の効果】以上説明したように本発明は、制御スイ
ッチ回路に設けられた制御端子に入力される信号の論理
レベルによってデータ出力回路と低電圧検出回路を選択
的に動作させ、かつこれらデータ出力回路の出力と低電
圧検出回路の出力が入力される制御回路では、制御スイ
ッチ回路によっていずれの出力が入力されたかを認識す
ることが可能となる。このため、受信回路をＬＳＩ化し
た場合に外部出力端子を増やすことなく、データ出力回
路と低電圧検出回路の間欠動作を可能とし、低消費電流
化が実現できる。また、低電圧検出回路とデータ出力回
路のコンパレータを共通にし、電流制御により交互に動
作させることで、低消費電流化だけでなく、高集積化し
易い回路溝成を得ることも可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施形態のブロック回路図であ
る。

【図２】第１の実施形態の動作を説明するためのフロー
チャートである。

【図３】本発明と従来の受信機動作のタイミング図であ
る。

【図４】本発明の第１の実施形態の具体例を示す回路図
である。

【図５】本発明の第１の実施形態のシミュレーション図
である。

【図６】本発明の第２の実施形態のブロック回路図であ
る。

【図７】本発明の第２の実施形態の具体例を示す回路図
である。

【図８】本発明の第２の実施形態のシミュレーション図
である。

【図９】間欠制御動作における低消費電流化を説明する
ための図である。

【図１０】従来の受信回路の一例のブロック回路図であ
る。

【図１１】一般的な低電圧検出回路の回路図とその動作
説明図である。

【符号の説明】

１振幅制限回路２周波数復調回路３低域ろ波回路４データ出力回路５低電圧検出回路６制御スイッチ回路７制御回路８バイアス回路９基準電圧回路１０３入力コンパレータ１１負荷電流源

Claims

(57)【特許請求の範囲】

【請求項１】受信されかつ復調された信号をデジタル
信号として出力するデータ出力回路と、電源電圧の低下
を検出する低電圧検出回路と、タイミング信号が入力さ
れる制御端子を有する制御スイッチ回路と、前記データ
出力回路の出力信号と前記低電圧検出回路の出力信号が
入力される制御回路を有し、前記制御スイッチ回路は前
記制御端子に入力されるタイミング信号の論理状態によ
って前記データ出力回路と低電圧検出回路を選択的に動
作し、かつ前記制御回路は前記タイミング信号の論理状
態によって前記データ出力回路の出力と低電圧検出回路
の出力とを認識するようにそれぞれ構成されていること
を特徴とする間欠制御受信回路。
【請求項２】受信されかつ復調された信号をデジタル
信号として出力するデータ出力回路と、電源電圧の低下
を検出する低電圧検出回路と、タイミング信号が入力さ
れる制御端子を有する制御スイッチ回路と、前記データ
出力回路の出力信号と前記低電圧検出回路の出力信号が
入力される制御回路を有し、前記低電圧検出回路と前記
データ出力回路が、少なくとも３つの入力端子と少なく
とも２つの負荷電流源により動作するコンパレータ回路
で構成され、前記制御スイッチ回路は前記コンパレータ
回路を制御して前記低電圧検出回路とデータ出力回路と
を選択的に動作し、かつ前記制御回路は前記コンパレー
タ回路の状態によって前記データ出力回路の出力と低電
圧検出回路の出力とを認識するようにそれぞれ構成され
ていることを特徴とする間欠制御受信回路。
【請求項３】前記データ出力回路と低電圧検出回路の
入出力端はそれぞれ半導体集積回路装置の内部回路とし
て前記制御スイッチ回路及び制御回路に接続され、前記
制御スイッチ回路の制御端子が前記半導体集積回路装置
の外部端子として構成されている請求項１または２に記
載の間欠制御受信回路。
【請求項４】前記制御端子には、一定周期でＨｉレベ
ル、Ｌｏｗレベルが交番的に制御されたタイミング信号
が入力される請求項１ないし３のいずれかに記載の間欠
制御受信回路。
【請求項５】前記低電圧検出回路は、受信機動作がＯ
Ｎされた時点から所定の時間の経過前にＯＮ動作され、
前記データ出力回路は前記受信機動作のＯＮ時点から前
記所定の時間の経過後にＯＮ動作されるようにタイミン
グ制御される請求項４に記載の間欠制御受信回路。
【請求項６】前記データ出力回路には、少なくとも周
波数変調された入力信号の振幅レベルを所定のレベルに
制限する振幅制限回路と、前記振幅制限回路の出力信号
を復調する周波数復調周路と、少なくとも１つの遮断周
波数を有する低域ろ波回路とが接続され、前記復調され
た信号をデジタル信号として出力する請求項１ないし５
のいずれかに記載の間欠制御受信回路。