JP2954468B2 - 多重中継装置及び多重中継装置用制御信号監視装置及び多重中継装置用多重化フォーマット変換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の端末相互間で多
重通信を行うための多重中継装置に関し、特に、高速デ
ィジタル回線の利用効率を向上させる多重中継装置を提
供するものである。

【０００２】

【従来の技術】１９７０年代中頃には、多重中継装置を
介し複数の端末相互間で多重通信を行うためのネットワ
ークアーキテクチャが、各メーカ内で独自に開発され、
各自独立した通信ネットワーク内での通信が行われてい
た。

【０００３】その後、通信ネットワーク相互間を接続可
能にするためネットワークアーキテクチャを国際的に標
準化しようとする要請が高まり、ＩＳＯ（Internationa
l Organization for Standardization：国際標準化機
構）が１９７７年に設けられ、ＯＳＩ（Open Systems I
nterconnection：開放型システム間相互接続）の制定に
着手した。一方、ＣＣＩＴＴ（International Telegrap
h and Telephone Consultative Committee：国際電信電
話諮問委員会）は公衆データ通信網の機能高度化の立場
からＯＳＩに準拠したプロトコルの制定に取り組んでお
り、各社とも自社アーキテクチャにＯＳＩを積極的に取
り入れた。

【０００４】また、国内では、前記ＣＣＩＴＴの勧告と
の整合を図りながら、ＴＴＣ（Telecommunication Tech
nology Committee：電信電話技術委員会）において、Ｉ
ＳＤＮ（Integrated Services Digital Network ：サー
ビス総合ディジタル網）、共通線信号方式、ＴＤＭ（Ti
me Division Multiplexer ：時分割多重化装置）などの
標準化が進められた。

【０００５】この結果、近年、国際的に標準化されたネ
ットワークアーキテクチャによる通信ネットワーク相互
間を接続することが可能となった。さらに、１９８５年
４月の電気通信の自由化に伴って公衆通信網を提供する
複数の通信自業者が登場し、複数通信ネットワーク間の
端末相互間による多重通信が広く行われるようになっ
た。

【０００６】前記標準化されたネットワークアーキテク
チャよる通信ネットワークの一例を図６に示す。図６の
多重中継装置５１ａと多重中継装置５１ｂとは、前記Ｃ
ＣＩＴＴ等の勧告により標準化された回線インタフェー
ス５２ａと５２ｂとを介し高速ディジタル回線５３によ
り接続される。この回線インタフェース５２ａ、５２ｂ
は内部バス５６ａ、５６ｂを介し端末インタフェース５
４ａ及び５４ｂ、５４ｃ及び５４ｄが接続される。この
端末インタフェース５４に接続される端末は、前記ＣＣ
ＩＴＴによるＶ２４、Ｘ２１、Ｖ３５等で規定されてお
り、端末インタフェース５４ａに端末回線５７ａ〜５７
ｃを介し自端末５５ａ〜５５ｃを接続し、端末インタフ
ェース５４ｃに端末回線５８ａ〜５８ｃを介し相手端末
５９ａ〜５９ｃを接続し、この複数の自端末５５ａ〜５
５ｃと相手端末５９ａ〜５９ｃとの相互間で多重通信が
可能である。

【０００７】前記多重中継装置５１ａは高速ディジタル
回線５３を介して相手端末５９と自端末５５との相互間
で通信信号及び制御信号の多重通信を行う。前記多重中
継装置５１ａの内部を図７に示し、前記多重通信の際の
前記端末回線５７、５８の制御線及び制御信号における
制御の説明を行う。

【０００８】図７において前記多重中継装置５１ａは、
入力端子に端末回線５７を介し複数の自端末５５が接続
され、出力端子に高速ディジタル回線５３を介し前記複
数の自端末５５と多重通信を行う複数の相手端末５９が
接続される送信装置６１と、入力端子に前記高速ディジ
タル回線５３を介し前記複数の相手端末５９が接続さ
れ、出力端子に前記端末回線５７を介し前記複数の自端
末５５が接続される受信装置６２と、前記送信装置６１
及び前記受信装置６２を制御する制御装置６３とを含
む。

【０００９】前記送信装置６１は、抜取制御信号格納Ｒ
ＡＭ７１と抜取回路７２とを備え、内部バス５６を介
し、自端末５５から送出されるシリアルの通信信号より
制御信号を抽出し、制御信号より発呼信号の検出し、前
記発呼信号を送信した自端末５５の端末番号及びこの自
端末５５と通信を開始する相手端末の識別等の処理を行
う。この処理後、前記抜取制御信号格納ＲＡＭ７１に格
納されたデータを介し前記抜取回路７２により抜取信号
を抜取り、この抜取られた制御信号を高速ディジタル回
線５３ａに送出する。

【００１０】前記受信装置６２は挿入制御信号格納ＲＡ
Ｍ７３と挿入回路７４とを備え、高速ディジタル回線５
３ｂから送出されるシリアルの通信信号より制御信号を
抽出し、制御信号より発呼信号等の端末相互間の通信に
必要な制御信号（以下、発呼信号等と呼ぶ）を検出し、
前記発呼信号等を送信した相手端末の識別及びこの相手
端末と通信を開始する自端末の識別等の処理を行う。こ
の処理後、前記挿入制御信号格納ＲＡＭ７３に格納され
たデータを介し前記挿入回路７４により制御信号に挿入
し、この挿入された制御信号を内部バス５６を介し前記
相手端末と通信を開始する自端末に送出する。

【００１１】前記制御装置６３は前記発呼信号等を送出
している自端末５５又は相手端末５９を識別し、この発
呼信号等を送出した端末と通信を開始する端末を監視す
る端末制御信号監視装置７５と、この発呼信号等により
通信を開始する各相手端末５９毎の抜取制御信号、挿入
制御信号及び制御線制御信号等の制御信号を格納する制
御信号格納回路７６とを備える。

【００１２】前記端末制御信号監視装置７５により内部
バス５６を介し発呼信号等を検出の際は、通信開始予定
の相手端末５９の抜取制御信号を制御信号格納回路７６
より読み出し、前記抜取制御信号格納ＲＡＭ７１に送信
する。この抜取制御信号により、前記抜取回路７２にお
いて高速ディジタル回線５３ａに送出する必要の無い制
御信号を抜取り、また回線終端装置６４で回線の終端状
態の制御を行う。

【００１３】または、前記発呼状態監視装置７５により
高速ディジタル回線５３ｂを介し発呼信号等を検出の
際、通信開始予定の相手端末の挿入制御信号を制御信号
格納回路７６より読み出し前記挿入制御信号格納ＲＡＭ
７３に送出する。この抜取制御信号により、前記挿入回
路７４において内部バス５６に送出する必要の有る制御
信号を挿入し、また回線終端装置６４で回線の終端状態
の制御を行う。

【００１４】以上のように通信を開始する端末を常に監
視し、その端末毎に制御信号及の制御を行う。また、通
信を終了した場合は、前記発呼状態監視装置７５の通信
を終了した端末に対応する発呼信号等を通信終了状態と
する。これによって、回線の終端状態は、回線終端装置
６４によって通信終了状態とされる。

【００１５】次に図８にＣＩＴＴ等の勧告のインタフェ
ース規定により接続された通信システムの具体例を示
し、図７の説明中に用いられた抜取制御信号、挿入制御
信号、高速ディジタル回線５３に送出する必要の無い制
御信号、内部バス５６に送出する必要の有る制御信号、
制御線の接続状態等の説明を行う。

【００１６】図８はＴＤＭ８１ａ、８１ｂ相互間を高速
ディジタル回線５３により接続し、前記ＴＤＭ８１ａ、
８１ｂに端末回線５７、５８内の制御線８２ａ、８２ｂ
を接続する通信システムである。前記ＴＤＭ８１相互間
及び前記ＴＤＭ８１と制御線８２との相互間はＣＩＴＴ
等の勧告によるインタフェース規定の規格に従い接続さ
れており、前記制御線８２の具体的な制御線の一部を示
す。ただし、ここで制御線８２の各制御線の名称と各制
御線から送出する制御信号は同一記号を付している。

【００１７】図８の通信システムにおいて制御線８２に
接続される端末は、ＥＲ（Equipment Data Terminal Re
ady ：端末装置レディ）信号により端末のデータ受信状
態をＤＲ（Data Set Reday：データセットレディ) 信号
により確認する必要が無く、かつ、データ送信前にＲＳ
(Request to Send：送信要求) 信号を送信し、ＣＳ(Cle
ar to Send：送信可) 信号により送信開始状態を確認す
る必要も無い規格で通信を行うものとする。このため前
記ＴＤＭ８１において、制御線ＥＲ、ＤＲ及び制御線Ｒ
Ｓ、ＣＳを短絡させ、かつＴＤＭ８１ａ、８１ｂのＲＳ
制御線とＣＤ(Carrier Detector ：キャリア検出）制御
線とを一対一に接続する。

【００１８】この図８の通信システムの規格において
は、ＥＲ、ＲＳ信号は前記高速ディジタル回線５３ａに
送信する必要の無い制御信号であり、抜取回路７２で抜
取られる制御信号である。また、このＥＲ、ＲＳ信号は
前記内部バス５６に送出する必要の有る制御信号であ
り、挿入回路７４において前記ＥＲ、ＲＳ信号が受信さ
れなくても、前記ＥＲ、ＲＳ信号に対応するＤＲ、ＣＳ
信号の挿入処理が行われる。また、前記回線終端装置６
４においては、各端末回線５７、５８を介し制御線ＥＲ
とＤＲ、及び制御線ＲＳとＣＳが短絡され、かつ高速デ
ィジタル回線５３を介し制御線ＲＳとＣＤとが接続され
回線の終端接続が行なわれる。

【００１９】以上のように図６〜８に示す多重化端末装
置において、多重化端末装置を接続する高速ディジタル
回線に送出する制御信号を可能な限り少なくすることに
より、通信帯域の制御信号の占有帯域を減少させ、かつ
通信データの占有率を向上させて高速ディジタル回線の
利用効率を向上させている。また、前記高速ディジタル
回線上の制御線として使用する回線の本数を減少（図８
の例では、ＥＲ、ＤＲ、ＣＳ信号線を減少させる）させ
ることが可能であり、この減少させた制御線として使用
する回線を通信用回線として利用し、高速ディジタル回
線の利用効率を向上させられる。

【００２０】

【発明が解決しようとする課題】上記のように、高速デ
ィジタル回線で接続された多重中継装置の各々に接続さ
れた端末相互間で多重通信を行う場合、高速ディジタル
回線に送出する制御信号を減少させることにより通信デ
ータ送信用の占有帯域を減少させ、帯域の有効利用が図
られていた。また、制御信号を送信するのに使用される
回線を減少させ、なるべく多くの回線を他の通信の回線
として使用することにより、高速ディジタル回線の利用
効率を向上させることは、近年の利用端末の増加、及び
通信情報量の急激な増加に対応するために非常に重要な
技術である。

【００２１】しかし、従来の多重中継装置においては、
複数端末の発呼検出等は各端末毎に順次行うため、通信
開始までの処理時間が長時間となる。このため通信デー
タを高速ディジタル回線上に伝送するまでの準備時間又
は、高速ディジタル回線上から通信データを受信後、制
御信号を処理するまでの準備時間が長時間となり、前記
高速ディジタル回線により通信を開始するまでの準備時
間が長時間となるため前記高速ディジタル回線の利用効
率の向上が困難であった。

【００２２】また、この多重中継装置を介し複数の端末
相互間で多重通信を行う通信ネットワークは、ＣＣＩＴ
Ｔ等の勧告によるインタフェース規定（配線構成、フレ
ーム構成、伝送路符号、Ｄチャンネルアクセス制御、フ
レーム同期、電気特性及び給電条件等）に基づいて、標
準化がなされるのが一般的である。前記通信ネットワー
クの設計時は、前記インタフェース規定の各項目毎に規
定された規格を各通信ネットワークの仕様に合わせて選
択するため、通信ネットワーク毎にインタフェース規定
の各規格が異なるのが普通である。

【００２３】このため、前記通信ネットワーク同士を接
続するには、通信ネットワークのインタフェースの規格
の共通化を行う必要がある。この規格の共通化は、お互
いの通信ネットワーク内の通信に障害を生じないよう
に、お互いの通信ネットワークのインタフェース規定の
各項目において、お互いの通信ネットワークの規格が重
なるように接続する必要がある。このため通信ネットワ
ーク同士を接続するインタフェース規定の各項目におい
て、各通信ネットワークのインタフェースの特性をハー
ドウエア的にオーバスペックぎみとする必要があり、装
置が高価なもになりやすい。また、ソフトウエアにおい
ても通信ネットワーク相互間を接続するため、新たに標
準化を行う必要があり、膨大なソフトウエアを必要と
し、ソフトウエアの作成に要する人件費が膨大となる。

【００２４】また、前記ソフトウエアが膨大なため、ソ
フトウエアの処理速度が遅くなり、通信データを高速デ
ィジタル回線上に伝送するまでの準備時間又は、高速デ
ィジタル回線上から受信後、制御信号を処理するまでの
準備時間が長時間となり、前記高速ディジタル回線によ
り通信を開始するまでの準備時間が長時間となるため前
記高速ディジタル回線の利用効率の向上は十分行われて
いない。

【００２５】本発明は上記のような問題点を解決するた
めになされたもので、簡易なハードウエア及びソフトウ
エアにより高速ディジタル回線の利用効率を向上させる
多重中継装置を提供することを目的とする。

【００２６】

【課題を解決するための手段】第一の本発明は、複数の
端末からの出力信号を多重化して中継する多重中継装置
において用いられる制御信号監視装置であって、複数ビ
ットを単位として読書きを行う記憶手段と、前記複数の
端末が出力した制御信号のうち、同一種類の制御信号を
前記記憶手段の同一のアドレスに書込む書込手段と、前
記記憶手段より、前記書込まれた同一種類の制御信号を
一度に読出すことによって、前記複数の同一種類の制御
信号を一度に監視する制御信号監視回路とを有する多重
中継装置用制御信号監視装置である。

【００２７】第二の本発明は、多重化フォーマットの等
しい第一の複数の端末と、前記第一の複数の端末とは多
重化フォーマットの異なる第二の複数の端末との端末相
互間の通信信号を多重化して中継する多重中継装置にお
いて用いられる多重化フォーマット変換装置であって、
前記第一の複数の端末からの送信データの伝送と同一の
順番で前記送信データを格納し、前記第二の複数の端末
の多重化フォーマットの伝送順番で読み出す送信メモリ
と、前記第二の複数の端末からの受信データの伝送と同
一の順番で前記受信データを格納し、前記第一の複数の
端末の多重化フォーマットの伝送順番で読み出す受信メ
モリとを有する多重中継装置用多重化フォーマット変換
装置である。

【００２８】第三の本発明は、第一及び第二の複数端末
相互間で多重化して中継する多重中継装置において、複
数ビットを単位として読書きを行う記憶手段と、前記第
一又は第二の複数の端末が出力した制御信号のうち、同
一種類の制御信号を前記記憶手段の同一のアドレスに書
込む書込手段と、前記記憶手段より、前記書込まれた同
一種類の制御信号を一度に読出すことによって、前記複
数の同一種類の制御信号を一度に監視する制御信号監視
回路と、前記第一の複数の端末からの送信データの伝送
と同一の順番で前記送信データを格納し、前記第二の複
数の端末の多重化フォーマットの伝送順番で読み出す送
信メモリと、前記第二の複数の端末からの受信データの
伝送と同一の順番で前記受信データを格納し、前記第一
の複数の端末の多重化フォーマットの伝送順番で読み出
す受信メモリとを有する多重中継装置である。

【００２９】更に、第四の本発明は、上記第二の本発明
の多重中継装置用多重化フォーマット変換装置におい
て、前記送信メモリ及び前記受信メモリは、ダブルバッ
ファメモリを備えることを特徴とする多重中継装置用多
重化フォーマット変換装置である。

【００３０】そして、第五の本発明は、上記第三の本発
明の多重中継装置において、前記送信メモリ及び前記受
信メモリは、ダブルバッファメモリを備えることを特徴
とする多重中継装置である。

【００３１】

【作用】本発明において、簡易なハードウエア及びソフ
トウエアにより制御信号監視回路により複数の端末の制
御信号を同時に監視可能である。

【００３２】そして、多重化フォーマットの異なる端末
相互間において多重化フォーマットを適合するように変
換可能である。

【００３３】更に、第四及び第五の本発明においては、
送信メモリおよび受信メモリとしてダブルバッファメモ
リを使用したので、読み出しと書き込みとを同時に行う
ことが可能である。

【００３４】

【実施例】実施例１．以下、図を用いて本発明の実施例
を説明する。図１は本発明に係る多重中継装置のブロッ
ク図である。図１の多重中継装置は、入力端子に端末回
線５７を介し複数の自端末５５が接続され、出力端子に
高速ディジタル回線５３を介し前記複数の自端末５５と
多重通信を行う複数の相手端末５９が接続される送信装
置２１と、入力端子に前記高速ディジタル回線５３を介
し前記複数の相手端末５９が接続され、出力端子に前記
端末回線５７を介し前記複数の自端末５５が接続される
受信装置２２と、前記送信装置２１及び前記受信装置２
２を制御する制御装置２３と、前記送信装置２１及び受
信装置２２を制御する制御装置２３とを有する。前記送
信装置２１は、各自端末５５毎に送出されるシリアルの
送信制御信号をシリアル／パラレル変換する送信シリア
ル／パラレル回路１１と、前記送信シリアル／パラレル
回路１１により得られた送信パラレル制御信号を制御種
類毎に、それぞれ対応するアドレスを生成する送信アド
レス生成回路と、前記送信アドレス生成回路の各アドレ
ス内のデータの各ビットを前記各自端末毎に対応させる
送信ビット列変換回路１３と、前記送信ビット列変換回
路１３により変換された制御信号を格納する送信制御信
号格納ＲＡＭ１４と、高速ディジタル回線５３ａに送出
する必要の無い制御信号を抜取るための抜取指示信号を
格納する抜取制御信号格納ＲＡＭ７１と、前記制御信号
から前記送出する必要の無い制御信号を抜取る抜取回路
７２とを備える。

【００３５】前記受信装置２２は、前記高速ディジタル
回線より受信する時分割多重化されたシリアルの受信制
御信号をシリアル／パラレル変換する受信シリアル／パ
ラレル回路１５と、前記受信シリアル／パラレル回路１
５により得られた受信パラレル制御信号を制御種類毎
に、それぞれ対応するアドレスを生成する受信アドレス
生成回路と、前記受信アドレス生成回路の各アドレス内
のデータの各ビットを前記各自端末毎に対応させる受信
ビット列変換回路１６と、前記受信ビット列変換回路１
６により変換された制御信号を格納する受信制御信号格
納ＲＡＭ１７と、内部バス１０に送出する必要がある制
御信号を挿入するための挿入指示信号を格納する挿入制
御信号格納ＲＡＭ７３と、前記制御信号に前記送出する
必要の有る制御信号を挿入する挿入回路７４とを備え
る。

【００３６】前記制御装置２３は、前記送信制御信号格
納ＲＡＭ１４及び受信制御信号格納ＲＡＭ１７を監視す
ることにより、複数台の自端末５５及び相手端末５９の
発呼信号等を同時に並列的に監視する並列端末信号監視
装置１８と、前記抜取回路７２及び挿入回路７４に送出
する指示信号を格納する制御信号格納回路７６とを備え
る。

【００３７】ここで、前記送信アドレス生成回路及び受
信アドレス生成回路は、タイムスロットアドレス格納Ｒ
ＡＭ１２により、各端末から送出されるタイムスロット
毎のデータより各端末を識別し、その端末の制御信号の
種類を前記送信アドレス及び受信アドレスに対応させる
ことにより実現している。尚、送信アドレス生成回路及
び受信アドレス生成回路とは、図１には省略されており
図示されていない。

【００３８】また、図１は前記送信パラレル信号及び受
信パラレル信号を１ワード（８ビット）単位で処理する
例を示し、前記内部バス１０は８本並列のデータバスが
設けられている。また、前記抜取回路７２及び挿入回路
７４内部でパラレル信号を同時処理する構成とすること
も可能であるが、図１においては、前記抜取回路７２及
び挿入回路７４は従来例と同様とし、抜取回路７２及び
挿入回路７４の入力側にパラレル／シリアル回路１９
ａ、１９ｂを設けパラレル制御信号をシリアル信号に変
換している。また、端末インタフェースカード５４内は
８ビット並列処理を行っているため、挿入回路７４の出
力信号をパラレル信号とするためのシリアル／パラレル
回路２０を設けている。また、自端末５５にシリアル信
号を送出するため、前記自端末５５の入力側にパラレル
／シリアル回路１９ｃを設けている。

【００３９】次に動作について説明を行う。前記送信装
置２１は、自端末５５から送出されるシリアルの通信信
号から制御信号を抽出し、タイムスロットアドレス格納
ＲＡＭ１２により前記制御信号の制御種類毎に各アドレ
スを生成し、かつ前記制御信号を送信シリアル／パラレ
ル回路１１に入力し、パラレル制御信号とし、このパラ
レル制御信号を送信ビット列変換回路１３により前記制
御種類毎のアドレス内の各ビットを前記自端末５５毎に
対応させ、送信制御信号格納ＲＡＭ１４に格納する。

【００４０】前記受信装置２２は、高速ディジタル回線
５３ｂから送出されるシリアルの通信信号より制御信号
を抽出し、タイムスロットアドレス格納ＲＡＭ１２によ
り前記制御信号を制御種類毎に各アドレスを生成し、か
つ前記制御信号を受信シリアル／パラレル回路１５によ
りパラレル制御信号とし、このパラレル制御信号を受信
ビット列変換回路１６により前記制御種類毎のアドレス
内の各ビットを前記自端末５５毎に対応させ、受信制御
信号格納ＲＡＭ１７に格納する。

【００４１】前記制御装置２３は、前記送信制御信号格
納ＲＡＭ１４及び受信制御信号格納ＲＡＭ１７のデータ
の変化を監視することにより、８台の自端末５５及び相
手端末５９の発呼信号等を同時に検出する。

【００４２】前記複数端末の発呼信号等を同時に検出
後、通信を開始する端末を常に監視し、その端末毎に制
御信号の抜取り、挿入等の制御及び回線終端の制御を行
う。また、通信を終了した場合は、前記並列端末信号監
視装置１８の通信を終了した端末に対応する発呼信号等
を終話状態とし、回線の終端状態は回線終端装置６４に
よって終了状態とされる。

【００４３】本発明において特徴的な送信制御信号格納
ＲＡＭ１４は、内部バス１０上のパラレル制御信号を送
信ビット列変換回路１３と送信制御信号格納ＲＡＭ１４
とにより変換されたデータが格納される。この内部バス
１０上のパラレルデータ及び送信制御信号格納ＲＡＭ１
４内のデータの一例を図２に示す。図２において多重中
継装置に接続された自端末５５の端末番号をＡ１〜Ａ８
とし、自端末５５から送出されるデータの一例としてデ
マンド制御信号［Ｃ／Ｉ、ＲＳ／ＣＤ、ＥＲ／ＤＲ］及
び通信データ［Ｕ０ 〜Ｕ７ ］を示す。

【００４４】図２（ａ）は内部バス１０上のタイムスロ
ット毎の各ビットの制御信号であり、タイムスロットは
ＴＳ０から始まり、前記各ビットにＢＩＴ０〜ＢＩＴ７
の番号を付すものとする。

【００４５】また、図２（ｂ）に送信制御信号格納ＲＡ
Ｍ１４内の各アドレス毎の制御信号を示す。この図２
（ｂ）の送信制御信号格納ＲＡＭ１４の各アドレス内の
ＢＩＴ０〜ＢＩＴ７を、各々前記端末番号Ａ１〜Ａ８に
対応させ、前記各自端末５５のデマンド制御信号をアド
レス０に格納するように構成する。また、アドレス１は
データを省略しているが、Ａ１〜Ａ８の端末以外のデマ
ンド制御信号、又は、他の制御信号等を格納するものと
する。また、アドレス２は、各自端末５５の通信データ
Ｕ０ が格納されているものとする。

【００４６】次に図２（ａ）の内部バス１０のパラレル
制御信号から図２（ｂ）の送信制御信号格納ＲＡＭ１４
内のデータに変換する動作の説明を行う。前記端末番号
Ａ１〜Ａ８の各端末からのデマンド制御信号とタイムス
ロット番号とをタイムスロットアドレス格納ＲＡＭによ
り対応付ける。また、デマンド制御信号のＢＩＴ番号
は、多重中継装置と前記端末との接続状態により固定さ
れる。このため、スロット番号により端末番号とＢＩＴ
番号が明らかであるため、送信ビット列変換回路によ
り、端末から制御信号が送出される毎に、送信制御信号
格納ＲＡＭ１４のアドレス０の端末番号に対応するＢＩ
Ｔ番号に制御信号が格納可能である。この送信制御信号
格納ＲＡＭ１４のアドレス０の必要なビットのみのデー
タの書き換えはリード／モデファイ／ライト処理により
行う。デマンド制御信号以外の信号も全く同様のことが
実行可能である。

【００４７】前記送信制御信号格納ＲＡＭ１４と同様
に、本発明において特徴的な構成である受信制御信号格
納ＲＡＭ１７には、高速ディジタル回線５３ａ上の制御
信号を受信ビット列変換回路１６と受信制御信号格納Ｒ
ＡＭ１７とにより変換されたデータが格納される。この
高速ディジタル回線５３ａ上のパラレルデータと受信制
御信号格納ＲＡＭ１７のデータとの関係は、前記図２に
示した内部バス１０上のパラレルデータ及び送信制御信
号格納ＲＡＭ１４内のデータの一例と同様のデ−タ配列
となる。

【００４８】以上のように送信制御信号格納ＲＡＭ１
４、又は受信制御信号格納ＲＡＭ１７のアドレス０を監
視することにより、自端末５５又は相手端末５９の８台
の端末のデマンド制御信号を同時に監視可能であり、他
の制御信号及び通信データも８台の端末を同時に監視及
び制御をすることが可能である。このため、自端末から
高速ディジタル回線に送出するまでの時間を短時間と
し、かつ、相手端末から高速ディジタル回線を介して受
信した制御信号の処理を迅速に行うため、通信開始まで
の時間を短時間とし、高速ディジタル回線の利用効率を
向上させることが可能である。

【００４９】ここで、送信制御信号格納ＲＡＭ１４、及
び受信制御信号格納ＲＡＭ１７が本発明における記憶手
段であり、タイムスロットアドレス格納ＲＡＭ１２によ
り前記記憶手段のアドレスを設定し、かつ、送信ビット
列変換回路１３、及び受信ビット列変換回路１６により
前記アドレス内のビット番号と端末番号とを対応させて
前記記憶手段に書込む書込手段であり、並列端末信号監
視装置１８が制御信号監視回路である。

【００５０】実施例２．以下、図を用いて本発明の実施
例を説明する。図３は本発明に係る多重中継装置のブロ
ック図であり、従来の多重中継装置の図７に付加する部
分の構成を示す。

【００５１】図３の多重中継装置に接続される自端末と
相手端末とは通信ネットワークが異なり、前記自端末は
自ネットワークに属し、前記相手端末は他ネットワーク
に属し、前記自ネットワークと他ネットワークとのイン
タフェース規定は多重化フォーマットが異なるものとす
る。本実施例に係る多重中継装置においては、この多重
化フォーマットが異なる自ネットワークと他ネットワー
クとのインタフェース部の通信時の接続を迅速とし、通
信ネットワーク相互間のインタフェースにおいて高速デ
ィジタル回線の利用効率を低下させず接続を可能とする
ものである。

【００５２】図３は入力端子に端末回線５７を介し複数
の自端末５５が接続され、出力端子に高速ディジタル回
線５３を介し前記複数の自端末５５と多重通信を行う複
数の相手端末５９が接続される送信装置３１と、入力端
子に前記高速ディジタル回線５３を介し前記複数の相手
端末５９が接続され、出力端子に前記端末回線５７を介
し前記複数の自端末５５が接続される受信装置３２とを
備える。

【００５３】前記送信装置３１は、前記自端末５５より
送出される多重化データの送信順番どおりに送信データ
にアドレス付けを行う送信アドレス格納回路と、前記自
端末５５と通信を行う相手端末５９の多重化データの順
番に合わせて前記送信データのアドレスの順番を変換す
る送信アドレス変換回路と、前記送信アドレス格納回路
のアドレスに従い前記送信データを格納し、かつ前記送
信アドレス変換回路のアドレスに従い前記送信データを
読み出す送信ダブルバッファメモリ３６とを有する。

【００５４】前記受信装置３２は、前記相手端末５９よ
り受信される受信データの受信順番どおりに受信データ
にアドレス付けを行う受信アドレス格納回路と、前記相
手端末と通信を行う自端末の多重化データの順番に合わ
せて前記受信データのアドレスの順番を変換する受信ア
ドレス変換回路と、前記受信アドレス格納回路のアドレ
スに従い前記受信データを格納し、かつ前記受信アドレ
ス変換回路のアドレスに従い前記受信データを読み出す
受信ダブルバッファメモリ３７とを有する。

【００５５】ここで、前記送信アドレス格納回路及び受
信アドレス格納回路は、タイムスロットアドレス格納Ｒ
ＡＭ３４よりアドレスを読み出すことにより実現し、前
記送信アドレス変換回路及び受信アドレス変換回路は、
タイムスロット変換アドレス格納ＲＡＭ３５よりアドレ
スを読み出すことにより実現している。

【００５６】このタイムスロット変換アドレス格納ＲＡ
Ｍ３５は、前記自ネットワークと他ネットワークと多重
化フォーマットにより変換規則が定まり、前記自ネット
ワークと他ネットワークとの接続工事の際に条件を設定
し、その固定の条件に従い多重化フォーマットは、前記
自ネットワークと他ネットワークとにおいて適合するよ
うに変換される。

【００５７】図４は自ネットワークの多重化フォーマッ
トと他ネットワークの多重化フォーマットの一例を示
す。自ネットワークのデータブロックは図４（ａ）から
図４（ｂ）のように変換後、他ネットワークに伝送さ
れ、かつ、他ネットワークのデータブロックは、図４
（ｂ）から図４（ａ）に変換後、自ネットワークに伝送
されるものである。

【００５８】ここで、データブロック：［dataＡ] 、
［dataＢ] 、［dataＣ] 、［dataＤ]は、例えば、フレ
ーム内の［フラグ] 、［アドレス部] 、［フォーマット
識別情報部] 、［情報部] 又は、シーケンス内の［局指
定コード] 、［出力指定コード] 、［識別コード] ［終
了コード] 等であり、予めタイムスロット変換アドレス
格納ＲＡＭ３５に相手端末毎の多重フォーマットの変換
アドレスを登録しておくことにより実現する。

【００５９】次に図３、４を用いて動作の説明を行う。
ただし、前記［dataＡ] 、［dataＢ] 、［dataＣ] 、
［dataＤ] の各々は、［data１Ａ、２Ａ] 、［data１
Ｂ、２Ｂ] 、［data１Ｃ、２Ｃ] 、［data１Ｄ、２Ｄ]
の各々と同一種類のデータであり、１フレームの情報容
量、フレーム内の各データブロックの始点、フレーム周
期等の多重フォーマットの変換する際に必要する最低条
件だけ予め規格化しておくものとする。

【００６０】図３、４において自端末よりデータブッロ
ク：［data１Ａ] 、［data１Ｂ] 、［data１Ｃ] 、［da
ta１Ｄ] が左記の順番で送信装置３１に送出される。前
記送信装置３１において、前記データブッロクの伝送順
番に従いタイムスロットアドレス格納ＲＡＭ３４により
アドレス付けを行い、送信ダブルバッファメモリ３６に
格納し、かつタイムスロット変換アドレス格納ＲＡＭ３
５において、アドレス変換データのアドレスを前記相手
端末の多重化フォーマットに合わせてデータブッロクの
順番を変換して読み出しを行う。この読み出し時にデー
タブッロク：［data１Ｂ] 、［data１Ｃ] 、［data１
Ａ] 、［data１Ｄ] は左記の通り変換されている。この
変換後のデータブッロクを高速ディジタル回線５３ａに
送出する。この変換後のデータブッロクは、前記相手端
末の多重化フォーマットの順番であるため、前記相手端
末においてデータを正常受信可能である。

【００６１】また、高速ディジタル回線５３ｂを介しデ
ータブロック：［data２Ｂ] 、［data２Ｃ] 、［data２
Ａ] 、［data２Ｄ] が左記の順番で前記相手端末から受
信装置３２に送出される。前記受信装置３２において、
このデータブッロクの伝送順番に従いタイムスロットア
ドレス格納ＲＡＭ３４によりアドレス付けを行い、受信
ダブルバッファメモリ３７に格納する。次に、タイムス
ロット変換アドレス格納ＲＡＭ３５において、アドレス
変換データのアドレスを前記相手端末の多重化フォーマ
ットに合わせてデータブッロクの順番を変換して読み出
しを行う。この変換後のデータブッロク：［data２Ａ]
、［data２Ｂ] 、［data２Ｃ] 、［data２Ｄ] は左記
の通りとする。この変換後のデータブロックを内部バス
５６に送出する。このデータブッロクは、前記自端末の
多重化フォーマットの順番であるため、前記自端末にお
いてデータを正常受信可能であリ正常通信が可能であ
る。

【００６２】図５に前記自ネットワークと他ネットワー
クの接続例を示す。図５（ａ）は自ネットワークと他ネ
ットワークのブロック図であり、図５（ｂ）は、自ネッ
トワークと他ネットワークの接続における制御線の接続
ブロック図である。

【００６３】図５（ａ）の高速ディジタル回線５３を介
し接続されるＴＤＭ１とＴＤＭ２とは自ネットワークに
属し、前記ＴＤＭ１に端末Ｂが接続されている。また、
高速ディジタル回線５３を介しループ状に接続されたＴ
ＤＭ３、ＴＤ４、ＴＤＭ５は他ネットワークに属し、前
記ＴＤＭ４に端末Ａが接続され、前記ＴＤＭ５に端末Ｃ
が接続される。

【００６４】図５（ｂ）の自ネットワークの制御線の接
続は従来例の図８と同一であり、他ネットワークの制御
線ＥＲ、ＤＲ、ＲＳ、ＣＳ、ＣＤは各々の端末相互間に
接続されているものとする。この自ネットワークと他ネ
ットワークとのインタフェースであるＴＤＭ２とＴＤＭ
３との接続工事の際、制御線ＲＳとＣＤとを各々接続さ
せる。このＴＤＭ２において、上記で説明した自端末と
相手端末との多重フォーマットを整合させるように通信
データの伝送順番を変更する構成を持たせることによ
り、前記自ネットワークと他ネットワークとの通信を実
現可能である。

【００６５】以上のように、多重化フォーマットの異な
る前記自ネットワークと他ネットワークとは、通信ネッ
トワーク相互間の接続部のインタフェース規定の各規格
を変更することなく、ＴＤＭ２において相手端末の多重
フォーマットに合わせて通信データの伝送順番を変更す
ることだけで通信の実現を可能とする。このため、従来
の多重中継装置のように、インタフェース規定の各規格
を通信ネットワーク相互間で共通化することにより、通
信ネットワーク相互間の通信接続処理に長時間必要とす
ることも無く迅速に通信を開始できるため効率的に高速
ディジタル回線を利用可能である。また、前記ＴＤＭ２
を介し、更に別の他ネットワークと接続する場合も、ネ
ットワーク同士のインタフェースのＴＤＭ内の前記タイ
ムスロット変換アドレス格納ＲＡＭ３５に変換データを
登録するだけで容易に接続可能である。

【００６６】なお、本実施例２で説明した構成に、上記
実施例１で説明した構成を加えることにより、発呼信号
等の処理を複数端末同時に行い、かつ、自ネットワーク
と他ネットワークを迅速に接続させ、より高速ディジタ
ル回線の利用効率を向上させる多重中継装置の実現を可
能とする。

【００６７】

【発明の効果】以上説明したように、本発明において、
簡易なハードウエア及びソフトウエアにより複数の端末
の制御信号を同時に監視が可能なため、通信開始までの
処理時間を迅速とし、通信の待時間を減少させ通信回線
の利用効率の向上を可能とする多重中継装置の提供を可
能とする。

【００６８】または、簡易なハードウエア及びソフトウ
エアにより多重化フォーマットの異なる端末相互間の多
重化フォーマットを適合するように変換が可能なため、
多重化フォーマットの異なる通信ネットワーク同士の接
続処理を迅速に行い、通信開始までの待時間を減少させ
通信回線の利用効率の向上を可能とする多重中継装置の
提供を可能とする。

【００６９】特に、送信メモリ、受信メモリにダブルバ
ッファメモリを使用したので、迅速なフォーマットの変
換が行えるという効果を有する。

【図面の簡単な説明】

【図１】本発明の実施例１に係る多重中継装置のブロッ
ク図である。

【図２】本発明の実施例１に係る内部バスのパラレル制
御とその変換後のビットマップである。

【図３】本発明の実施例２に係る多重中継装置のブロッ
ク図である。

【図４】本発明の実施例２に係る自ネットワークと他ネ
ットワークの多重化フォマットの一例のブロック図であ
る。

【図５】本発明の実施例２に係る通信ネットワークのブ
ロック図である。

【図６】従来の通信ネットワークのブロック図である。

【図７】従来の多重中継装置のブロック図である。

【図８】従来の通信ネットワークの回線終端のブロック
図である。

【符号の説明】

１１ 送信シリアル／パラレル回路 １２ タイムスロットアドレス格納ＲＡＭ １３ 送信ビット列変換回路 １４ 送信制御信号格納ＲＡＭ １５ 受信シリアル／パラレル回路 １６ 受信ビット列変換回路 １７ 受信制御信号格納ＲＡＭ １８ 並列端末信号監視装置 ３４ タイムスロットアドレス格納ＲＡＭ ３５ タイムスロット変換アドレス格納ＲＡＭ ３６ 送信ダブルバッファメモリ ３７ 受信ダブルバッファメモリ

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 複数の端末からの出力信号を多重化して
   中継する多重中継装置において用いられる制御信号監視
   装置であって、 複数ビットを単位として読書きを行う記憶手段と、 前記複数の端末が出力した制御信号のうち、同一種類の
   制御信号を前記記憶手段の同一のアドレスに書込む書込
   手段と、 前記記憶手段より、前記書込まれた同一種類の制御信号
   を一度に読出すことによって、前記複数の同一種類の制
   御信号を一度に監視する制御信号監視回路と、 を有することを特徴とする多重中継装置用制御信号監視
   装置。
2. 【請求項２】 多重化フォーマットの等しい第一の複数
   の端末と、前記第一の複数の端末とは多重化フォーマッ
   トの異なる第二の複数の端末との端末相互間の通信信号
   を多重化して中継する多重中継装置において用いられる
   多重化フォーマット変換装置であって、 前記第一の複数の端末からの送信データの伝送と同一の
   順番で前記送信データを格納し、前記第二の複数の端末
   の多重化フォーマットの伝送順番で読み出す送信メモリ
   と、 前記第二の複数の端末からの受信データの伝送と同一の
   順番で前記受信データを格納し、前記第一の複数の端末
   の多重化フォーマットの伝送順番で読み出す受信メモリ
   と、 を有することを特徴とする多重中継装置用多重化フォー
   マット変換装置。
3. 【請求項３】 第一及び第二の複数端末相互間で多重化
   して中継する多重中継装置において、 複数ビットを単
   位として読書きを行う記憶手段と、 前記第一又は第二の複数の端末が出力した制御信号のう
   ち、同一種類の制御信号を前記記憶手段の同一のアドレ
   スに書込む書込手段と、 前記記憶手段より、前記書込まれた同一種類の制御信号
   を一度に読出すことによって、前記複数の同一種類の制
   御信号を一度に監視する制御信号監視回路と、 前記第一の複数の端末からの送信データの伝送と同一の
   順番で前記送信データを格納し、前記第二の複数の端末
   の多重化フォーマットの伝送順番で読み出す送信メモリ
   と、 前記第二の複数の端末からの受信データの伝送と同一の
   順番で前記受信データを格納し、前記第一の複数の端末
   の多重化フォーマットの伝送順番で読み出す受信メモリ
   と、 を有することを特徴とする多重中継装置。
4. 【請求項４】 請求項２記載の多重中継装置用多重化フ
   ォーマット変換装置において、 前記送信メモリ及び前記受信メモリは、ダブルバッファ
   メモリを備えることを特徴とする多重中継装置用多重化
   フォーマット変換装置。
5. 【請求項５】 請求項３記載の多重中継装置において、 前記送信メモリ及び前記受信メモリは、ダブルバッファ
   メモリを備えることを特徴とする多重中継装置。