JP2953239B2

JP2953239B2 - 映像信号再生装置

Info

Publication number: JP2953239B2
Application number: JP5031208A
Authority: JP
Inventors: 浩竹下; 典夫生方
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1993-01-27
Filing date: 1993-01-27
Publication date: 1999-09-27
Anticipated expiration: 2014-09-27
Also published as: JPH06225336A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、特に、再生された低域
変換色信号の時間軸変動を補正する際のメモリの追い越
し現象を抑制するいわゆるメモリジャンプの際、時間軸
変動が補正された低域変換色信号のカラーローテーショ
ン位相の連続性が乱れ再生色信号に色ずれが発生するこ
とを防止するため、メモリジャンプの発生があると正規
のカラーバースト位相とのずれ分だけ当該カラーローテ
ーション位相をシフトして強制的に正規のローテーショ
ン位相に戻すことにより、再生色信号におけるカラーロ
ーテーション位相を正規のものとし、再生色信号におけ
る色ずれ発生を防止可能な映像信号再生装置に関するも
のである。

【０００２】

【従来の技術】従来のＶＴＲにおいては、図２２に図示
する如く、磁気テープＴを回転ドラムＸに略１８０度巻
き付け、磁気テープＴＴを走行方向ＴＴ１に沿って走行
させると共に回転ドラムＸを回転方向Ｘ１の方向で回転
させ、回転ドラムＸ上に１８０度対向するよう形成され
た相異なるアジマス角を有する第１，第２の磁気ヘッド
Ｈ１，Ｈ２を選択的に用いて再生している。

【０００３】そして、通常の磁気テープ走行速度より高
速で磁気テープＴＴを走行させる特殊再生時において
は、回転ドラムＸ上に１８０度対向するよう形成された
相異なるアジマス角を有する第３，第４の磁気ヘッドＨ
３，Ｈ４を用いて再生する。

【０００４】ここで、第３，第４の磁気ヘッドＨ３，Ｈ
４は、第１，第２の磁気ヘッドＨ１，Ｈ２と略１水平期
間（以下、「Ｈ」と略す。）離れて夫々形成されてお
り、第１，第４の磁気ヘッドＨ１，Ｈ４のアジマス角は
夫々一致し、第２，第３の磁気ヘッドＨ２，Ｈ３のアジ
マス角は夫々一致している。

【０００５】図２３を用いて、従来のＶＴＲについて詳
述するに、第１，第３の磁気ヘッドＨ１，Ｈ３により再
生された信号が図示せぬプリアンプにて所定の振幅に夫
々増幅された後、スイッチ回路１とＦＭレベル検出回路
２とに供給される。そして、このＦＭレベル検出回路２
にて両信号の振幅の大小を検出して２値化して得たＦＭ
レベル検出回路出力信号２ａをラッチ回路１０に供給す
る。

【０００６】このラッチ回路１０の動作を図２４を参照
しつつ説明するに、先ず、同期分離回路９にて同図
（Ａ）に図示する再生輝度信号７ａより同期分離して得
た同図（Ｂ）に図示する水平同期信号９ａがラッチ回路
１０のクロック信号として入力され、この立ち上がりエ
ッジで同図（Ｃ）に図示するＦＭレベル検出回路出力信
号２ａをラッチして同図（Ｄ）に図示するラッチ回路出
力信号１０ａを得ている。

【０００７】そして、ラッチ回路出力信号１０ａが図２
３に図示するスイッチ回路１に供給され、スイッチ回路
１にて、ラッチ回路出力信号１０ａがハイレベルの期間
は第１の磁気ヘッドＨ１より再生された信号を、ローレ
ベルの期間は第３の磁気ヘッドＨ３より再生された信号
を切り換え出力してスイッチ回路出力信号１ａを得てい
る。

【０００８】このようにして、再生された信号の切り換
えタインミングを水平ブランキング期間内に設定するこ
とができるので、再生された信号の切り換えにより生ず
るＦＭ変調信号の不連続性に起因するノイズを、視覚上
問題とならない水平ブランキング期間内に発生させるこ
とができる。

【０００９】そして、スイッチ回路出力信号１ａを、低
域変換されている色信号を周波数分離するローパスフィ
ルタ３とＦＭ変調されている輝度信号を周波数分離する
ハイパスフィルタ４を介して得た信号を、色信号再生系
５と輝度信号再生系７とに夫々供給する。そして、色信
号再生系５は入力信号を記録時に低域変換する際に施し
た１Ｈ毎９０度の位相回転を元に戻すローテーション復
元を上記した同期信号９ａを用いて行うと共に高域変換
して得た再生色信号５ａを第１の時間軸補正回路６（Ｔ
ＢＣ１）に供給する。一方、輝度信号再生系７は入力信
号にＦＭ復調等を施して得た再生輝度信号７ａを同期分
離回路９と第２の時間軸補正回路８（ＴＢＣ２）とに供
給する。

【００１０】そして、第１，第２の時間軸補正回路６，
８は水平同期信号９ａを用いて再生色信号５ａ，再生輝
度信号７ａに時間軸補正を施して夫々得た出力色信号６
ａと出力輝度信号８ａとを、図示せぬ伝送路に供給する
と共に加算回路１１に供給し、両信号を加算して得た出
力映像信号１１ａを図示せぬ伝送路に供給する。

【００１１】ここで、上記した第１，２の時間軸補正回
路６，８は、再生色信号５ａ及び再生輝度信号７ａに夫
々同期した書き込みクロック信号を用いて内蔵する夫々
のメモリに再生色信号５ａ及び輝度信号７ａを夫々書き
込み、固定の読み出しクロック信号を用いて夫々のメモ
リより再生色信号５ａ及び再生輝度信号７ａを読み出す
ことにより、再生色信号５ａ及び再生輝度信号７ａのジ
ッタを除去する。そして、このメモリの構成は書き込み
タイミングと読み出しタイミングとが時間的に最も離れ
るいわゆるリング形式で構成されている。

【００１２】

【発明が解決しようとする課題】（１）磁気ヘッドの
切り換えタイミングにおける第１，第３の磁気ヘッドＨ
１，Ｈ３より再生された信号の位相は一致しないため、
再生輝度信号７ａの水平周波数が急激に変化してスキュ
ーが生ずる。このため、第２の時間軸補正回路８でこれ
を補正したとしても、磁気ヘッドの切り換え直後のライ
ンにスキューが残存した出力輝度信号８ａとなる問題点
があり、また、再生色信号５ａにおいては、上記したロ
ーテーション補正の順序が不連続となるため、いわゆる
ＡＰＣ回路にて位相を引き込むまでの時間がかかり、磁
気ヘッドの切り換え直後のラインで色が乱れるという問
題点があった。

【００１３】ここで、特に、出力色信号６ａの問題点に
ついて図２５を用いて説明するに、同図（Ａ）はラッチ
回路出力信号１０ａであり、同図（Ｂ）は理想的な磁気
ヘッドの切り換えにより得られた再生低域変換色信号３
ａのローテーションを表しており、図示する如く、ラッ
チ回路出力信号１０ａがローレベルの期間は順次位相が
遅れるよう位相シフトが行われ、一方、ハイレベルの期
間は順次位相が進むよう位相シフトが行われ、結果とし
て位相の連続性が保たれている。

【００１４】しかしながら、実際には位相の連続性は維
持されるとは限られず、同図（Ｃ）に図示する如くタイ
ミングＰ１，Ｐ２で位相の不連続が生ずることがある。

【００１５】このような位相の不連続性に起因する問題
点を同図（Ｄ）に図示する従来のカラーローテーション
プロセスＢＢを用いて説明するに、この回路は、その主
要部は、４相位相発生回路６３とスイッチ回路６４と周
波数変換回路６５と２Ｂｉｔカウンタ回路６６とにより
なる。

【００１６】そして、この周波数変換回路６５は再生低
域変換信号３ａを高域に変換するためスイッチ回路出力
信号６４ａと乗算して得た高域変換信号ｂｂ（３．５８
ＭＨｚ）を出力するが、これが第２の位相比較回路９１
に供給され、ここで安定した発振源である水晶発振回路
９２より供給される信号と位相を比較すると共に図示せ
ぬ電圧制御発振回路にて発振されたいわゆるローカル信
号（４．２ＭＨｚ）を４相位相発生回路６３にフィード
バックすることにより、安定した高域変換信号ｂｂを得
るためのＡＰＣループを形成している。

【００１７】また、高域変換信号ｂｂは第１の位相比較
回路９０にも供給され、ここで水晶発振回路９２より供
給される信号と位相比較を行い、上記したカラーローテ
ーションの位相の不連続性がある場合は強制的に位相を
復元すべく制御信号を２Ｂｉｔカウンタ回路６６に供給
し、ここで上記制御信号と水平同期信号９ａとラッチ回
路出力信号１０ａとに基づいて第１〜第４の局発信号Ｓ
０〜Ｓ３をスイッチ回路６４で選択している。このよう
に、従来の技術においてはフィードバックループを構成
してカラーローテーションの位相の不連続性を補正して
いた。

【００１８】しかしながら、この構成では高域変換信号
ｂｂが出力されて始めて位相の不連続性が検出されるた
め、高域変換信号ｂｂは完全なものでなく位相の不連続
性が残存したものとなっていた。これにより磁気ヘッド
の切り換え直後のラインの色が乱れるといった問題があ
った。（２）さらに、上記した第１及び第２の時間軸補正回
路６，８を構成するメモリは書き込みタイミングと読み
出しタイミングとが時間的に最も離れるいわゆるリング
形式で構成されているため、書き込みクロック信号の周
波数が読み出しクロック信号の周波数より高い場合、書
き込みタイミングが読み出しタイミングを追い越す虞が
ある。

【００１９】読み出しクロック信号の周波数が書き込み
クロック信号の周波数より高い場合、読み出しタイミン
グが書き込みタイミングを追い越す虞がある。この際、
メモリの読み書きが逆転するが、以下、前者を第１のメ
モリ追い越し、後者を第２のメモリ追い越しといい、両
者を総称してメモリ追い越しということとする。

【００２０】これを図２６を用いて詳述するに、同図
（Ａ）は通常の書き込みタイミングと読み出しタイミン
グとの関係を図示したものであり、書き込みタイミング
Ｗと読み出しタイミングＲとは時間的に最も離れた位置
にある。尚、書き込みクロック信号はジッターを有する
信号であるため、書き込みタイミングＷはＷＷの期間中
を変動するものとなるが、読み出しタイミングＲと時間
的に十分離れているため問題はない。

【００２１】一方、同図（Ｂ）は書き込みタイミングが
読み出しタイミングを追い越す様子を図示したものであ
り（第１のメモリ追い越し）、書き込みクロック信号の
周波数が読み出しクロック信号の周波数より高いため、
次第に書き込みタイミングＷ１が読み出しタイミングＲ
１に接近し、最終的には図示する如く書き込みタイミン
グＷ２が読み出しタイミングＲ２を追い越すこととな
る。その結果、いまだ読み出されていないメモリ領域に
再生映像信号を書き込むため、上記メモリ領域に相当す
る再生映像信号が欠落し、１フィールド期間中の水平ラ
イン数が減少する。

【００２２】また、同図（Ｃ）は読み出しタイミングが
書き込みタイミングを追い越す様子を図示したものであ
り（第２のメモリ追い越し）、読み出しクロック信号の
周波数が書き込みクロック信号の周波数より高いため、
次第に読み出しタイミングＲ３が書き込みタイミングＷ
３に接近し、最終的には図示する如く読み出しタイミン
グＲ４が書き込みタイミングＷ４を追い越すこととな
る。その結果、既に読み出しを終えたメモリ領域を再び
読み出すこととなるので、１フィールド期間中の水平ラ
イン数が増加する。

【００２３】このようにして、１フィールド期間中の水
平ライン数の増減が生ずると、図２７に図示する如くい
わゆる「Ｖがた」が発生する。即ち、メモリ追い越しが
発生した時から次の垂直同期信号までの期間、ＴＶ画面
上での垂直同期が乱れ、著しい画質の劣化を招来する。

【００２４】

【課題を解決するための手段】上記課題を解決するため
に、本発明は下記する構成の映像信号再生装置を提供す
る。

【００２５】映像信号に係る色信号を低域変換すると共
に水平走査期間毎に位相ローテーションさせた低域変換
色信号と該映像信号に係る輝度信号とが周波数多重して
記録される磁気記録媒体より該映像信号を再生する映像
信号再生装置であり、時間軸変動を除去した再生低域変
換色信号を出力する時間軸補正手段と、該時間軸補正手
段の書き込み読み出しタイミングを制御すると共に、メ
モリジャンプを行う際のメモリジャンプ信号を出力する
制御手段と、該制御手段からのメモリジャンプ信号に基
づき位相補正信号を出力する位相補正手段と、該時間軸
補正手段からの再生低域変換色信号が入力され、該位相
補正手段からの位相補正信号に基づき記録時の該色信号
の位相を復元すると共に高域変換を施して、再生色信号
を得る再生手段とを少なくとも備え、メモリジャンプ発
生の際、該再生手段は、該位相補正手段からの該位相補
正信号に基づき強制的に位相シフトをすることにより、
記録時の該色信号の位相を復元することを特徴とする映
像信号再生装置。更に、再生輝度信号に係る水平同期信
号の位相と該再生低域変換色信号に係るカラーバースト
信号の位相との位相差を検出して得た位相差信号を出力
する位相差検出手段を備え、該位相補正手段は、該制御
手段からのメモリジャンプ信号と該位相差検出手段から
の位相差信号とに基づき該位相補正信号を出力すること
を特徴とする映像信号再生装置。

【００２６】

【実施例】図１は本発明になる映像信号再生装置の一実
施例要部を説明するブロック図、図２は本発明になる映
像信号再生装置の一実施例全体ブロック図、図３はＶＴ
Ｒの再生系の主要部を説明するブロック図、図４は第２
の時間軸補正回路８の動作を説明するタイミングチャー
ト、図５，６は遅延回路１２の遅延時間Ｔを説明するタ
イミングチャート、図７は色信号系５の主要部を説明す
るブロック図、図８はバースト位相検出回路ＡＡを説明
するブロック図、図９はバースト位相検出回路ＡＡを説
明するタイミングチャート、図１０はカラートーテンシ
ョンプロセスＢＢを説明するブロック図、図１１は２ビ
ットＢｉｔカウンタ回路６６の動作を説明するタイミン
グチャート、図１２は時間軸補正回路によるＡＰＣエラ
ーの改善を説明するタイミングチャート、図１３は櫛形
フィルタを説明するブロック図、図１４はＴＢＣの主要
部を説明するブロック図、図１５は通常の動作における
ＴＢＣのタイミングチャート、図１６はジャンプ制御回
路の動作を説明する図、図１７はメモリジャンプが発生
する際のＴＢＣのタイミングチャート、図１８は他のメ
モリジャンプ手段の主要部を説明するブロック図、図１
９は同期信号発生回路の主要部を説明するブロック図、
図２０は通常の同期信号発生回路のタイミングチャー
ト、図２１はメモリジャンプが発生する際の同期信号発
生回路のタイミングチャートである。上述したものと同
一構成部分には同一符号を付しその説明を省略する。

【００２７】以下、説明の順序として、（１）「磁気ヘ
ッドの切り換えタイミングによる再生色信号のカラーロ
ーテーションの不連続性の補正」、（２）「メモリジャ
ンプによる再生色信号のＶガタ補正」、（３）「メモリ
ジャンプによる再生色信号のカラーローテーションの不
連続性の補正」の順で行うことにする。（１）「磁気ヘッドの切り換えタイミングによる再生色
信号のカラーローテーションの不連続性の補正」につい
てここで、図３の構成は前述した図２３の構成に遅延回路
１２を新たに設けたものに等しいものであり、従来は水
平同期信号９ａを直接ラッチ回路１０のクロック信号入
力に供給していたものを、遅延回路１２（ＤＬ）を介す
ることにより水平同期信号９ａに所定の遅延時間Ｔを施
した後、ラッチ回路１０のクロック信号入力に供給して
いる。

【００２８】これにより、再生輝度信号７ａのスキュー
を、第２の時間軸補正回路８により改善することができ
る。図４を用いてこの理由を説明する。

【００２９】同図（Ａ），（Ｂ）は磁気ヘッドの切り換
えがなかったとした場合の第１，第３の磁気ヘッドに係
る再生輝度信号７ａを夫々図示したものである。そし
て、磁気ヘッドの切り換えタイミングが遅延するため、
図示するタイミング“Ａ”，“Ｂ”より遅延回路１２の
遅延時間Ｔだけ遅延したタイミング“α”，“β”で磁
気ヘッドの切り換えが夫々行われる。このため、第１の
磁気ヘッドＨ１から第３の磁気ヘッドＨ２に切り換えた
場合は、同図（Ｃ）に図示する再生輝度信号７ａを、逆
に第３の磁気ヘッドＨ３から第１の磁気ヘッドＨ１に切
り換えた場合は、同図（Ｄ）に図示する再生輝度信号７
ａを得ることができる。

【００３０】そして、これらの信号に時間軸補正を施す
第２の時間軸補正回路８の動作を同図（Ｅ）を用いて説
明するに、同図（Ｅ）中の再生輝度信号７ａを第２の時
間軸補正回路８中の第１〜第７のメモリセルＭ１〜Ｍ７
に１Ｈ毎に順次、水平同期信号９ａの立ち下がりエッジ
から所定の期間再生輝度信号７ａのジッターに追従した
クロック信号で書き込み、安定な周波数を有するクロッ
ク信号で読み出して同図（Ｆ）に図示する出力輝度信号
８ａを得ている。

【００３１】このようにして、遅延回路１２を用いてラ
ッチ回路出力信号１０ａを遅延時間Ｔだけ遅延せしめて
磁気ヘッドの切り換えを行ったので、スキューの改善さ
れた出力輝度信号８ａを得ることができる。ここで、遅
延時間Ｔは、両磁気ヘッド間で生ずるスキューをτとす
ると、１Ｈ−τを越えない最大値であることが望まし
い。

【００３２】その理由を図５，６を用いて説明するに、
図５に図示する如く、遅延時間Ｔが１Ｈ−τを越えた場
合であって、同図（Ａ）に図示する切り換え前の信号よ
り同図（Ｂ）に図示する切り換え後の信号が進んでいる
場合には、同図（Ｃ）に図示するように、再生輝度信号
７ａの水平同期信号の前ぶちが欠けてしまうといった不
都合が生じる。一方、図６に図示する如く、遅延時間Ｔ
が１Ｈ−τに比較して少なすぎる場合には、同図（Ａ）
より同図（Ｂ）に切り換えると、同図（Ｃ）に図示する
ように磁気ヘッドの切り換えが画面の中央部に現れてし
まうといった不都合が生じるからである。そこで、遅延
時間Ｔは、１Ｈ−τを越えない最大値に設定している。

【００３３】上記した実施例は遅延時間Ｔを適当に設定
することによりスキューを改善することができたが、遅
延時間Ｔの設定は両磁気ヘッド間で生ずるスキュー時間
τを決めることが容易ではないため、時には磁気ヘッド
の切り換えが画面の中央部に現れてしまう（以下、「画
面内スイッチング」という。）といった不都合が生ず
る。そこで、ここでは詳述しないが、第２の時間軸補正
回路８を構成するメモリセルの書き込み読み出し制御を
改良して画面内スイッチングノイズを除去することも可
能である。

【００３４】上述したのは輝度信号系に係る改良につい
て説明したが、ここでは、磁気ヘッドの切り換えに伴う
カラーローテーションを補正するため、色信号系５を以
下のように改良するものであり、これを図７〜図１３を
用いて説明する。

【００３５】図７に図示する色信号系５の主要部におい
て、バースト位相検出回路ＡＡは磁気ヘッドの切り換え
に伴うカラーローテーションの不連続性を検出するため
のものであって、ラッチ回路出力信号１０ａにより供給
される磁気ヘッドの切り換えタイミングの前後において
再生低域変換色信号３ａ中のバースト信号の位相差を検
出するものである。即ち、バースト位相検出回路ＡＡに
は１Ｈ遅延回路６１（１ＨＤＬ）を通過する前後の再生
低域変換色信号３ａが供給され、これらの位相差を検出
して第１，第２のカラーローテーション補正信号ａａ
１，ａａ２をカラーローテーションプロセスＢＢに夫々
供給し、カラーローテーションの補正を行っている。

【００３６】先ず、バースト位相検出回路ＡＡについ
て、そのブロック図である図８をタイミングチャートで
ある図９を用いて詳述することとする。６２９ＫＨｚを
キャリア周波数とする図９（Ｂ）に図示する再生低域変
換色信号３ａが、ＡＤ変換回路５０を介して同図（Ｃ）
に図示する信号として、低域成分を除去するフィルタ回
路５１に供給される。

【００３７】このフィルタ回路５１はキャリア周波数の
１／２波長の遅延時間を有する第１の遅延回路５１１(1
/2λ DL)と第１の減算回路５１２とによりなり、入力信
号からこれを第１の遅延回路５１１を介して得た同図
（Ｄ）に図示する信号を、減算して得た同図（Ｅ）に図
示する減算回路出力信号５１ａを２値化回路５２に供給
する。そして、この２値化回路５２にて減算回路出力信
号５１ａの符号ビットを抽出して２値化した同図（Ｆ）
に図示する２値化信号５２ａを微分回路５３に供給し、
ここで２値化信号５２ａの立ち上がりエッジに同期した
同図（Ｇ）に図示する微分信号５３ａを得ている。

【００３８】そして、微分信号５３ａは、バーストゲー
トパルス発生回路５５にて同図（Ａ）に図示する水平同
期信号３ａに基づいて得た同図（Ｈ）に図示するバース
トゲートパルス５５ａによりゲート回路５４でゲートさ
れ、同図（Ｉ）に図示する位相情報信号５４ａを得てい
る。

【００３９】水平同期信号９ａの立ち下がりエッジから
位相情報信号５４ａの立ち上がりエッジまでの時間は、
結局、再生低域変換色信号３ａに係るバースト信号の位
相情報を表していることになる。従って、係る時間を１
Ｈ毎に計測すればバースト信号の位相を求めることがで
き、更に、１Ｈ前後でこの位相を比較することによりロ
ーテーションの連続性を判別できることとなる。かかる
役割を担うのが以下の構成である。

【００４０】便宜上、再び同図（Ｊ）に図示した位相情
報信号５４ａが第１のラッチ回路Ｆ１にクロック信号と
して供給され、ここで、水平同期信号９ａの立ち下がり
エッジにてクリアされると共にカウントを開始するカウ
ンタ回路５６のカウントデータを上記位相情報信号５４
ａでラッチして得た同図（Ｋ）に図示する出力データを
第２のラッチ回路Ｆ２に供給する。

【００４１】そして、この第２のラッチ回路Ｆ２は、上
記出力データを、タイミングパルス発生回路５７にて水
平同期信号９ａより生成した位相情報信号５４ａの立ち
上がりより略一定時間遅延している同図（Ｌ）に図示す
るタイミングパルス５７ａでラッチして得た同図（Ｍ）
に図示する第２の出力データＦ２ａを第３のラッチ回路
Ｆ３に供給し、同様にタイミングパルス５７ａでラッチ
して同図（Ｎ）に図示する第３の出力データＦ３ａを得
ている。尚、同図（Ｎ），（Ｍ）中、Ｄ０〜Ｄ２は第０
〜第２番目のラインにおけるバースト信号の位相を夫々
表すデータである。

【００４２】そして、第２の減算回路５８にて、第２の
出力データＦ２ａより第３の出力データＦ３ａを減算し
て得た同図（Ｏ）に図示する位相差データ５８ａを４相
判別回路５９に供給し、位相差データ５８ａに基づいて
現在のローテーションを判別して得た判別データをロー
テーション補正信号発生回路６０に供給して９０度，１
８０度進ませる指令信号である第１，第２のローテーシ
ョン補正信号ａａ１，ａａ２とを夫々得ている。

【００４３】次に、この第１，第２のローテーション補
正信号ａａ１，ａａ２が供給されるカラーローテーショ
ンプロセスＢＢについて、図１０，図１１を用いて説明
するに、従来のカラーローテーションプロセスＢＢと相
違するのは第１の位相比較回路９０を用いたフィードバ
ックループがない点である。そして、その主要部は、４
相位相発生回路６３とスイッチ回路６４と周波数変換回
路６５と２Ｂｉｔカウンタ回路６６とによりなりる。
尚、ＡＰＣループについては従来の技術と同一であるた
めその説明を省略する。

【００４４】そして、この周波数変換回路６５は再生低
域変換信号３ａを高域に変換するためスイッチ回路出力
信号６４ａと乗算して得た高域変換信号ｂｂを出力する
が、スイッチ回路出力信号６４ａがローテーション補正
が考慮された信号を選択している。

【００４５】即ち、４相位相発生回路６３は高域変換の
ために用いるいわゆるローカル周波数である４．２ＭＨ
ｚの周波数を有し、位相が９０度毎にシフトされている
第１〜第４の局発信号Ｓ０〜Ｓ３をスイッチ回路６４に
供給し、ここで、２ビットＢｉｔカウンタ回路６６より
供給される４ビットで表される選択データ信号６６ａを
用いて第１〜第４の局発信号Ｓ０〜Ｓ３を選択してスイ
ッチ回路出力信号６４ａを得ている。

【００４６】さてここで、２ビットＢｉｔカウンタ回路
６６の動作を図１１を用いて説明するに、同図（Ａ）に
図示する水平同期信号９ａをクロック信号としてカウン
トするが、同図（Ｇ），（Ｈ）に図示する９０度，１８
０度進ませる指令信号である第１，第２のローテーショ
ン補正信号ａａ１，ａａ２のハイレベルが入力するとカ
ウント値を通常の値よりも“１”，“２”だけ夫々加算
又は減算する。そして、この２ビットＢｉｔカウンタ回
路６６を加算又は減算動作させることを決定するのが同
図（Ｉ）に図示するラッチ回路出力信号１０ａである。
即ち、これがローレベルである期間は加算動作し、一
方、ハイレベルである期間は減算動作となる。このよう
にして得た２ビットＢｉｔカウンタ回路６６のカウント
値である選択データを同図（Ｂ）に、また、夫々の選択
データ信号６６ａをＬＳＢより順に同図（Ｃ）〜（Ｆ）
に図示する。

【００４７】ここで、同図中に図示するタイミングｔ１
〜ｔ３について具体的に説明するに、先ず、タイミング
ｔ１においては、ラッチ回路出力信号１０ａはローレベ
ルであるので動作は加算状態であり、第１のローテーシ
ョン補正信号ａａ１がハイレベルとなっているので、選
択データは通常であれば“０”から“１”に変化すると
ころが“０”から“２”に変化している。また、タイミ
ングｔ２においては、ラッチ回路出力信号１０ａはロー
レベルであるので、動作は加算状態であり、第２のロー
テーション補正信号ａａ２がハイレベルとなっているの
で、選択データは通常であれば“０”から“１”に変化
するところが“０”から“３”の変化となっている。更
に、タイミングｔ３においては、ラッチ回路出力信号１
０ａはハイレベルであるので動作は減算状態であり、第
１，第２のローテーション補正信号ａａ１，ａａ２が共
にハイレベルとなっているので、選択データは通常であ
れば“３”から“２”に変化するところが更に“３”減
算するため“３”から“３”の変化となっている。

【００４８】このようにして、ローテーションの補正が
１Ｈ毎にできるため、特殊再生時においても色の再現性
が改善される。

【００４９】また、磁気ヘッドの切り換えによるローテ
ーションの不連続性により、カラーローテーションプロ
セスＢＢ中の高域変換に用いる周知のＡＰＣループの引
き込み時間が長時間化するといった問題を解決する手段
について図１２を用いて説明する。

【００５０】同図（Ａ）〜（Ｄ）は理想的な再生低域変
換色信号３ａを理解を容易にするため再生輝度信号７ａ
と共にライン順に図示したものであり、再生低域変換色
信号３ａ中のバースト信号の位相は９０度毎に位相が遅
れている。

【００５１】しかしながら、スキューがあると同図
（Ｅ）に図示する如く再生輝度信号７ａと共に再生低域
変換色信号３ａにもスキューが発生するため、ＡＰＣル
ープが誤動作する。

【００５２】そこで、これを解決した色信号再生系５の
主要部について同図（Ｆ）を用いて説明する。ここで図
７と相違するのは可変遅延回路９３と第３の時間軸補正
回路９４が新たに追加された構成であり、他の構成は同
一であるため同一の符号を付しその説明を省略する。

【００５３】再生低域変換色信号３ａは水平同期信号９
ａに基づいて時間軸補正を第３の時間軸補正回路９４に
てスキューが除去された後、カラーローテーションプロ
セスＢＢに供給され、所定の処理が施され、高域変換信
号ｂｂを得ている。尚、第３の時間軸補正回路９４は第
２の時間軸補正回路８と同一の構成となっている。

【００５４】そして、第３の時間軸補正回路９４で時間
軸補正を施す際に遅延時間が生ずる。このため、第１，
第２のカラーローテーション補正信号ａａ１，ａａ２も
遅延する必要があり、この役割を担うのが可変遅延回路
９３である。しかるに可変遅延回路９３の遅延時間は自
動的に第３の時間軸補正回路９４と略同一となるよう第
３の時間軸補正回路９４より供給される遅延データ９３
ｂにより制御されている。尚、第３の時間軸補正回路９
４は高域変換される前に時間軸補正を施すことによりＡ
ＰＣループの動作を安定化するものであるから、第３の
時間軸補正回路９４を同図（Ｆ）中のＥＥの場所に介挿
して、時間軸補正を再生低域変換色信号３ａに施した
後、１Ｈ遅延回路６１とバースト位相検出回路ＡＡとに
供給しても良いことは勿論であり、係る場合は可変遅延
回路９３が不要となり、構成を簡易にできる。

【００５５】このようにして、スキューが除去された再
生低域変換信号を用いてカラーローテーションの補正を
行えるため、ＡＰＣループの動作を乱すことなく良好な
高域変換信号ｂｂを得ることができる。

【００５６】上述した実施例においては、磁気ヘッドの
切り換えに伴うカラーローテーションの不連続性をバー
スト信号の位相を検出することにより補正していた。し
かし、このバースト信号は低域変換されている信号であ
るため、アジマスロスによるクロストーク妨害の低減が
望めないため、位相検出の誤差が増加するおそれがあ
る。そこで、下記するように、低域変換されているバー
スト信号に櫛形フィルタを施し位相検出の精度を向上す
るように構成することも可能である。

【００５７】即ち、図１３を用いて説明するに、この櫛
形フィルタは第２の遅延回路６８(1Ｈ± 1/4λ DL)と加
算回路６９とにより構成されている。そして、第２の遅
延回路６８の遅延時間はバースト信号の正逆位相シフト
に対応させるべくラッチ回路出力信号１０ａにより制御
され、これがローレベルの際は遅延時間を１Ｈ−１／４
λに、ハイレベルの際は１Ｈ＋１／４λに設定するの
で、入力信号とこれに第２の遅延回路６８を介して得た
信号との位相が一致し、これらを加算回路６９にて加算
して出力信号を得るため、クロストーク成分に対して有
効な信号成分を強調した出力信号を得ることができる。

【００５８】そして、上記した櫛形フィルタを図８中、
ＡＤ変換回路５０とフィルタ回路５１との間に介挿する
か、あるいは、フィルタ回路５１と２値化回路との間に
介挿することによりクロストーク妨害を低減することが
でき、精度良くバースト信号の位相を検出することがで
きる。（２）「メモリジャンプによる再生色信号のＶガタ補
正」についてさて、下記するのは、読み出しタイミングと書き込みタ
イミングとが接近しメモリ追い越しが発生する確率が高
い場合に、現在読み出されている再生映像信号と相関性
のある再生映像信号が格納されているメモリ領域を読み
出すため、読み出しタイミングを変更するメモリジャン
プを行うものである。更に、メモリジャンプを垂直同期
信号の手前で発生させることによりＶがたを改善すると
共に、メモリジャンプの発生情報を同期信号発生回路１
０（ＳＳＧ）に供給し、水平ライン数の増減に合わせて
同期信号を発生せしめるものである。以下、詳述する。

【００５９】図１４において、再生映像信号５ａがＡ／
Ｄ変換を施すＡ／Ｄ変換器１００を介して１水平ライン
分の容量を持つ第１〜第４のメモリ１０２〜１０５（Ａ
〜Ｄ）にそれぞれ供給される。そして、リング形式で構
成されている第１〜第４のメモリ１０２〜１０５は、メ
モリ制御回路１０６によって制御され、再生映像信号５
ａより分離された水平同期信号１０６ａからメモリ制御
回路１０６中の図示せぬＰＬＬ回路にて生成された書き
込みクロック信号ＷＣＫを用いて再生映像信号５ａが書
き込まれ、メモリ制御回路１０６中の図示せぬ読み出し
クロック発生回路より供給される読み出しクロック信号
ＲＣＫを用いて読み出される。

【００６０】そして、この読み出された信号がＤ／Ａ変
換を施すＤ／Ａ変換器１０８を介して同期信号置換回路
１１１の一方の入力に供給される。また、この他方の入
力には水平同期信号発生回路１１０から同期信号１１０
ａが供給され、ここで、Ｄ／Ａ変換器１０８からの出力
信号１０８ａに係る同期信号を同期信号１１０ａに置換
して得た出力映像信号１１１ａを図示せぬ伝送路に供給
する。尚、後述するメモリジャンプ手段１０７はメモリ
ジャンプを垂直同期信号の手前で発生させる役割を担う
ものである。また、論理和回路１０９は後述する同期信
号発生回路１１０中の後述する水平カウンタ回路２０１
にリセット信号を供給する役割を担うものである。

【００６１】ここで、通常の動作を図１５に図示するタ
イミングチャートを用いて説明するに、同図（Ａ），
（Ｃ），（Ｅ），（Ｇ）は第１〜第４のメモリ１０２〜
１０５に供給されるライトイネーブル信号ＡＷＥ〜ＤＷ
Ｅであって、これらの信号がハイレベルの期間中、第１
〜第４のメモリ１０２〜１０５が夫々書き込み可能とな
る。また、同図（Ｂ），（Ｄ），（Ｆ），（Ｈ）はライ
トリセット信号ＡＷＲ〜ＤＷＲであって、ライトイネー
ブル信号ＡＷＥ〜ＤＷＥの立ち上がりエッジに同期して
夫々立ち上がり、短期間ハイレベルを維持した後ローレ
ベルとなる信号で、その立ち上がりエッジで第１〜第４
のメモリ２〜５の書き込みアドレスが初期状態にリセッ
トされる。このようにして、第１のメモリ１０２から第
４のメモリ１０５まで順次書き込みを行い、これを繰り
返すよう構成されている。

【００６２】一方、同図（Ｉ），（Ｋ），（Ｍ），
（Ｏ）は第１〜第４のメモリ１０２〜１０５に供給され
るリードイネーブル信号ＡＲＥ〜ＤＲＥであって、これ
らの信号がハイレベルの期間中、第１〜第４のメモリ１
０２〜１０５が夫々読み出し可能となる。また、同図
（Ｊ），（Ｌ），（Ｎ），（Ｐ）はリードリセット信号
ＡＲＲ〜ＤＲＲであって、リードイネーブル信号ＡＲＥ
〜ＤＲＥの立ち上がりエッジに同期して夫々立ち上が
り、短期間ハイレベルを維持した後ローレベルとなる信
号で、その立ち上がりエッジで第１〜第４のメモリ１０
２〜１０５の読み出しアドレスが初期状態にリセットさ
れる。このようにして、第１のメモリ１０２から第４の
メモリ１０５まで順次読み出しを行い、これを繰り返す
よう構成されている。

【００６３】そして、書き込みと読み出しとの関係は、
例えば、同図（Ａ），（Ｍ）に図示する如く、第１のメ
モリ１０２の書き込み開始タイミングと第３のメモリ１
０４の読み出し開始タイミングとが一致しており、メモ
リ２個分の容量に相当する時間だけ読み書きのタイミン
グに余裕がある。

【００６４】しかし、前述したメモリジャンプが発生し
た場合、Ｖがたが発生する。そこで、垂直同期信号の手
前でメモリジャンプを発生し易くするのがメモリジャン
プ手段１０７である。

【００６５】このメモリジャンプ手段１０７について説
明するに、第１，第２のカウンタ回路１７１，１７２に
て、書き込み，読み出しクロック信号ＷＣＫ，ＲＣＫを
カウントして得た書き込み，読み出しアドレスＷＡ，Ｒ
Ａを夫々判別回路１７３に供給する。そして、判別回路
１７３にて書き込みアドレスＷＡから読み出しアドレス
ＲＡを減算して得た判別信号１７３ａをジャンプ制御回
路１７４に供給する。このジャンプ制御回路１７４に
て、判別信号１７３ａと垂直同期信号１７４ｃの関係か
ら第１，第２のメモリジャンプを行うか否かを決定す
る。

【００６６】かかる決定動作について図１６を用いて説
明するに、斜線を施した部分がメモリジャンプを行う部
分であり、同図中“Ｖ”の期間は垂直同期信号の期間で
あり、“Ｙ”の期間はＴＶ画面上見えない絵柄期間であ
り、“Ｘ”はその他の絵柄期間である。そして、同図中
“ＪＡ”の領域は、書き込みアドレスＷＡが読み出しア
ドレスＲＡより大きく且つ両者が接近しており、第１の
メモリ追い越しが発生する可能性が高い領域であるの
で、強制的に読み出しタイミングをずらすよう第１のメ
モリジャンプ制御信号１７４ａを出力する。また、同図
中“ＪＢ”の領域は、読み出しアドレスＷＡが書き込み
アドレスＲＡより大きく且つ両者が接近しており、第２
のメモリ追い越しが発生する可能性が高い領域であるの
で、強制的に読み出しタイミングをずらすよう第２のメ
モリジャンプ制御信号１７４ｂを出力する。そして、図
示する如く、“Ｙ”の期間中にメモリジャンプを発生さ
せる閾値を大きくし、メモリジャンプを発生する可能性
を高めているのは、この期間中にＶがたが発生したとし
てもＴＶ画面上になんら影響を与えないからである。ま
た、期間Ｖ中に閾値を大きくしなかったのは、この期間
中にメモリジャンプが発生すると垂直同期信号が乱れる
ため、ＴＶの種類によっては垂直同期が乱れる可能性が
あるからである。尚、垂直ブランキング期間の終了で垂
直同期をとるＴＶを対象とする場合は、期間Ｖ中で上記
閾値を大きくしても良いことは勿論である。

【００６７】そして、第１，第２のメモリジャンプ制御
信号１７４ａ，１７４ｂはメモリ制御回路１０６に供給
され、ここでメモリジャンプが実行される。第１，第２
のメモリジャンプ制御信号１７３ａ，１７４ａが有効な
場合について図１７，１８を用いて説明するに、両図中
（Ａ）〜（Ｄ）はライトイネーブル信号ＡＷＥ〜ＤＷＥ
であり、また、両図中（Ｅ）〜（Ｈ）はリードイネーブ
ル信号ＡＲＥ〜ＤＲＥである。

【００６８】書き込みタイミングが読み出しタイミング
を追い越す可能性が高い場合は、図１７に図示する如
く、ライトイネーブル信号ＡＷＥの立ち下がりエッジか
らリードイネーブル信号ＡＲＥの立ち下がりエッジまで
の時間Ｔ１が接近する。この際、書き込みアドレスと読
み出しアドレスとが接近し、これがメモリジャンプ手段
１０７で検出され、第１のメモリジャンプ制御信号１７
３ａが有効となり、同図（Ｆ）に図示する如くリードイ
ネーブル信号ＢＲＥがハイレベルの期間が通常の２倍と
なり、繰り返して第２のメモリ３を読み出している。従
って、水平ライン数が「１」増加する。このメモリジャ
ンプをＡジャンプと呼ぶこととする。

【００６９】一方、読み出しタイミングが書き込みタイ
ミングを追い越す可能性が高い場合は、図１８に図示す
る如く、リードイネーブル信号ＡＲＥの立ち下がりエッ
ジからライトイネーブル信号ＢＷＥの立ち上りエッジま
での時間Ｔ２が接近する。この際、書き込みアドレスと
読み出しアドレスとが接近し、これがメモリジャンプ手
段７で検出され、第２のメモリジャンプ制御信号１７４
ａが有効となり、同図（Ｆ），（Ｇ），（Ｈ）に図示す
る如くリードイネーブル信号ＣＲＥがハイレベルの期間
が１回とばされる。即ち、第２のメモリ１０３を読み出
した後、第３のメモリ１０４を読み出すこと無く第４の
メモリ５を読み出している。従って、水平ライン数が
「１」減少する。このメモリジャンプをＢジャンプと呼
ぶこととする。

【００７０】このようにして、メモリジャンプが行われ
るが、垂直同期信号の手前の期間Ｙで検出の閾値を大き
くするので、ＶがたをＴＶ画面上見えなくすることがで
きる。

【００７１】上述したようにＡ，Ｂジャンプによって、
第１〜第４のメモリ１０２〜１０５より読み出されるラ
イン数が増減する。一方、ＴＢＣで同期信号の置換を行
う場合、水平ライン数が増減すると、読み出された信号
と置換する垂直同期信号との位相が一致しない。そこ
で、メモリジャンプに対応して同期信号発生回路１１０
から出力される同期信号１１０ａの水平ライン数を増減
させることとした。以下、同期信号発生回路１１０の構
成について図８及びをそのタイミングチャートである図
２０，２１を用いて詳述する。

【００７２】図１９，２０において、図示せぬメモリ制
御回路１０６より供給される読み出しクロック信号ＲＣ
Ｋが水平カウンタ回路２０１に供給され、これを時間基
準信号として得た図２０（Ａ），（Ｂ），（Ｃ）に図示
する等価パルス信号ＥＳ、水平同期信号ＨＳ、垂直同期
信号ＶＳを選択回路２０２に夫々供給する。尚、この水
平カウンタ回路２０１は論理和回路出力信号１０９ａに
よってリセットされるため、第１〜第４のメモリ回路１
０２〜１０５より出力される信号の水平ライン数の増減
に応じて、等価パルス信号ＥＳ、水平同期信号ＨＳ、垂
直同期信号ＶＳを増減せしめて生成することができる。

【００７３】また、上記等価パルス信号ＥＳは垂直クロ
ック信号発生回路２０３（ＶＣＧ）に供給され、後述す
る水平ライン数の増減に応じて有効なパルス数を増減し
て得た垂直クロック信号２０３ａを、Ｄ／Ａ変換出力信
号１０８ａから分離成形された垂直基準信号ＶＲＥＦが
供給される垂直タウンタ回路２０４に供給する。

【００７４】そして、垂直タウンタ回路２０４は垂直基
準信号ＶＲＥＦによって初期状態にリセットされ、垂直
クロック信号２０３ａをカウントして得た同図（Ｄ），
（Ｅ），（Ｆ）に図示する第１〜第３の選択制御信号２
０４ａ〜２０４ｃを選択回路２０２に供給する。この選
択回路２０２は第１〜第３の選択制御信号２０４ａ〜２
０４ｃが夫々ハイレベルの期間、等価パルス信号ＥＳ、
水平同期信号ＨＳ、垂直同期信号ＶＳを夫々選択して得
た同図（Ｇ）に図示する同期信号１１０ａを図示せぬ同
期信号置換回路１１１に供給している。

【００７５】更に、図２１を用いて詳述するに、同図
（Ａ），（Ｂ）は、通常の状態での垂直クロック信号２
０３ａと垂直カウンタ回路２０４のカウント値を図示し
たものであり、同図（Ｃ），（Ｄ）はＡジャンプを行っ
た場合のそれらを、同図（Ｅ），（Ｆ）はＢジャンプを
行った場合のそれらを図示したものである。即ち、第１
のメモリジャンプ制御信号１７４ａが有効な場合は、同
図（Ｃ）に図示する如くパルスＰ１が削除され、これに
対応して同図（Ｄ）に図示する如く垂直カウンタ回路２
０４のカウント値も増加しない。また、第２のメモリジ
ャンプ制御信号１７５ａが有効な場合は、同図（Ｅ）に
図示する如くパルスＰ２が付加され、これに対応して同
図（Ｆ）に図示する如く垂直カウンタ回路２０４のカウ
ント値が「１」増加して「４」となる。

【００７６】そして、これらのカウント値に基づいて生
成された第１〜第３の選択制御信号２０４ａ〜２０４ｃ
を用い選択回路２０２にて等価パルス信号ＥＳ、水平同
期信号ＨＳ、垂直同期信号ＶＳを選択出力するため、水
平ライン数の増減に応じた同期信号１１０ａを得ること
ができる。上述した実施例においては書き込みアドレス
と読み出しアドレスとの差に基づいてメモリジャンプを
発生せしめていたが、これは書き込みタイミングと読み
出しタイミングとの時間差と等価であるから、この時間
差に基づいてメモリジャンプを発生せしめても良いこと
は勿論である。

【００７７】また，上述した実施例においては垂直同期
信号前の所定の期間中にメモリジャンプを発生せしめる
ようメモリ制御回路１０６で閾値を大きくしていたが、
全期間中一定の閾値として、メモリジャンプを発生させ
ても良くも、係る場合においても水平走査ライン単位で
メモリジャンプが発生するので、第１〜第４のメモリ１
０２〜１０５より読み出された信号は連続したものとな
る。（３）「メモリジャンプによる再生色信号のカラーロー
テーションの不連続性の補正」についてさて、前述した図３に示した色信号再生系の構成を一部
変更し、後述する図１，図２に示す構成の再生系を有す
るＶＴＲがある。このＶＴＲは、特に、再生された低域
変換色信号の時間軸変動を補正する際のメモリの追い越
し現象を抑制するいわゆるメモリジャンプの際、時間軸
変動が補正された低域変換色信号のカラーローテーショ
ン位相の連続性が乱れ再生色信号に色ずれが発生するこ
とを防止するため、メモリジャンプの発生があると正規
のカラーバースト位相とのずれ分だけ当該カラーローテ
ーション位相をシフトして強制的に正規のローテーショ
ン位相に戻すことにより、再生色信号におけるカラーロ
ーテーション位相を正規のものとし、再生色信号におけ
る色ずれ発生の防止しを可能とするものである。

【００７８】即ち、図３に示すローパスフィルタ３が色
信号再生系５を介して第１の時間軸補正回路６に接続さ
れている接続状態を変更し、図１，図２に夫々示すよう
に，ローパスフィルタ３をブロックＤＤに直接接続した
ものである。このブロックＤＤは、図１に示すように、
プリアンプＤＤ１，メモリコントロールＤＤ２，カラー
ローテーション補正信号発生器ＤＤ３，カラーバースト
位相差検出器ＤＤ４，色信号再生系５，第１の時間軸補
正回路６から構成される。色信号再生系５はカラーロー
テーション部ＡＡＡを有している。

【００７９】この構成において、メモリジャンプが生じ
ると、第１の時間軸補正回路（ＴＢＣ１）６から出力さ
れる低域変換色信号の水平ラインは不連続となり、この
結果、色信号再生系５から出力される再生色信号におけ
るカラー信号の位相ローテーションは連続性が保てなく
なり、再生色信号には色ずれが生じる。

【００８０】そこで、メモリジャンプ発生の有無にかか
わらず、常時、色相ずれがない再生色信号を得るため
に、下記する構成が用いられる。

【００８１】このＶＴＲは再生映像信号に係わる低域変
換色信号の時間軸変動及び位相ローテーションの不連続
性を共に除去した再生色信号を出力する映像信号再生装
置であり、時間軸変動を除去した再生低域変換色信号を
出力する第１の時間軸補正回路６（時間軸補正手段）、
再生低域変換色信号を相補的に高域変換すると共に所定
の位相ローテーションを有する再生色信号を出力するカ
ラーローテーション部ＡＡＡ（位相ローテーション手
段）を有する色信号再生系５（再生手段）と、第１の時
間軸補正回路６の書き込み読み出しタイミングを制御す
ると共に、メモリジャンプを行って得たメモリジャンプ
信号を出力するメモリコントロールＤＤ２（制御手段）
と、再生輝度信号の水平同期信号の位相と低域変換色信
号のカラーバースト信号の位相との位相差を検出して得
た位相差信号を出力するカラーバースト位相差検出器Ｄ
Ｄ４（位相差検出手段）と、メモリジャンプ発生の際、
所定の位相ローテーションに応じた位相ローテーション
信号と位相差信号とに基づいて、当該位相ローテーショ
ンと所定の位相ローテーションとのずれを除去する位相
ローテーション補正信号を前記位相ローテーション手段
に出力するカラーローテーション補正信号発生器ＤＤ３
（位相ローテーション補正手段）とを有する。

【００８２】さて、ローパスフィルタ３の出力が点ａａ
を介して供給されるブロックＤＤ内のプリアンプＤＤ１
に接続される第１の時間軸補正回路６においてメモリジ
ャンプが発生した場合、色信号再生系５から出力される
再生色信号のライン数は１Ｈ増加、あるいは、１Ｈ減少
する。このラインの増減はメモリジャンプの方向により
前述したように規定される（Ａジャンプは１Ｈ増加，Ｂ
ジャンプは１Ｈ減少）。

【００８３】同期分離回路９から供給される水平同期信
号９ａは点ｅｅを介してメモリコントロールＤＤ２，カ
ラーバースト位相差検出器ＤＤ４，色信号再生系５に夫
々供給される。

【００８４】メモリコントロールＤＤ２は第１の時間軸
補正回路６で行われるプリアンプＤＤ１からの低域変換
色信号のメモリへの書き込みタイミング、このメモリか
らの読み出しタイミングを夫々制御する制御信号を第１
の時間軸補正回路６に出力し、また、メモリジャンプが
発生するとメモリジャンプが発生した旨のメモリジャン
プ信号をカラーローテーション補正信号発生器ＤＤ３に
出力する。カラーローテーション補正信号発生器ＤＤ３
にプリアンプＤＤ１から供給されるカラーローテーショ
ン制御信号はその位相によってカラーローテーションの
方向が規定されている。

【００８５】カラーバースト位相差検出器ＤＤ４は同期
分離回路９から供給される水平同期信号９ａの位相とプ
リアンプＤＤ１から供給される低域変換色信号のカラー
バースト信号の位相との位相差を検出して得たカラーバ
ースト位相検出信号をカラーローテーション補正信号発
生器ＤＤ３に出力する。

【００８６】カラーローテーション補正信号発生器ＤＤ
３は、プリアンプＤＤ１からのカラーローテーション制
御信号及びカラーバースト位相検出器ＤＤ４からのカラ
ーバースト位相検出信号に基づいて生成されたカラーロ
ーテーション補正信号をカラーローテーション部ＡＡＡ
に出力する。

【００８７】カラーローテーション部ＡＡＡはこのカラ
ーローテーション補正信号に基づいて第１の時間軸補正
回路６から供給され色信号再生系５にて元の色信号に変
換された再生色信号の位相ローテーション補正を行うこ
とができる。

【００８８】メモリジャンプが発生すると、メモリコン
トロールＤＤ２はメモリジャンプ信号をカラーローテー
ション補正信号発生器ＤＤ３に出力する。カラーローテ
ーション補正信号発生器ＤＤ３は、プリアンプＤＤ１か
らのカラーローテーション制御信号により定まっている
カラーローテーションの方向を元にして、メモリジャン
プ信号におけるメモリジャンプの方向（Ａジャンプは１
Ｈ増加，Ｂジャンプは１Ｈ減少）とのローテーションの
方向ずれを求めたカラーローテーション補正信号をカラ
ーローテーション部ＡＡＡに出力する。

【００８９】また、磁気ヘッドの切り換えタイミングに
おける第１，第３の磁気ヘッドＨ１，Ｈ３より再生され
た信号の位相が一致しないことによるカラーローテーシ
ョンのずれと、上記のメモリジャンプによるカラーロー
テーションのずれとが同時に発生した場合、カラーロー
テーション補正信号発生器ＤＤ３は、プリアンプＤＤ１
からのカラーローテーション制御信号により定まってい
るカラーローテーションの方向を元にして、メモリジャ
ンプ信号におけるメモリジャンプの方向、及び、カラー
バースト位相検出器ＤＤ４からのカラーバースト位相検
出信号との複合したカラーローテーションのずれを求め
たカラーローテーション補正信号をカラーローテーショ
ン部ＡＡＡに出力すればよい。

【００９０】メモリジャンプが発生しない場合、カラー
ローテーション補正信号発生器ＤＤ３は、カラーローテ
ーション部ＡＡＡにカラーローテーション補正信号を出
力しない。

【００９１】

【発明の効果】請求項１に係る発明によれば、映像信号
に係る色信号を低域変換すると共に水平走査期間毎に位
相ローテーションさせた低域変換色信号と該映像信号に
係る輝度信号とが周波数多重して記録される磁気記録媒
体より該映像信号を再生する映像信号再生装置であり、
時間軸変動を除去した再生低域変換色信号を出力する時
間軸補正手段と、該時間軸補正手段の書き込み読み出し
タイミングを制御すると共に、メモリジャンプを行う際
のメモリジャンプ信号を出力する制御手段と、該制御手
段からのメモリジャンプ信号に基づき位相補正信号を出
力する位相補正手段と、該時間軸補正手段からの再生低
域変換色信号が入力され、該位相補正手段からの位相補
正信号に基づき記録時の該色信号の位相を復元すると共
に高域変換を施して、再生色信号を得る再生手段とを少
なくとも備え、メモリジャンプ発生の際、該再生手段
は、該位相補正手段からの該位相補正信号に基づき強制
的に位相シフトをすることにより、記録時の該色信号の
位相を復元するため、メモリジャンプの発生により生じ
る位相ローテーションの不連続性による再生色信号の色
ずれを未然に防止することができる。また、請求項２に
係る発明によれば、メモリジャンプの発生により生じる
位相ローテーションのずれと、磁気ヘッドの切り換えに
よる位相ローテーションの変化とが同時に発生した場合
でも適切に色ずれを防止できるという効果を奏する。

【図面の簡単な説明】

【図１】本発明になる映像信号再生装置の一実施例要部
を説明するブロック図である。

【図２】本発明になる映像信号再生装置の一実施例全体
ブロック図である。

【図３】ＶＴＲの再生系の主要部を説明するブロック図
である。

【図４】第２の時間軸補正回路８の動作を説明するタイ
ミングチャートである。

【図５】遅延回路１２の遅延時間Ｔを説明するタイミン
グチャートである。

【図６】遅延回路１２の遅延時間Ｔを説明するタイミン
グチャートである。

【図７】色信号系５の主要部を説明するブロック図であ
る。

【図８】バースト位相検出回路ＡＡを説明するブロック
図である。

【図９】バースト位相検出回路ＡＡを説明するタイミン
グチャートである。

【図１０】カラーローテーションプロセスＢＢを説明す
るためのブロック図である。

【図１１】２ビットＢｉｔカウンタ回路６６の動作を説
明するタイミングチャートである。

【図１２】時間軸補正回路によるＡＰＣエラーの改善を
説明するタイミングチャートである。

【図１３】櫛形フィルタを説明するブロック図である。

【図１４】ＴＢＣの主要部を説明するブロック図であ
る。

【図１５】通常の動作におけるＴＢＣのタイミングチャ
ートである。

【図１６】ジャンプ制御回路の動作を説明する図であ
る。

【図１７】メモリジャンプが発生する際のＴＢＣのタイ
ミングチャートである。

【図１８】他のメモリジャンプ手段の主要部を説明する
ブロック図である。

【図１９】同期信号発生回路の主要部を説明するブロッ
ク図である。

【図２０】通常の同期信号発生回路のタイミングチャー
トである。

【図２１】メモリジャンプが発生する際の同期信号発生
回路のタイミングチャートである。

【図２２】特殊再生時のテープパターンを説明する概念
図である。

【図２３】従来の映像信号磁気再生装置のブロック図で
ある。

【図２４】水平ブランキング期間内のヘッド切り換えを
説明するタイミングチャートである。

【図２５】再生色信号５ａの問題点を説明する概念図で
ある。

【図２６】バースト位相検出回路ＡＡを説明するブロッ
ク図である。

【図２７】バースト位相検出回路ＡＡを説明するタイミ
ングチャートである。

【符号の説明】

３ａ再生低域変換色信号５色信号再生系（再生手段）６第１の時間軸補正回路（ＴＢＣ１，時間軸補正手
段）ＡＡバースト位相検出回路（位相検出手段）ＡＡＡカラーローテーション部（位相ローテーション
手段）ｂｂ高域変換信号ＢＢカラーローテーションプロセス（再生色信号処理
手段）ＤＤ２メモリコントロール（制御手段）（ＤＤ３カラーローテーション補正信号発生器（位相ロ
ーテーション補正手段）ＤＤ４カラーバースト位相検出器（位相差検出手段）Ｈ１第１の磁気ヘッドＨ３第３の磁気ヘッド（第２の磁気ヘッド）ＴＴ磁気記録媒体

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 9/79 - 9/898

Claims

(57)【特許請求の範囲】

【請求項１】映像信号に係る色信号を低域変換すると共
に水平走査期間毎に位相ローテーションさせた低域変換
色信号と該映像信号に係る輝度信号とが周波数多重して
記録される磁気記録媒体より該映像信号を再生する映像
信号再生装置であり、時間軸変動を除去した再生低域変換色信号を出力する時
間軸補正手段と、該時間軸補正手段の書き込み読み出しタイミングを制御
すると共に、メモリジャンプを行う際のメモリジャンプ
信号を出力する制御手段と、該制御手段からのメモリジャンプ信号に基づき位相補正
信号を出力する位相補正手段と、該時間軸補正手段からの再生低域変換色信号が入力さ
れ、該位相補正手段からの位相補正信号に基づき記録時
の該色信号の位相を復元すると共に高域変換を施して、
再生色信号を得る再生手段とを少なくとも備え、メモリジャンプ発生の際、該再生手段は、該位相補正手
段からの該位相補正信号に基づき強制的に位相シフトを
することにより、記録時の該色信号の位相を復元するこ
とを特徴とする映像信号再生装置。
【請求項２】再生輝度信号に係る水平同期信号の位相と
該再生低域変換色信号に係るカラーバースト信号の位相
との位相差を検出して得た位相差信号を出力する位相差
検出手段を備え、該位相補正手段は、該制御手段からのメモリジャンプ信
号と該位相差検出手段からの位相差信号とに基づき該位
相補正信号を出力することを特徴とする請求項１記載の
映像信号再生装置。