JP2952299B2 - Surface emitting laser device - Google Patents

Surface emitting laser device

Info

Publication number
JP2952299B2
JP2952299B2 JP2163441A JP16344190A JP2952299B2 JP 2952299 B2 JP2952299 B2 JP 2952299B2 JP 2163441 A JP2163441 A JP 2163441A JP 16344190 A JP16344190 A JP 16344190A JP 2952299 B2 JP2952299 B2 JP 2952299B2
Authority
JP
Japan
Prior art keywords
layer
multilayer film
block
semiconductor multilayer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2163441A
Other languages
Japanese (ja)
Other versions
JPH0453289A (en
Inventor
健一 伊賀
晃 茨木
浩太郎 古沢
徹 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kagaku Gijutsu Shinko Jigyodan
Sanyo Denki Co Ltd
Original Assignee
Kagaku Gijutsu Shinko Jigyodan
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kagaku Gijutsu Shinko Jigyodan, Sanyo Denki Co Ltd filed Critical Kagaku Gijutsu Shinko Jigyodan
Priority to JP2163441A priority Critical patent/JP2952299B2/en
Publication of JPH0453289A publication Critical patent/JPH0453289A/en
Application granted granted Critical
Publication of JP2952299B2 publication Critical patent/JP2952299B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基板側の反射鏡に半導体多層膜を用いた、埋
込み構造を有する面発光レーザ装置に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface emitting laser device having a buried structure using a semiconductor multilayer film for a substrate-side reflecting mirror.

〔従来の技術〕[Conventional technology]

第2図は従来の面発光レーザ装置の断面構造図であ
り、導電型がn型のGaAs製基板21の表面にOMVPE(有機
金属気相成長)法によりn型のGaAs製バッファ層22、反
射鏡を構成するGa0.9Al0.1As層とAlAs層とを交互に25回
重ね合わせてなる半導体多層膜23、n型のクラッド層24
を順次的に積層形成した後、クラッド層24表面の中央部
に同じくOMVPE法によりp型の活性層(GaAs)25、p型
のクラッド層27からなる被埋込み層をこの順序で積層形
成してある。
FIG. 2 is a cross-sectional structural view of a conventional surface emitting laser device, in which an n-type GaAs buffer layer 22 and a reflective layer are formed on the surface of an n-type GaAs substrate 21 by OMVPE (organic metal vapor phase epitaxy). A semiconductor multilayer film 23 in which a Ga 0.9 Al 0.1 As layer and an AlAs layer constituting a mirror are alternately stacked 25 times, an n-type cladding layer 24
Are sequentially laminated, and a buried layer composed of a p-type active layer (GaAs) 25 and a p-type cladding layer 27 is laminated and formed in this order at the center of the surface of the cladding layer 24 by the same OMVPE method. is there.

またこれらの周囲にはp型の第1のブロック層28,n型
の第2のブロック層29を形成して前記活性層25,クラッ
ド層27を埋込むと共に、第2のブロック層29及びのクラ
ッド層27上にわたって平坦化層30を形成し、この平坦化
層30の中央部にp型のGa0.94Al0.06As製のコンタクト層
31を隔てて前記活性層25と対向する位置に多層膜(DB
R)32を、またその周囲に絶縁層33を隔てて電極34を形
成してある。35は基板21の下面側に設けた電極である。
In addition, a p-type first block layer 28 and an n-type second block layer 29 are formed around these to bury the active layer 25 and the clad layer 27, and the second block layer 29 and the A planarization layer 30 is formed over the cladding layer 27, and a p-type Ga 0.94 Al 0.06 As contact layer is formed at the center of the planarization layer 30.
A multilayer film (DB) is provided at a position facing the active layer
R) 32, and an electrode 34 is formed therearound with an insulating layer 33 interposed therebetween. Reference numeral 35 denotes an electrode provided on the lower surface side of the substrate 21.

而してこのような従来の面発光レーザ装置にあっては
両電極34,35に電圧を印加し、活性層25から光を出射さ
せ、両側の多層膜23,32で光を反射させて共振させた
後、矢符方向にレーザビームを出射せしめるようになっ
ている。
In such a conventional surface emitting laser device, a voltage is applied to both electrodes 34 and 35, light is emitted from the active layer 25, and light is reflected by the multilayer films 23 and 32 on both sides to resonate. After that, the laser beam is emitted in the arrow direction.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

ところで通常、活性層25は閾値電流密度を小さくする
ためにはその膜厚を薄くすることが要求されるが、一方
第1のブロック28は電流阻止機能を維持するうえで膜厚
を一定以下には出来ないという制限があるため、活性層
の膜厚を小さくすると、クラッド層24と活性層25との順
バイアス接合面38よりも第1,第2のブロック層28,29間
の逆バイアス接合面39が上方に位置することとなり、被
埋込み層であるp型の活性層25の周囲には同じp型の第
1のブロック層28が存在し、p型のコンタクト層31から
注入された電流の一部はp型の第1のブロック層28に流
れてp型活性層25に集中せず、発光に寄与しない無効電
流となり、発光効率が低下するという問題があった。
In general, the active layer 25 is required to have a small thickness in order to reduce the threshold current density. On the other hand, the first block 28 has a thickness less than a certain value in order to maintain the current blocking function. Therefore, when the thickness of the active layer is reduced, the reverse bias junction between the first and second block layers 28 and 29 becomes smaller than the forward bias junction surface 38 between the cladding layer 24 and the active layer 25. The surface 39 is located above, the same p-type first block layer 28 exists around the p-type active layer 25 as the buried layer, and the current injected from the p-type contact layer 31 A part of the current flows into the p-type first block layer 28 and does not concentrate on the p-type active layer 25, resulting in a reactive current that does not contribute to light emission, which causes a problem that light emission efficiency is reduced.

このため活性層25の膜厚の減少には限界があり、見掛
け上の閾値電流密度が大きくならざるを得ず、微分量子
効率が低下することとなり、しかもこの現象は活性層の
埋込み径が小さくなるに従ってより顕著になるという難
点があった。
For this reason, there is a limit to the reduction of the film thickness of the active layer 25, and the apparent threshold current density must be increased, and the differential quantum efficiency is reduced. There was a drawback that it became more noticeable as it became.

本発明はかかる事情に鑑みなされたものであって、そ
の目的とするところは無効電流を低減して発光効率の向
上を図れるようにした面発光レーザ装置を提供するにあ
る。
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a surface emitting laser device capable of reducing reactive current and improving luminous efficiency.

〔課題を解決するための手段〕[Means for solving the problem]

本発明に係る面発光レーザ装置は、活性層を含む被埋
込み部を、その周囲に形成した第1導電型の第1ブロッ
ク層と第2導電型の第2ブロック層が順に積層されてな
るブロック層により埋込んだ面発光レーザ装置におい
て、基板と、該基板上に形成された第2導電型の第1の
半導体多層膜と、該第1の半導体多層膜の表面の一部に
形成され、前記活性層のAlAs組成比より大きいAlAs組成
比を有し、膜厚がλ/2n(λ:発光波長,n:屈折率)の整
数倍である第2導電型の介在層、第2導電型の第2の半
導体多層膜、第2導電型の第1クラッド層、前記活性層
及び第1導電型の第2クラッド層が順に積層されてなる
前記被埋込み部と、前記第1の半導体多層膜上の前記被
埋込み部の周囲に形成され、前記介在層、前記第2の半
導体多層膜及び前記第1クラッド層を埋込む前記第1ブ
ロック層、前記活性層及び前記第2クラッド層を埋込む
ように前記第2ブロック層が積層されてなるブロック層
とを有することを特徴とする。
In the surface emitting laser device according to the present invention, a buried portion including an active layer is formed by forming a first conductive type first block layer and a second conductive type second block layer formed around the buried portion in this order. In a surface emitting laser device embedded by a layer, a substrate, a first semiconductor multilayer film of a second conductivity type formed on the substrate, and a part of the surface of the first semiconductor multilayer film, A second conductivity type intermediate layer having an AlAs composition ratio greater than the AlAs composition ratio of the active layer, and a film thickness of an integral multiple of λ / 2n (λ: emission wavelength, n: refractive index); A buried portion formed by sequentially stacking a second semiconductor multilayer film of a second conductivity type, a first cladding layer of a second conductivity type, the active layer and a second cladding layer of the first conductivity type, and the first semiconductor multilayer film And forming the intermediate layer, the second semiconductor multilayer film, and the first It said first blocking layer to embed the de layer, said second blocking layer to fill the active layer and the second cladding layer and having a blocking layer formed by laminating.

〔作用〕[Action]

本発明にあっては第1の半導体多層膜上に、被埋込み
層である介在層、第2の半導体多層膜、第1クラッド層
を重ねてこれを第1ブロック層で埋込み、更に第1クラ
ッド層上に活性層、第2クラッド層を重ねてこれらを第
2ブロック層にて埋込むことで活性層の位置を基板側か
ら遠ざけ、第1、第2ブロック層間の逆バイアス接合面
を活性層の基板側界面付近に位置させ得ることとなり、
第1,第2ブロック層への無効電流を抑制し得、しかも光
路途中での光損失も抑制し得ることとなる。
According to the present invention, an intervening layer, a second semiconductor multilayer film, and a first cladding layer, which are buried layers, are stacked on the first semiconductor multilayer film and buried with a first block layer. An active layer and a second clad layer are superposed on the layer, and these are buried in a second block layer so that the position of the active layer is kept away from the substrate side, and a reverse bias junction surface between the first and second block layers is formed in the active layer. Can be located near the substrate side interface of
The reactive current to the first and second block layers can be suppressed, and the light loss in the optical path can be suppressed.

〔実施例〕〔Example〕

以下本発明をその実施例を示す図面に基づき具体的に
説明する。
Hereinafter, the present invention will be described in detail with reference to the drawings showing the embodiments.

第1図は本発明に係る面発光レーザ装置の断面構造図
であり、図中1は導電型がn型のGaAs製基板を示してい
る。この基板1上にはOMVPE(有機金属気相成長)法に
よりGa0.9Al0.1As層とAlAs層とを交互に15対重ね合わせ
て全体の厚さを約2.1μmとした導電型がn型の第1の
半導体多層膜2を積層形成してある。
FIG. 1 is a sectional view showing the structure of a surface emitting laser device according to the present invention. In FIG. 1, reference numeral 1 denotes a GaAs substrate having an n-type conductivity. An n-type conductivity type having a total thickness of about 2.1 μm by alternately stacking 15 pairs of Ga 0.9 Al 0.1 As layers and AlAs layers on the substrate 1 by OMVPE (organic metal vapor phase epitaxy) is used. The first semiconductor multilayer film 2 is formed by lamination.

そしてこの第1の半導体多層膜2の表面中央部には同
じくOMVPE法によりn型のGa0.94Al0.06Asからなる厚さ
0.5μmの介在層3、続いてGa0.9Al0.1As層とAlAs層と
を交互に10回積層した厚さ約1.4μmの第2のn型の半
導体多層膜4、n型のGa0.65Al0.35Asからなる厚さ0.5
μmのクラッド層5、p型のGaAsからなる厚さ2μmの
活性層6、p型のGa0.65Al0.35Asからなる厚さ0.5μm
のクラッド層7、p型のGa0.94Al0.06Asからなる厚さ0.
5μmのキャップ層8をこの順序に積層して被埋込み層
を構成してある。
The thickness of the first semiconductor multilayer film 2 is made of n-type Ga 0.94 Al 0.06 As by the OMVPE method in the center of the surface.
A second n-type semiconductor multilayer film 4 having a thickness of about 1.4 μm and an n-type Ga 0.65 Al 0.35 layer in which an intervening layer 3 having a thickness of 0.5 μm, and subsequently a Ga 0.9 Al 0.1 As layer and an AlAs layer are alternately laminated ten times. As 0.5 thickness
μm cladding layer 5, p-type GaAs active layer 6 having a thickness of 2 μm, p-type Ga 0.65 Al 0.35 As 0.5 μm thick
Clad layer 7, p-type Ga 0.94 Al 0.06 As
The cap layer 8 of 5 μm is laminated in this order to form a buried layer.

前記介在層3はそのAlAs組成比が活性層6のAlAs組成
比よりも大きく、また厚さはλ/2n(λ:発振波長,n:介
在層3の屈折率)の整数倍(実施例では4倍)としてあ
る。またこの被埋込み層の周囲には前記介在層3,第2の
半導体多層膜4,クラッド層5を埋込む態様でp型のGa
0.45Al0.55Asからなる第1のブロック層9、また活性層
6,クラッド層7,キャップ層8を埋込む態様でn型のGa
0.65Al0.35Asからなる第2のブロック層10及びp型のGa
As層11をこの順序に積層形成せしめてある。
The AlAs composition ratio of the intervening layer 3 is larger than the AlAs composition ratio of the active layer 6, and the thickness is an integral multiple of λ / 2n (λ: oscillation wavelength, n: refractive index of the intervening layer 3) (in the embodiment, 4 times). Around the buried layer, a p-type Ga is embedded so as to bury the intervening layer 3, the second semiconductor multilayer film 4, and the cladding layer 5.
First block layer 9 of 0.45 Al 0.55 As and active layer
6, n-type Ga is buried in the cladding layer 7 and the cap layer 8.
The second block layer 10 made of 0.65 Al 0.35 As and p-type Ga
The As layers 11 are laminated in this order.

そしてキャップ層8及びp型GaAs層11上にわたってp
型のGa0.94Al0.06Asからなる平坦化層12を積層し、この
平坦化層12の中央部に光出射側の反射鏡を構成すべくSi
O2層とTiO2層とを交互に4回積層してなる誘電体多層膜
13を形成し、また周囲にはp型のGaAsからなるコンタク
ト層14、Au層,Cr層を積層してなる電極15を積層形成し
てある。16は基板1の下面側に形成したAu層,Sn層を積
層してなる電極である。
Then, over the cap layer 8 and the p-type GaAs layer 11, p
A flattening layer 12 made of Ga 0.94 Al 0.06 As is stacked on top of the Si to form a light-emitting side reflector at the center of the flattening layer 12.
Dielectric multilayer film composed of O 2 layers and TiO 2 layers alternately laminated four times
A contact layer 14 made of p-type GaAs, an electrode 15 formed by laminating an Au layer and a Cr layer are formed on the periphery. Reference numeral 16 denotes an electrode formed by laminating an Au layer and a Sn layer formed on the lower surface side of the substrate 1.

次に上述した如き本発明装置の製造過程についてその
一例を説明する。基板1上に前述した如きOMVPE法によ
り第1の半導体多層膜2,介在層3,第2の半導体多層膜4,
クラッド層5,活性層6,クラッド層7,キャップ層8をこの
順序に積層形成した後、キャップ層8の中央部であって
被埋込み層を形成すべき位置にGa0.55Al0.45Asからなる
マスク層を厚さ0.25μm形成する。
Next, an example of a manufacturing process of the device of the present invention as described above will be described. The first semiconductor multilayer film 2, the intermediate layer 3, the second semiconductor multilayer film 4,
After laminating the clad layer 5, the active layer 6, the clad layer 7, and the cap layer 8 in this order, a mask made of Ga 0.55 Al 0.45 As is located at the center of the cap layer 8 where the buried layer is to be formed. The layer is formed to a thickness of 0.25 μm.

更にこのマスク層上にレジスト層を形成した後、先ず
このレジスト層をマスクとして硫酸系エッチャントを用
いて第1の半導体多層膜2の表面が露出する迄エッチン
グして被埋込み層であるメサ部を形成する。レジストマ
スクを除去した後、Ga0.55Al0.45Asからなるマスク層を
マスクとして選択LPE(液相エピタキシャル)埋込み成
長法により、介在層3,第2の半導体多層膜4,クラッド層
5を埋込むべく第1のブロック層9を、続いて活性層6,
クラッド層7,キャップ層8を埋込むべく第2のブロック
層10を形成した後、p型GaAs層11を成長させる。
Further, after forming a resist layer on the mask layer, first, using the resist layer as a mask, etching is performed by using a sulfuric acid-based etchant until the surface of the first semiconductor multilayer film 2 is exposed, so that a mesa portion which is a buried layer is formed. Form. After removing the resist mask, the intermediate layer 3, the second semiconductor multilayer film 4, and the cladding layer 5 are buried by a selective LPE (liquid phase epitaxial) burying growth method using a mask layer made of Ga 0.55 Al 0.45 As as a mask. The first block layer 9 is subsequently added to the active layer 6,
After forming the second block layer 10 to bury the cladding layer 7 and the cap layer 8, the p-type GaAs layer 11 is grown.

次に硫酸系エッチャントを用いてキャップ層8上のマ
スク層をエッチング除去した後、2回目のLPE成長法に
より平坦化層12、コンタクト層14をこの順序で積層形成
する。
Next, after the mask layer on the cap layer 8 is removed by etching using a sulfuric acid-based etchant, the planarizing layer 12 and the contact layer 14 are formed in this order by the second LPE growth method.

最後に、メサ部上部に位置するコンタクト層14をエッ
チング除去した後、ここにSiO2層とTiO2層とを交互に4
回反復して積層形成することにより誘電体多層膜13を形
成する。
Finally, after the contact layer 14 located above the mesa portion is removed by etching, an SiO 2 layer and a TiO 2 layer are alternately formed here.
The dielectric multi-layered film 13 is formed by stacking repeatedly.

而してこのような本発明装置にあっては、介在層3を
設けることによって、活性層6とクラッド層5との間に
形成される順バイアスの接合面18と第1,第2のブロック
層9,10間に形成される逆バイアス接合面19との相対的な
高さ位置、換言すれば第1のブロック層9に対する活性
層6の相対的な高さ位置を適正に設定出来て同じ導電性
の活性層6と第1のブロック層9との接触を回避させ、
また第1のブロック層9の膜厚を必要最小限の膜厚であ
る1μm程度とすることが出来ると共に、活性層6自体
の膜厚が薄く設定出来るため、被埋込み層を薄くし得て
シリーズ抵抗の増加を抑制出来、しかも閾値電流を低減
すべく埋込み層の径を縮小化するに従ってより効果的と
なる。
Thus, in the device of the present invention, by providing the intervening layer 3, the forward-biased bonding surface 18 formed between the active layer 6 and the clad layer 5 is connected to the first and second blocks. The relative height position with respect to the reverse bias junction surface 19 formed between the layers 9 and 10, in other words, the relative height position of the active layer 6 with respect to the first block layer 9 can be appropriately set and the same. Avoiding contact between the conductive active layer 6 and the first block layer 9,
In addition, the thickness of the first block layer 9 can be reduced to the necessary minimum thickness of about 1 μm, and the thickness of the active layer 6 itself can be set to be small. The increase in resistance can be suppressed, and more effective as the diameter of the buried layer is reduced to reduce the threshold current.

なお上述の実施例では介在層3は15対の第1の半導体
多層膜2と10対の第2の半導体多層膜4との間に介在し
た場合を示したが、何らこれに限らず、例えば第2の半
導体多層膜4は5〜20対の範囲で適宜に設定変更するこ
ととしてもよい。
In the above-described embodiment, the case where the intervening layer 3 is interposed between the fifteen pairs of the first semiconductor multilayer films 2 and the ten pairs of the second semiconductor multilayer films 4 is shown. However, the present invention is not limited to this. The setting of the second semiconductor multilayer film 4 may be appropriately changed within the range of 5 to 20 pairs.

〔効果〕〔effect〕

以上の如く本発明にあっては、活性層の基板側界面
と、電気ブロックとして機能する逆バイアス接合面との
位置を合わせることが可能となり、無効電流を低減出
来、余分な発熱を抑制して温度特性を改善し得、またこ
れによって閾値電流密度も低下出来て発光効率が向上す
る等、本発明は優れた効果を奏する。
As described above, in the present invention, the position of the substrate-side interface of the active layer and the position of the reverse bias junction surface functioning as an electric block can be matched, the reactive current can be reduced, and excess heat generation can be suppressed. The present invention has excellent effects such as an improvement in temperature characteristics, a reduction in threshold current density, and an improvement in luminous efficiency.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明装置の断面構造図、第2図は従来装置の
断面構造図である。 1……基板、2……第1の半導体多層膜、3……介在
層、4……第2の半導体多層膜、5……クラッド層、6
……活性層、7……クラッド層、8……キャップ、層9,
10……第1,第2のブロック層、18……順バイアス接合
面、19……逆バイアス接合面
FIG. 1 is a sectional structural view of the apparatus of the present invention, and FIG. 2 is a sectional structural view of a conventional apparatus. DESCRIPTION OF SYMBOLS 1 ... board | substrate, 2 ... 1st semiconductor multilayer film, 3 ... intervening layer, 4 ... 2nd semiconductor multilayer film, 5 ... clad layer, 6
... active layer, 7 ... clad layer, 8 ... cap, layer 9,
10: first and second block layers, 18: forward bias junction surface, 19: reverse bias junction surface

───────────────────────────────────────────────────── フロントページの続き (72)発明者 古沢 浩太郎 大阪府守口市京阪本通2丁目18番地 三 洋電機株式会社内 (72)発明者 石川 徹 大阪府守口市京阪本通2丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 平1−248587(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01S 3/18 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kotaro Furusawa 2-18-18 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Inventor Tohru Ishikawa 2-18-18 Keihanhondori, Moriguchi-shi, Osaka (56) References JP-A-1-248587 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01S 3/18

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】活性層を含む被埋込み部を、その周囲に形
成した第1導電型の第1ブロック層と第2導電型の第2
ブロック層が順に積層されてなるブロック層により埋込
んだ面発光レーザ装置において、 基板と、該基板上に形成された第2導電型の第1の半導
体多層膜と、該第1の半導体多層膜の表面の一部に形成
され、前記活性層のAlAs組成比より大きいAlAs組成比を
有し、膜厚がλ/2n(λ:発光波長,n:屈折率)の整数倍
である第2導電型の介在層、第2導電型の第2の半導体
多層膜、第2導電型の第1クラッド層、前記活性層及び
第1導電型の第2クラッド層が順に積層されてなる前記
被埋込み部と、前記第1の半導体多層膜上の前記被埋込
み部の周囲に形成され、前記介在層、前記第2の半導体
多層膜及び前記第1クラッド層を埋込む前記第1ブロッ
ク層、前記活性層及び前記第2クラッド層を埋込むよう
に前記第2ブロック層が積層されてなるブロック層とを
有することを特徴とする面発光レーザ装置。
An embedded portion including an active layer is formed around a first block layer of a first conductivity type and a second block layer of a second conductivity type formed therearound.
A surface emitting laser device in which a block layer is buried by a block layer formed in order, a substrate, a first semiconductor multilayer film of a second conductivity type formed on the substrate, and the first semiconductor multilayer film. A second conductive layer formed on a portion of the surface of the active layer, having an AlAs composition ratio greater than the AlAs composition ratio of the active layer, and having a film thickness that is an integral multiple of λ / 2n (λ: emission wavelength, n: refractive index). Embedded portion formed by sequentially stacking an intervening layer of a second conductivity type, a second semiconductor multilayer film of a second conductivity type, a first clad layer of a second conductivity type, the active layer, and a second clad layer of the first conductivity type. A first block layer formed around the buried portion on the first semiconductor multilayer film and burying the intervening layer, the second semiconductor multilayer film, and the first clad layer, and the active layer And a block formed by laminating the second block layer so as to bury the second clad layer. And a surface emitting laser device comprising:
JP2163441A 1990-06-20 1990-06-20 Surface emitting laser device Expired - Fee Related JP2952299B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2163441A JP2952299B2 (en) 1990-06-20 1990-06-20 Surface emitting laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2163441A JP2952299B2 (en) 1990-06-20 1990-06-20 Surface emitting laser device

Publications (2)

Publication Number Publication Date
JPH0453289A JPH0453289A (en) 1992-02-20
JP2952299B2 true JP2952299B2 (en) 1999-09-20

Family

ID=15773954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2163441A Expired - Fee Related JP2952299B2 (en) 1990-06-20 1990-06-20 Surface emitting laser device

Country Status (1)

Country Link
JP (1) JP2952299B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722691A (en) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp Semiconductor laser and manufacture thereof

Also Published As

Publication number Publication date
JPH0453289A (en) 1992-02-20

Similar Documents

Publication Publication Date Title
JP2863773B2 (en) Surface-emitting type semiconductor laser device
JPH09186400A (en) Fabrication of surface emission semiconductor laser
JPH05283796A (en) Surface emission type semiconductor laser
JP3718952B2 (en) Semiconductor laser
JP2799328B2 (en) Surface emitting semiconductor laser
JP4224981B2 (en) Surface emitting semiconductor laser device and method for manufacturing the same
JP2001332812A (en) Surface emitting semiconductor laser element
JPH10335696A (en) Light emitting diode array
JP2952299B2 (en) Surface emitting laser device
JP3123846B2 (en) Surface emitting semiconductor laser device
JP3409266B2 (en) Semiconductor laser and manufacturing method thereof
JPH05102615A (en) Semiconductor device and manufacture thereof
JPH07202320A (en) Semiconductor laser element
JP3358197B2 (en) Semiconductor laser
JPH0837335A (en) Semiconductor laser and its manufacture
JP2910710B2 (en) Surface emitting laser
JP2909512B2 (en) Surface emitting semiconductor laser
JPH0738147A (en) Semiconductor light emitting device
JP2975745B2 (en) Surface emitting semiconductor laser device and method of manufacturing the same
JPH0590700A (en) Semiconductor light-emitting device and manufacture thereof
JPH05190979A (en) Surface light emitting semiconductor
JPS6036118B2 (en) semiconductor laser equipment
JP2934678B2 (en) Manufacturing method of surface emitting semiconductor laser
JPH0758409A (en) Surface emitting semiconductor laser element
JP3612900B2 (en) Surface emitting semiconductor laser and manufacturing method thereof

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees