JP2946601B2 - Clamp circuit - Google Patents
Clamp circuitInfo
- Publication number
- JP2946601B2 JP2946601B2 JP2030632A JP3063290A JP2946601B2 JP 2946601 B2 JP2946601 B2 JP 2946601B2 JP 2030632 A JP2030632 A JP 2030632A JP 3063290 A JP3063290 A JP 3063290A JP 2946601 B2 JP2946601 B2 JP 2946601B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- coupling capacitor
- potential
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 本発明クランプ回路を以下の項目に従って説明する。DETAILED DESCRIPTION OF THE INVENTION The clamp circuit of the present invention will be described according to the following items.
A.産業上の利用分野 B.発明の概要 C.従来技術［第３図］ D.発明が解決しようとする課題［第４図］ E.課題を解決するための手段 F.実施例［第１図、第２図］ a.回路［第１図］ b.動作［第２図］ c.作用 G.発明の効果 （A.産業上の利用分野） 本発明は新規なクランプ回路に関する。詳しくは、入
力信号の直流レベルが異常に上昇したときでも、クラン
プ電位を速やかに所定の基準電位に安定させることがで
きる新規なクランプ回路を提供するものである。A. Industrial application fields B. Summary of the invention C. Prior art [Fig. 3] D. Problems to be solved by the invention [Fig. 4] E. Means for solving the problems F. Embodiment [ FIGS. 1, 2] a. Circuit [FIG. 1] b. Operation [FIG. 2] c. Function G. Effects of the Invention (A. Industrial Applications) The present invention relates to a novel clamp circuit. More specifically, the present invention provides a novel clamp circuit that can quickly stabilize a clamp potential to a predetermined reference potential even when the DC level of an input signal rises abnormally.
（B.発明の概要） 本発明クランプ回路は、入力信号が供給される信号経
路上に結合コンデンサが設けられたクランプ回路におい
て、入力信号の直流成分の変化を検出する電圧検出手段
と、該電圧検出手段からの信号を受けて一時的に結合コ
ンデンサの放電経路を形成するスイッチ手段とを設け、
入力信号の直流レベルが所定値以上に上昇したことを電
圧検出手段が検出するとスイッチ手段により結合コンデ
ンサが放電されるようにすることによって、入力信号レ
ベルの上昇時に結合コンデンサ内に蓄えられた無用の電
荷を放電し、クランプ電位を速やかに所定の基準値に安
定させることができるようにしたものである。(B. Summary of the Invention) A clamp circuit according to the present invention is a clamp circuit in which a coupling capacitor is provided on a signal path to which an input signal is supplied, wherein the voltage detection means detects a change in a DC component of the input signal; Switch means for temporarily forming a discharge path of the coupling capacitor in response to a signal from the detection means,
When the voltage detecting means detects that the DC level of the input signal has risen above a predetermined value, the coupling capacitor is discharged by the switch means, so that the unnecessary capacitor stored in the coupling capacitor when the input signal level rises. By discharging the electric charge, the clamp potential can be quickly stabilized at a predetermined reference value.
（C.従来技術）［第３図］ 信号の直流成分は種々の要因によって変動する場合が
あり、この直流成分を所定のレベルに固定するためにク
ランプ回路が用いられ、例えば、特公昭54−24846号公
報に示されたものがある。(C. Prior Art) [FIG. 3] The DC component of a signal may fluctuate due to various factors, and a clamp circuit is used to fix the DC component to a predetermined level. There is one disclosed in Japanese Patent No. 24846.
第３図はそのようなクランプ回路の基本的な構成例ａ
を示すものである。FIG. 3 shows a basic configuration example a of such a clamp circuit.
It shows.
図中ｂは入力端子であり、クランプ用の結合コンデン
サｃを介してエミッタフォロワのNPNトランジスタｄの
ベースに接続されている。In the figure, b is an input terminal, which is connected to the base of the NPN transistor d of the emitter follower via the coupling capacitor c for clamping.
ｅは上記トランジスタｄのエミッタに設けられた定電
流値である。e is a constant current value provided at the emitter of the transistor d.
ｆはダイオードクランプ用に設けられたNPNトランジ
スタであり、そのエミッタがトランジスタｄのベースに
接続されると共に、そのベースには定電圧源ｇによって
所定の基準電圧（トランジスタｆのベース−エミッタ間
電圧を「VBE」としたとき「Vref＋VBE」とする。）が加
えられている。f is an NPN transistor provided for diode clamping, the emitter of which is connected to the base of the transistor d, and the base of which is provided with a predetermined reference voltage (a base-emitter voltage of the transistor f by a constant voltage source g). “V BE ” and “V ref + V BE ” are added.
（D.発明が解決しようとする課題）［第４図］ ところで、上記したようなクランプ回路ａにあっては
何らかの原因で入力信号の直流成分が異常に上昇した場
合に、トランジスタｄのベース電位が上昇し、これがク
ランプ電位Vrefに安定するまでに時間を要してしまい、
その間安定した直流分再生を行なうことができないとい
う問題がある。(D. Problems to be Solved by the Invention) [FIG. 4] In the above-described clamp circuit a, when the DC component of the input signal rises abnormally for some reason, the base potential of the transistor d is increased. Rises, and it takes time for this to stabilize at the clamp potential Vref ,
During this time, there is a problem that stable DC reproduction cannot be performed.
このような状況は、クランプ回路ａの前に設けられた
回路の動作が突然開始した時や、ビデオカメラ等の外部
装置から機器への信号伝送が開始された時等に発生す
る。Such a situation occurs when an operation of a circuit provided in front of the clamp circuit a suddenly starts, or when a signal transmission from an external device such as a video camera to a device is started.
この時の信号波形を概略的に示したものが第４図であ
る。FIG. 4 schematically shows the signal waveform at this time.
図中「Ａ」は入力信号、「Ｂ」はトランジスタｄのベ
ース電位を示している。In the figure, “A” indicates an input signal, and “B” indicates a base potential of the transistor d.
図からわかるように、０（Ｖ）からV1（Ｖ）へのステ
ップ的な入力変化が生じたときに、トランジスタｄのベ
ース電位は基準電圧VrefからVref＋V1のレベル迄立ち上
がった後徐々に下降してVrefに近づいて行くような波形
となる。これは入力信号Ａの立ち上がりにおいて結合コ
ンデンサｃに蓄えられた電荷がトランジスタｄのベース
電流として放電する経路しかなく、波形Ｂの電圧がVref
に戻る迄に長い時間（この立ち下がり時間を「tf」とす
る。）がかかってしまうことによる。As can be seen, 0 when the stepwise input change from (V) V 1 to (V) occurs, after the base potential of the transistor d is stood up from the reference voltage V ref to a level of V ref + V 1 The waveform gradually falls and approaches Vref . This is because there is only a path where the charge stored in the coupling capacitor c is discharged as the base current of the transistor d at the rise of the input signal A, and the voltage of the waveform B is Vref
It takes a long time (this fall time is referred to as "t f ") to return to.
（E.課題を解決するための手段） そこで、本発明クランプ回路は上記した課題を解決す
るために、入力信号が供給される信号経路上に設けられ
る結合コンデンサと、該結合コンデンサの後段に配置さ
れかつ定電圧源からの基準電圧値が供給されるクランプ
用トランジスタとを備えたクランプ回路において、下記
に示す構成を有するものである。(E. Means for Solving the Problems) In order to solve the above-described problems, the clamp circuit of the present invention includes a coupling capacitor provided on a signal path to which an input signal is supplied and a coupling capacitor disposed downstream of the coupling capacitor. And a clamping transistor to which a reference voltage value is supplied from a constant voltage source. The clamping circuit has the following configuration.
（イ）入力信号の直流成分の変化を検出する電圧検出手
段と、該電圧検出手段からの信号を受けて一時的に結合
コンデンサの放電経路を形成するスイッチ手段としてト
ランジスタ及び該トランジスタの動作制御用に設けられ
たコンデンサを設けたこと。(A) Voltage detection means for detecting a change in the DC component of an input signal, and a transistor as a switch means for temporarily forming a discharge path of a coupling capacitor in response to a signal from the voltage detection means for controlling the operation of the transistor That the capacitor provided in the
（ロ）（イ）のコンデンサの放電時定数が、結合コンデ
ンサの放電時定数に比して大きな値となるように設定さ
れていること。(B) The discharge time constant of the capacitor in (a) is set to be larger than the discharge time constant of the coupling capacitor.
（ハ）信号経路において結合コンデンサを経た後の電位
が電圧検出手段において予め定められている値を越えた
ときに、該電圧検出手段からの出力により（イ）のコン
デンサが充電され、該コンデンサの電位が（イ）のトラ
ンジスタをオン動作させるに足る値に達したときに、結
合コンデンサが放電されてクランプ電位が基準電圧値に
安定すること。(C) when the potential after passing through the coupling capacitor in the signal path exceeds a value predetermined by the voltage detecting means, the output of the voltage detecting means charges the capacitor of (a), When the potential reaches a value sufficient to turn on the transistor (a), the coupling capacitor is discharged and the clamp potential is stabilized at the reference voltage value.
従って、本発明によれば、入力信号の直流成分が所定
値以上に上昇したことが電圧検出手段により検出される
と、スイッチ手段によって結合コンデンサが放電され、
入力信号レベルの上昇時に蓄えられた無用な電荷が一掃
されるため、クランプ電位が所定の基準電位に移行する
迄の時間が短く、安定した直流分再生を実現することが
できる。Therefore, according to the present invention, when the voltage detection means detects that the DC component of the input signal has risen to a predetermined value or more, the coupling capacitor is discharged by the switch means,
Unnecessary charges accumulated when the input signal level rises are wiped out, so that the time required for the clamp potential to shift to the predetermined reference potential is short, and stable DC reproduction can be realized.
（F.実施例）［「第１図、第２図］ 以下に、本発明クランプ回路の詳細を図示した実施例
１に従って説明する。(F. Embodiment) [FIGS. 1 and 2] Hereinafter, the details of the clamp circuit of the present invention will be described in accordance with a first embodiment illustrated.
（a.回路）［第１図］ ２は入力端子であり、結合コンデンサ３を介して出力
段に設けられたエミッタフォロワのNPNトランジスタ４
のベースに接続されており、該トランジスタ４のエミッ
タ側には定電流源５が設けられている。(A. Circuit) [FIG. 1] Reference numeral 2 denotes an input terminal, and an NPN transistor 4 of an emitter follower provided at an output stage via a coupling capacitor 3.
A constant current source 5 is provided on the emitter side of the transistor 4.
６はクランプ用のNPNトランジスタであり、そのエミ
ッタが、結合コンデンサ３とトランジスタ４のベースと
を結ぶ信号ライン７に接続され、そのベースにはトラン
ジスタ６のベース−エミッタ間電圧を「VBE」としたと
き、所定の基準電圧「Vref＋VBE」が定電圧源８によっ
て加えられている。Reference numeral 6 denotes an NPN transistor for clamping, the emitter of which is connected to a signal line 7 connecting the coupling capacitor 3 and the base of the transistor 4, and the base-emitter voltage of the transistor 6 is referred to as “V BE ”. At this time, the predetermined reference voltage “V ref + V BE ” is being applied by the constant voltage source 8.
９はNPNトランジスタであり、トランジスタ９がオン
状態となったときに結合コンデンサ３の放電経路が形成
されるように設けられている。即ち、トランジスタ９の
コレクタは信号ライン７に接続され、そのエミッタが抵
抗10を介して接地されており、ベースと接地ラインとの
間にはコンデンサ11が設けられている。そして、コンデ
ンサ11の電位がある値になるとトランジスタ９がオン
し、結合コンデンサ３の放電経路が形成されるようにな
っている。尚、この時コンデンサ11の電荷トランジスタ
９のベース電流として放電されることになるが、その放
電時定数は、トランジスタ９のスイッチ動作による結合
コンデンサ３の放電時定数に比べて大きな値とされてい
る。Reference numeral 9 denotes an NPN transistor, which is provided so that a discharge path of the coupling capacitor 3 is formed when the transistor 9 is turned on. That is, the collector of the transistor 9 is connected to the signal line 7, the emitter is grounded via the resistor 10, and the capacitor 11 is provided between the base and the ground line. When the potential of the capacitor 11 reaches a certain value, the transistor 9 is turned on, and a discharge path for the coupling capacitor 3 is formed. At this time, the capacitor 11 is discharged as the base current of the charge transistor 9, and the discharge time constant is set to a value larger than the discharge time constant of the coupling capacitor 3 due to the switching operation of the transistor 9. .
12は電圧検出回路であり、信号烙印７の電位が所定電
位を過えたかどうかを判断するために設けられている。Reference numeral 12 denotes a voltage detection circuit, which is provided to determine whether the potential of the signal mark 7 has exceeded a predetermined potential.
即ち、差動対を構成するNPNトランジスタ13、13′の
共通エミッタが定電流源14（電流値を「１」とする。）
を介して接地されており、その一方のトランジスタ13′
のベース電位は定電圧源15によって所定の電圧（これを
「V2」とする。）とされている。That is, the common emitter of the NPN transistors 13 and 13 'forming the differential pair is a constant current source 14 (current value is "1").
And one of the transistors 13 '
Is set to a predetermined voltage (referred to as “V 2 ”) by the constant voltage source 15.
そして、他方のトランジスタ13のベースが信号ライン
７に接続され、そのコレクタがPNPトランジスタ16のコ
レクタに接続されている。The base of the other transistor 13 is connected to the signal line 7, and the collector is connected to the collector of the PNP transistor 16.
トランジスタ16はPNPトランジスタ16′と共にカレン
トミラーを形成しており、これらのベースが共通化され
てトランジスタ17のコレクタに接続され、各々のエミッ
タは図示しない電源端子に接続されている。そして、ト
ランジスタ16′のコレクタはコンデンサ11に接続されて
おり、信号ライン７の電位がV2を超えた場合にこのカレ
ントミラーによって、上記したコンデンサ11の充電が行
なわれる。The transistor 16 forms a current mirror together with the PNP transistor 16 ', and their bases are shared and connected to the collector of the transistor 17, and each emitter is connected to a power supply terminal (not shown). The collector of the transistor 16 'is connected with the condenser 11, by the current mirror when the potential of the signal line 7 exceeds V 2, the charging of the capacitor 11 described above is performed.
（b.動作）［第２図］ しかして、上記クランプ回路１において、入力信号が
急激に変化した場合の動作は以下のようにしてなされ
る。尚、第２図は各部の信号波形を概略的に示してお
り、「Ａ」は入力信号、「Ｂ」は信号ライン７の電位、
「Ｃ」はコンデンサ11の電位を各々表わしている。(B. Operation) [FIG. 2] However, in the clamp circuit 1, the operation when the input signal changes abruptly is performed as follows. FIG. 2 schematically shows the signal waveform of each part, where "A" is an input signal, "B" is the potential of the signal line 7,
"C" indicates the potential of the capacitor 11, respectively.
図示するように入力信号が０（Ｖ）からV1（Ｖ）にか
けてステップ状に変化した場合を考える。As shown in the figure, consider a case where the input signal changes stepwise from 0 (V) to V 1 (V).
トランジスタ９のベース電流が電流値Ｉより小さいと
したとき、入力信号Ａの変化に伴なって信号ライン７の
電位ＢがVrefから立ち上がり、これがV2よりも高くなる
と、電圧検出回路12のトランジスタ13が動作し、カレン
トミラー（16、16′）によってコンデンサ11が電流値Ｉ
で瞬時に充電される。When the base current of the transistor 9 is set to the current value I is less than the potential B of the signal line 7 is accompanied with a change of the input signal A rises from V ref, when this is higher than V 2, the transistor of the voltage detection circuit 12 13 operates, and the current mirror (16, 16 ') causes the capacitor 11 to change the current value I
Is charged instantly.
よって、コンデンサ11の電位Ｃが上昇して、トランジ
スタ９をオンさせるに足る電位となる。Therefore, the potential C of the capacitor 11 rises to a potential sufficient to turn on the transistor 9.
トランジスタ９がオン状態になると結合コンデンサ３
に蓄えられた電荷が放電され、電位Ｂが下降する。When the transistor 9 is turned on, the coupling capacitor 3
Is discharged, and the potential B falls.
そして、電位ＢがV2より下がることになるが、コンデ
ンサ11の電荷はトランジスタ９のベース電流として放電
される程度であり、その時定数は結合コンデンサ３の放
電時定数に比して大きいため、結合コンデンサ３の放電
が終了する迄の間トランジスタ９はオンし続けている。Since it will be the potential B falls below V 2, the electric charge of the capacitor 11 is on the order to be discharged as a base current of the transistor 9, its large time constant than the discharge time constant of the coupling capacitor 3, bond The transistor 9 continues to be turned on until the discharging of the capacitor 3 is completed.
こうして、信号ライン７の電位Ｂは従来の比して短い
立ち下がり時間Tf（＜tf）で基準電位Vrefに戻りクラン
プ電位が安定する。In this way, the potential B of the signal line 7 returns to the reference potential Vref with a fall time T f (<t f ) which is shorter than in the prior art, and the clamp potential is stabilized.
（c.作用） 上記したクランプ回路１にあっては、入力信号の直流
成分が急激に上昇したときに、この事を電圧検出回路12
が検出してカレントミラー（16、16′）によってコンデ
ンサ11が充電され、トランジスタ９のオンにより結合コ
ンデンサ３の放電経路が一時的に形成されるため、クラ
ンプ電位が速やかに所定の基準値に安定する。(C. Operation) In the clamp circuit 1 described above, when the DC component of the input signal sharply rises, this fact is detected by the voltage detection circuit 12.
Is detected, the capacitor 11 is charged by the current mirror (16, 16 '), and the discharge path of the coupling capacitor 3 is temporarily formed by turning on the transistor 9, so that the clamp potential is quickly stabilized to the predetermined reference value. I do.
（G.発明の効果） 以上に記載したところから明らかなように、本発明ク
ランプ回路は、入力信号が供給される信号経路上に設け
られる結合コンデンサと、該結合コンデンサの後段に配
置されかつ定電圧源からの基準電圧値が供給されるクラ
ンプ用トランジスタとを備えたクランプ回路において、
下記に示す事項を特徴とする。(G. Effects of the Invention) As is clear from the above description, the clamp circuit of the present invention includes a coupling capacitor provided on a signal path to which an input signal is supplied, And a clamping transistor to which a reference voltage value is supplied from a voltage source.
The features are as follows.
（イ）入力信号の直流成分の変化を検出する電圧検出手
段と、該電圧検出手段からの信号を受けて一時的に結合
コンデンサの放電経路を形成するスイッチ手段としてト
ランジスタ及び該トランジスタの動作制御用に設けられ
たコンデンサを設けたこと。(A) Voltage detection means for detecting a change in the DC component of an input signal, and a transistor as a switch means for temporarily forming a discharge path of a coupling capacitor in response to a signal from the voltage detection means for controlling the operation of the transistor That the capacitor provided in the
（ロ）（イ）のコンデンサの放電時定数が、結合コンデ
ンサの放電時定数に比して大きな値となるように設定さ
れていること。(B) The discharge time constant of the capacitor in (a) is set to be larger than the discharge time constant of the coupling capacitor.
（ハ）信号経路において結合コンデンサを経た後の電位
が電圧検出手段において予め定められている値を越えた
ときに、該電圧検出手段からの出力により（イ）のコン
デンサが充電され、該コンデンサの電位が（イ）のトラ
ンジスタをオン動作させるに足る値に達したときに、結
合コンデンサが放電されてクランプ電位が基準電圧値に
安定すること。(C) when the potential after passing through the coupling capacitor in the signal path exceeds a value predetermined by the voltage detecting means, the output of the voltage detecting means charges the capacitor of (a), When the potential reaches a value sufficient to turn on the transistor (a), the coupling capacitor is discharged and the clamp potential is stabilized at the reference voltage value.
従って、本発明によれば、入力信号の直流成分が所定
値以上に上昇したことが電圧検出手段により検出される
と、スイッチ手段によって結合コンデンサが放電され、
入力信号レベルの上昇時に蓄えられた無用な電荷が一掃
されるため、クランプ電位が所定の基準電位に移行する
迄の時間が短く、安定した直流分再生を実現することが
できる。Therefore, according to the present invention, when the voltage detection means detects that the DC component of the input signal has risen to a predetermined value or more, the coupling capacitor is discharged by the switch means,
Unnecessary charges accumulated when the input signal level rises are wiped out, so that the time required for the clamp potential to shift to the predetermined reference potential is short, and stable DC reproduction can be realized.
第１図及び第２図は本発明クランプ回路の実施の一例を
示すもので、第１図は回路図、第２図は各部の信号波形
を概略的に示す波形図、第３図は従来のクランプ回路の
一例を示す回路図、第４図は問題点を説明するための概
略波形図である。 符号の説明 １……クランプ回路、 ３……結合コンデンサ、６……クランプ用トランジス
タ、７……信号経路、８……定電圧源、９、11……スイ
ッチ手段、９……トランジスタ、11……コンデンサ、 12……電圧検出手段1 and 2 show an embodiment of the clamp circuit according to the present invention. FIG. 1 is a circuit diagram, FIG. 2 is a waveform diagram schematically showing signal waveforms of various parts, and FIG. FIG. 4 is a circuit diagram showing an example of a clamp circuit, and FIG. 4 is a schematic waveform diagram for explaining a problem. DESCRIPTION OF SYMBOLS 1 ... clamp circuit 3 ... coupling capacitor 6 ... transistor for clamping 7 ... signal path 8 ... constant voltage source 9,11 ... switching means 9 ... transistor 11 ... capacitor, 12 ... voltage detection means
Claims (1)
れる結合コンデンサと、該結合コンデンサの後段に配置
されかつ定電圧源からの基準電圧値が供給されるクラン
プ用トランジスタとを備えたクランプ回路において、 （イ）入力信号の直流成分の変化を検出する電圧検出手
段と、該電圧検出手段からの信号を受けて一時的に結合
コンデンサの放電経路を形成するスイッチ手段としてト
ランジスタ及び該トランジスタの動作制御用に設けられ
たコンデンサを設けたこと、 （ロ）上記（イ）のコンデンサの放電時定数が、上記結
合コンデンサの放電時定数に比して大きな値となるよう
に設定されていること、 （ハ）上記信号経路において上記結合コンデンサを経た
後の電位が上記電圧検出手段において予め定められてい
る値を越えたときに、該電圧検出手段からの出力により
上記（イ）のコンデンサが充電され、該コンデンサの電
位が上記（イ）のトランジスタをオン動作させるに足る
値に達したときに、上記結合コンデンサが放電されてク
ランプ電位が上記基準電圧値に安定すること を特徴とするクランプ回路。1. A clamp comprising: a coupling capacitor provided on a signal path to which an input signal is supplied; and a clamp transistor disposed downstream of the coupling capacitor and supplied with a reference voltage value from a constant voltage source. In the circuit, (a) voltage detection means for detecting a change in the DC component of an input signal, and a transistor as a switch means for temporarily forming a discharge path of a coupling capacitor in response to a signal from the voltage detection means, and A capacitor provided for operation control is provided. (B) The discharge time constant of the capacitor (a) is set to be larger than the discharge time constant of the coupling capacitor. (C) when the potential of the signal path after passing through the coupling capacitor exceeds a value predetermined by the voltage detecting means. The output of the voltage detecting means charges the capacitor (a), and when the potential of the capacitor reaches a value sufficient to turn on the transistor (a), the coupling capacitor is discharged and clamped. A clamp circuit, wherein the potential is stabilized at the reference voltage value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2030632A JP2946601B2 (en) | 1990-02-09 | 1990-02-09 | Clamp circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2030632A JP2946601B2 (en) | 1990-02-09 | 1990-02-09 | Clamp circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03235481A JPH03235481A (en) | 1991-10-21 |
| JP2946601B2 true JP2946601B2 (en) | 1999-09-06 |
Family
ID=12309223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2030632A Expired - Fee Related JP2946601B2 (en) | 1990-02-09 | 1990-02-09 | Clamp circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2946601B2 (en) |
-
1990
- 1990-02-09 JP JP2030632A patent/JP2946601B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03235481A (en) | 1991-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920007295A (en) | Charge control device | |
| US4359649A (en) | Monolithically integrable squarewave pulse generator | |
| US5942881A (en) | Constant-voltage power supply circuit with a current limiting circuit | |
| EP0169583A2 (en) | Power-on reset circuit for contactless switch | |
| US4481553A (en) | Protection circuit | |
| JP2719677B2 (en) | Active overvoltage control circuit for inductive load drive | |
| US4525637A (en) | Integrated circuit having an input voltage-clamping function and an input current-detecting function | |
| JP2946601B2 (en) | Clamp circuit | |
| US6046623A (en) | Signal detecting circuit | |
| JPH01174268A (en) | Detector for instantaneous disconnection of dc power supply | |
| US5237222A (en) | Comparator circuit for an integrator | |
| JPH0514767A (en) | Clamp circuit | |
| JPH0474881B2 (en) | ||
| EP0409322A1 (en) | Filter circuit comprising an amplifier and a capacitor | |
| JPH07104370B2 (en) | Audio signal peak hold circuit | |
| JPS5921554Y2 (en) | Instant return type delay circuit | |
| JP3063345B2 (en) | Saturation prevention circuit | |
| JP3202436B2 (en) | Hold circuit | |
| JPH0311745Y2 (en) | ||
| JPH051159Y2 (en) | ||
| JP2993104B2 (en) | Peak detection circuit | |
| JP2550416B2 (en) | Clamp circuit | |
| JPS60261206A (en) | Muting circuit | |
| JPH03218227A (en) | Discharging circuit for switching power supply | |
| JPS62214720A (en) | Power supply reset circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |