JPH03235481A - Clamping circuit - Google Patents

Clamping circuit

Info

Publication number
JPH03235481A
JPH03235481A JP2030632A JP3063290A JPH03235481A JP H03235481 A JPH03235481 A JP H03235481A JP 2030632 A JP2030632 A JP 2030632A JP 3063290 A JP3063290 A JP 3063290A JP H03235481 A JPH03235481 A JP H03235481A
Authority
JP
Japan
Prior art keywords
transistor
input signal
potential
capacitor
voltage detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2030632A
Other languages
Japanese (ja)
Other versions
JP2946601B2 (en
Inventor
Isao Masuda
益田 功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2030632A priority Critical patent/JP2946601B2/en
Publication of JPH03235481A publication Critical patent/JPH03235481A/en
Application granted granted Critical
Publication of JP2946601B2 publication Critical patent/JP2946601B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To realize the stable reproduction of a direct current by providing a voltage detection means detecting that the DC level of an input signal suddenly rises and a switch means which temporarily forms the discharge route of coupling capacitors for clamping. CONSTITUTION:When the base current of a transistor 9 is set to be smaller than a current value I, the potential B of a signal line 7 rises from a clamping potential Vref with the change of the input signal A. When it becomes higher than V2, the transistor 13 of the voltage detection circuit 12 operates and a capacitor 11 is instantaneously charged at a current value I by current mirrors 16 and 16'. When the DC component of the input signal suddenly rises in a clamping circuit 1, for example, the voltage detection circuit 12 detects it and the current mirrors 16 and 16' charge the capacitor 11. Since the discharge route of the coupling capacitor 3 is temporarily formed by the turning-on of the transistor 9, the clamping potential is speedily stabilized to a prescribed reference value.

Description

【発明の詳細な説明】 A、産業上の利用分野 B9発明の概要 C1従来技術[第3図] D0発明が解決しようとする課題[第4図]E0課題を
解決するための手段 F、実施例[第1図、第2図] 80回路[第1図コ b、動作[第2図コ C0作用 G9発明の効果 (A、産業上の利用分野) 本発明は新規なりランプ回路に関する。詳しくは、入力
信号の直流レベルが異常に上昇したときでも、クランプ
電位を速やかに所定の基準電位に安定させることができ
る新規なりランプ回路を提供するものである。
[Detailed description of the invention] A. Industrial field of application B9 Summary of the invention C1 Prior art [Figure 3] D0 Problem to be solved by the invention [Figure 4] E0 Means for solving the problem F. Implementation Example [Fig. 1, Fig. 2] 80 circuit [Fig. Specifically, the present invention provides a novel lamp circuit that can quickly stabilize the clamp potential at a predetermined reference potential even when the DC level of an input signal increases abnormally.

3、発明の詳細な説明 (B、発明の概要) 本発明クランプ回路は、人力信号が供給される信号経路
上に結合コンデンサが設けられたクランプ回路において
、入力信号の直流成分の変化を検出する電圧検出手段と
、該電圧検出手段からの信号を受けて一時的に結合コン
デンサの放電経路を形成するスイッチ手段とを設け、入
力信号の直流レベルが所定値以上に上昇したことを電圧
検出手段が検出するとスイッチ手段により結合コンデン
サか放電されるようにすることによって、入力信号レベ
ルの上昇時に結合コンデンサ内に蓄えられた無用の電荷
を放電し、クランプ電位を速やかに所定の基準値に安定
させることができるようにしたものである。
3. Detailed Description of the Invention (B. Summary of the Invention) The clamp circuit of the present invention detects a change in the DC component of an input signal in a clamp circuit in which a coupling capacitor is provided on a signal path to which a human input signal is supplied. A voltage detection means and a switch means for temporarily forming a discharging path for the coupling capacitor in response to a signal from the voltage detection means are provided. When detected, the coupling capacitor is discharged by the switch means, thereby discharging the unnecessary charge stored in the coupling capacitor when the input signal level increases, and quickly stabilizing the clamp potential to a predetermined reference value. It was made so that it could be done.

(C,従来技術)[第3図] 信号の直流成分は種々の要因によって変動する場合があ
り、この直流成分を所定のレベルに固定するためにクラ
ンプ回路が用いられ、例えば、特公昭54−24846
号公報に示されたものがある。
(C, Prior Art) [Figure 3] The DC component of a signal may fluctuate due to various factors, and a clamp circuit is used to fix this DC component to a predetermined level. 24846
There is one shown in the publication.

第3図はそのようなりランプ回路の基本的な構成例aを
示すものである。
FIG. 3 shows a basic configuration example a of such a lamp circuit.

図中すは入力端子であり、クランプ用の結合コンデンサ
Cを介してエミッタフォロワのNPNトランジスタdの
ベースに接続されている。
In the figure, the input terminal is connected to the base of the emitter follower NPN transistor d via a coupling capacitor C for clamping.

eは上記トランジスタdのエミッタに設けられた定電流
源である。
e is a constant current source provided at the emitter of the transistor d.

fはダイオードクランプ用に設けられたNPNトランジ
スタであり、そのエミッタがトランジスタdのベースに
接続されると共に、そのベースには定電圧源gによって
所定の基準電圧(トランジスタfのベースーエミッタ間
電圧を「vBE」 としたとき’ V ret + V
 BEJ トする。)が加えられている。
f is an NPN transistor provided for diode clamping, and its emitter is connected to the base of transistor d, and its base is supplied with a predetermined reference voltage (the voltage between the base and emitter of transistor f) by a constant voltage source g. When "vBE"'V ret + V
BEJ to do. ) has been added.

(D、発明が解決しようとする課題)[第4図] ところで、上記したようなりランプ回路aにあっては何
らかの原因で人力信号の直流成分が異常に上昇した場合
に、トランジスタdのベース電位が上昇し、これがクラ
ンプ電位Vrefに安定するまでに時間を要してしまい
、その間安定した直流分再生を行なうことができないと
いう問題がある。
(D. Problem to be Solved by the Invention) [Figure 4] By the way, in the above-mentioned lamp circuit a, if the DC component of the human input signal increases abnormally for some reason, the base potential of the transistor d There is a problem in that it takes time for the voltage to rise and stabilize to the clamp potential Vref, and stable DC component regeneration cannot be performed during that time.

このような状況は、クランプ回路aの前に設けられた回
路の動作が突然開始した時や、ビデオカメラ等の外部装
置から機器への信号伝送が開始された時等に発生する。
Such a situation occurs when the operation of a circuit provided before the clamp circuit a suddenly starts, or when signal transmission from an external device such as a video camera to a device starts.

この時の信号波形を概略的に示したものが第4図である
FIG. 4 schematically shows the signal waveform at this time.

図中「A」は人力信号、rBJはトランジスタdのベー
ス電位を示している。
In the figure, "A" indicates a human input signal, and rBJ indicates the base potential of transistor d.

図かられかるように、0(■)からV、(V)へのステ
ップ的な人力変化が生じたときに、トランジスタdのベ
ース電位は基準電圧VrefからV r@(+ V 1
のレベル逸文ち上がった後徐々に下降してVr、fに近
づいて行くような波形となる。
As can be seen from the figure, when a stepwise change occurs from 0 (■) to V to (V), the base potential of transistor d changes from the reference voltage Vref to V r@(+V 1
The waveform becomes such that the level of Vr and f gradually rises and then gradually decreases to approach Vr and f.

これは人力信号Aの立ち上がりにおいて結合コンデンサ
Cに蓄えられた電荷がトランジスタdのベース電流とし
て放電する経路しかなく、波形Bの電圧がVra?に戻
る迄に長い時間(この立ち下がり時間を’ttJとする
。)がかかってしまうことによる。
This is because there is only a path for the charge stored in the coupling capacitor C to be discharged as the base current of the transistor d at the rise of the human input signal A, and the voltage of the waveform B is Vra? This is because it takes a long time to return to (this falling time is 'ttJ).

(E、課題を解決するための手段) そこで、本発明クランプ回路は上記した課題を解決する
ために、入力信号の直流レベルが急激に上昇したことを
検出する電圧検出手段と、該電圧検出手段からの信号に
よってクランプ用の結合コンデンサの放電経路を一時的
に形成するスイッチ手段を設けたものである。
(E. Means for Solving the Problems) Therefore, in order to solve the above problems, the clamp circuit of the present invention includes a voltage detection means for detecting a sudden rise in the DC level of an input signal, and a voltage detection means for detecting a sudden rise in the DC level of an input signal. A switch means is provided for temporarily forming a discharge path for a coupling capacitor for clamping in response to a signal from the clamping capacitor.

従って、本発明によれば、入力信号の直流成分が所定値
以上に上昇したことが電圧検出手段により検出されると
、スイッチ手段によって結合コンデンサが放電され、入
力信号レベルの上昇時に蓄えられた無用な電荷が一掃さ
れるため、クランプ電位が所定の基準電位に移行する迄
の時間が短く、安定した直流分再生を実現することがで
きる。
Therefore, according to the present invention, when the voltage detecting means detects that the DC component of the input signal has increased to a predetermined value or more, the coupling capacitor is discharged by the switching means, and the useless waste accumulated when the input signal level rises is discharged by the switching means. Since the electric charge is swept away, the time required for the clamp potential to shift to a predetermined reference potential is short, and stable DC component regeneration can be realized.

(F、実施例)[第1図、第2図コ 以下に、本発明クランプ回路の詳細を図示した実施例1
に従って説明する。
(F, Embodiment) [Figures 1 and 2 below are Embodiment 1 illustrating the details of the clamp circuit of the present invention.
Explain according to the following.

(a、回路)[第1図] 2は入力端子であり、結合コンデンサ3を介して出力段
に設けられたエミッタフォロワのNPNI−ランジスタ
4のベースに接続されており、該トランジスタ4のエミ
ッタ側には定電流源5が設けられている。
(A, Circuit) [Figure 1] Reference numeral 2 is an input terminal, which is connected to the base of an emitter follower NPNI transistor 4 provided in the output stage via a coupling capacitor 3, and is connected to the emitter side of the transistor 4. A constant current source 5 is provided.

6はクランプ用のNPt1ランジスタであり、そのエミ
ッタが、結合コンデンサ3とトランジスタ4のベースと
を結ぶ信号ライン7に接続され、そのベースにはトラン
ジスタ6のベース−エミッタ間電圧を’ V BEJと
したとき、所定の基準電圧’ V ref + V B
EJが定電圧源8によって加えられている。
6 is an NPt1 transistor for clamping, the emitter of which is connected to the signal line 7 connecting the coupling capacitor 3 and the base of the transistor 4; When the predetermined reference voltage 'V ref + V B
EJ is applied by a constant voltage source 8.

9はNPNトランジスタであり、トランジスタ9がオン
状態となったときに結合コンデンサ3の放電経路が形成
されるように設けられている。即ち、トランジスタ9の
コレクタは信号ライン7に接続され、そのエミッタが抵
抗10を介して接地されており、ベースと接地ラインと
の間にはコンデンサ11が設けられている。そして、コ
ンデンサ11の電位がある値になるとトランジスタ9が
オンし、結合コンデンサ3の放電経路が形成されるよう
になっている。尚、この時コンデンサ11の電荷はトラ
ンジスタ9のベース電流として放電されることになるが
、その放電時定数は、トランジスタ9のスイッチ動作に
よる結合コンデンサ3の放電時定数に比べて大きな値と
されている。
Reference numeral 9 denotes an NPN transistor, which is provided so that a discharge path for the coupling capacitor 3 is formed when the transistor 9 is turned on. That is, the collector of the transistor 9 is connected to the signal line 7, the emitter thereof is grounded via a resistor 10, and a capacitor 11 is provided between the base and the ground line. When the potential of the capacitor 11 reaches a certain value, the transistor 9 is turned on and a discharge path for the coupling capacitor 3 is formed. At this time, the charge in the capacitor 11 is discharged as the base current of the transistor 9, but the discharge time constant is set to be a larger value than the discharge time constant of the coupling capacitor 3 due to the switching operation of the transistor 9. There is.

12は電圧検出回路であり、信号ライン7の電位が所定
電位を通えたかどうかを判断するために設けられている
Reference numeral 12 denotes a voltage detection circuit, which is provided to determine whether the potential of the signal line 7 has passed through a predetermined potential.

即ち、差動対を構成するNPN)−ランジスタ13.1
3′の共通エミッタが定電流源14(電流値を「I」と
する。)を介して接地されており、その一方のトランジ
スタ13′のベース電位は定電圧源工5によフて所定の
電圧(これを「V2」とする。)とされている。
That is, NPN)-transistors 13.1 constituting a differential pair.
3' is grounded via a constant current source 14 (the current value is "I"), and the base potential of one transistor 13' is set to a predetermined level by a constant voltage source 5. voltage (this will be referred to as "V2").

そして、他方のトランジスタ13のベースが信号ライン
7に接続され、そのコレクタがPNPNPtランジスタ
のコレクタに接続されている。
The base of the other transistor 13 is connected to the signal line 7, and the collector thereof is connected to the collector of the PNPNPt transistor.

トランジスタ16はPNPトランジスタ16′と共にカ
レントミラーを形成しており、これらのベースが共通化
されてトランジスタ16のコレクタに接続され、各々の
エミッタは図示しない電源端子に接続されている。そし
て、トランジスタ16′のコレクタはコンデンサ11に
接続されており、信号ライン7の電位が■2を超えた場
合にこのカレントミラーによって、上記したコンデンサ
11の充電が行なわれる。
The transistor 16 forms a current mirror together with the PNP transistor 16', and their bases are commonly connected to the collector of the transistor 16, and each emitter is connected to a power supply terminal (not shown). The collector of the transistor 16' is connected to the capacitor 11, and when the potential of the signal line 7 exceeds 2, the capacitor 11 is charged by this current mirror.

(b、動作)[第2図] しかして、上記クランプ回路1において、入力信号が急
激に変化した場合の動作は以下のようにしてなされる。
(b. Operation) [Fig. 2] However, in the clamp circuit 1, the operation when the input signal suddenly changes is performed as follows.

尚、第2図は各部の信号波形を概略的に示しており、「
A」は入力信号、rBJは信号ライン7の電位、r(J
はコンデンサ11の電位を各々表わしている。
In addition, Fig. 2 schematically shows the signal waveforms of each part.
A'' is the input signal, rBJ is the potential of signal line 7, r(J
represent the potential of the capacitor 11, respectively.

図示するように人力信号が0(■)から■1(V)にか
けてステップ状に変化した場合を考える。
As shown in the figure, consider a case where the human power signal changes stepwise from 0 (■) to ■1 (V).

トランジスタ9のベース電流が電流値Iより小さいとし
たとき、入力信号Aの変化に伴なフ゛C侶号ライン7の
電位BがVr@yから立ち上がり、これが■2よりも高
くなると、電圧検出回路12のトランジスタ13が動作
し、カレントミラー(16,16’)によってコンデン
サ11が電流値Iで瞬時に充電される。
Assuming that the base current of the transistor 9 is smaller than the current value I, the potential B of the voltage line 7 rises from Vr@y as the input signal A changes, and when this becomes higher than 2, the voltage detection circuit Twelve transistors 13 operate, and the capacitor 11 is instantly charged with a current value I by the current mirror (16, 16').

よって、コンデンサ11の電位Cが上昇して、トランジ
スタ9をオンさせるに足る電位となる。
Therefore, the potential C of the capacitor 11 rises to a potential sufficient to turn on the transistor 9.

トランジスタ9がオン状態になると結合コンデンサ3に
蓄えられた電荷が放電され、電位Bが下降する。
When the transistor 9 is turned on, the charge stored in the coupling capacitor 3 is discharged, and the potential B decreases.

そして、電位Bがv2より下がることになるが、コンデ
ンサ11の電荷はトランジスタ9のベース電流として放
電される程度であり、その時定数は結合コンデンサ3の
放電時定数に比して大きいため、結合コンデンサ3の放
電が終了する迄の間トランジスタ9はオンし続けている
Then, the potential B becomes lower than v2, but the charge in the capacitor 11 is only discharged as the base current of the transistor 9, and its time constant is larger than the discharging time constant of the coupling capacitor 3. The transistor 9 continues to be on until the discharge of the transistor 3 is completed.

こうして、信号ライン7の電位Bは従来に比して短い立
ち下がり時間Tt  (< tt )で基準電位V r
efに戻りクランプ電位が安定する。
In this way, the potential B of the signal line 7 reaches the reference potential V r with a shorter fall time Tt (<tt) than in the conventional case.
Returning to ef, the clamp potential becomes stable.

(c、作用) 上記したクランプ回路1にあっては、入力信号の直流成
分が急激に上昇したときに、この事を電圧検出回路12
が検出してカレントミラー(16,16′)によってコ
ンデンサ11が充電され、トランジスタ9のオンにより
結合コンデンサ3の放電経路か一時的に形成されるため
、クランプ電位が速やかに所定の基準値に安定する。
(c. Effect) In the above-mentioned clamp circuit 1, when the DC component of the input signal suddenly increases, the voltage detection circuit 1
is detected, the capacitor 11 is charged by the current mirror (16, 16'), and a discharge path for the coupling capacitor 3 is temporarily formed by turning on the transistor 9, so that the clamp potential quickly stabilizes to a predetermined reference value. do.

(G、発明の効果) 以上に記載したところから明らかなように、本発明クラ
ンプ回路は、入力信号が供給される信号経路上に結合コ
ンデンサが設けられたクランプ回路において、入力信号
の直流成分の変化を検出する電圧検出手段と、該電圧検
出手段からの信号を受けて一時的に結合コンデンサの放
電経路を形成するスイッチ手段とを設け、入力信号の直
流レベルが所定値以上に上昇したことを電圧検出手段が
検出するとスイッチ手段により結合コンデンサが放電さ
れてクランプ電位が所定の基準値に安定するようにした
ことを特徴とする。
(G. Effects of the Invention) As is clear from the above description, the clamp circuit of the present invention is a clamp circuit in which a coupling capacitor is provided on a signal path to which an input signal is supplied. A voltage detecting means for detecting a change, and a switching means for receiving a signal from the voltage detecting means and temporarily forming a discharge path for a coupling capacitor are provided, and the DC level of the input signal rises above a predetermined value. The present invention is characterized in that when the voltage detection means detects the voltage, the coupling capacitor is discharged by the switch means so that the clamp potential is stabilized at a predetermined reference value.

従って、本発明によれば、入力信号の直流成分が所定値
以上に上昇したことが電圧検出手段により横比されると
、スイッチ手段によって結合コンデンサが放電され、人
力信号レベルの上昇時に蓄えられた無用な電荷が一掃さ
れるため、クランプ電位が所定の基準電位に移行する迄
の時間が短く、安定した直流分再生を実現することがで
きる。
Therefore, according to the present invention, when the voltage detecting means detects that the DC component of the input signal has increased to a predetermined value or more, the coupling capacitor is discharged by the switching means, and when the human input signal level rises, the coupling capacitor is discharged. Since unnecessary charges are wiped out, the time required for the clamp potential to shift to a predetermined reference potential is short, and stable DC component regeneration can be achieved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第2図は本発明クランプ回路の実施の一例を
示すもので、第1図は回路図、第2図は各部の信号波形
を概略的に示す波形図、第3図は従来のクランプ回路の
一例を示す回路図、第4図は問題点を説明するための概
略波形図である。 符号の説明 1・・・クランプ回路、 3・・・結合コンデンサ、 9・・・スイッチ手段、 12・・・電圧検出手段 a1時遺影図 第 図 回路l!l(従来例) 第3図 問題点Stt明するためのmQ波形図
1 and 2 show an example of the implementation of the clamp circuit of the present invention. FIG. 1 is a circuit diagram, FIG. 2 is a waveform diagram schematically showing signal waveforms at each part, and FIG. 3 is a conventional FIG. 4 is a circuit diagram showing an example of a clamp circuit, and is a schematic waveform diagram for explaining the problem. Explanation of symbols 1...clamp circuit, 3...coupling capacitor, 9...switch means, 12...voltage detection means a1 time photograph diagram circuit l! l (Conventional example) Figure 3 mQ waveform diagram to clarify problem Stt

Claims (1)

【特許請求の範囲】 入力信号が供給される信号経路上に結合コンデンサが設
けられたクランプ回路において、入力信号の直流成分の
変化を検出する電圧検出手段と、 該電圧検出手段からの信号を受けて一時的に結合コンデ
ンサの放電経路を形成するスイッチ手段とを設け、 入力信号の直流レベルが所定値以上に上昇したことを電
圧検出手段が検出するとスイッチ手段により結合コンデ
ンサが放電されてクランプ電位が所定の基準値に安定す
るようにした ことを特徴とするクランプ回路
[Claims] A clamp circuit in which a coupling capacitor is provided on a signal path to which an input signal is supplied, comprising: voltage detection means for detecting a change in the DC component of the input signal; and a signal received from the voltage detection means. switch means for temporarily forming a discharging path for the coupling capacitor, and when the voltage detection means detects that the DC level of the input signal has risen above a predetermined value, the coupling capacitor is discharged by the switch means and the clamp potential is increased. A clamp circuit characterized by being stabilized at a predetermined reference value.
JP2030632A 1990-02-09 1990-02-09 Clamp circuit Expired - Fee Related JP2946601B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2030632A JP2946601B2 (en) 1990-02-09 1990-02-09 Clamp circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2030632A JP2946601B2 (en) 1990-02-09 1990-02-09 Clamp circuit

Publications (2)

Publication Number Publication Date
JPH03235481A true JPH03235481A (en) 1991-10-21
JP2946601B2 JP2946601B2 (en) 1999-09-06

Family

ID=12309223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2030632A Expired - Fee Related JP2946601B2 (en) 1990-02-09 1990-02-09 Clamp circuit

Country Status (1)

Country Link
JP (1) JP2946601B2 (en)

Also Published As

Publication number Publication date
JP2946601B2 (en) 1999-09-06

Similar Documents

Publication Publication Date Title
US5175485A (en) Apparatus for controlling charging of a storage battery
US5942881A (en) Constant-voltage power supply circuit with a current limiting circuit
EP1249749A1 (en) Power source
US4748352A (en) Power source reset circuit for contactless switch
US4847899A (en) Power circuit for telephone accessory devices
US4890003A (en) Capacitively buffered power supply for an electronic device
US4525637A (en) Integrated circuit having an input voltage-clamping function and an input current-detecting function
JPH03235481A (en) Clamping circuit
US4446499A (en) Input protection circuit
US6184731B1 (en) Reset signal generation circuit
EP0409322A1 (en) Filter circuit comprising an amplifier and a capacitor
JP2582357Y2 (en) Time constant stabilization circuit
JP3675001B2 (en) Semiconductor integrated circuit with delay circuit
JP3743125B2 (en) Clamp circuit
JP2507594B2 (en) Slow start circuit
JPS61112416A (en) Waveform delay circuit
JPH03198622A (en) System resetting circuit
JPH0514767A (en) Clamp circuit
JPS62214720A (en) Power supply reset circuit
GB2025180A (en) Transistor electronic switching circuits
JPH08204527A (en) Delay reset circuit
JP3440482B2 (en) Switching circuit
JPS6096915A (en) Floating clamp circuit
JPH0568154B2 (en)
JP2550416B2 (en) Clamp circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees