JP2945072B2 - プリント回路基板の製造における電気化学的反応プロセスの試験装置及びプリント回路基板の電着方法 - Google Patents

プリント回路基板の製造における電気化学的反応プロセスの試験装置及びプリント回路基板の電着方法

Info

Publication number
JP2945072B2
JP2945072B2 JP11498890A JP11498890A JP2945072B2 JP 2945072 B2 JP2945072 B2 JP 2945072B2 JP 11498890 A JP11498890 A JP 11498890A JP 11498890 A JP11498890 A JP 11498890A JP 2945072 B2 JP2945072 B2 JP 2945072B2
Authority
JP
Japan
Prior art keywords
photoresist
printed circuit
circuit board
plating
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11498890A
Other languages
English (en)
Other versions
JPH034158A (ja
Inventor
スラーブ・エイ・ローレブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
HP Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HP Inc filed Critical HP Inc
Publication of JPH034158A publication Critical patent/JPH034158A/ja
Application granted granted Critical
Publication of JP2945072B2 publication Critical patent/JP2945072B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一般に、プリント回路基板製造のためのフ
ォトイメージ(photoimage)プロセスとメッキ(platin
g)プロセスの最適化に関するものである。
〔従来技術とその問題点〕
電気化学的ディポジション・プロセス(Electrochemi
cl deposition process)は、多くの異なる製造プロセ
スに用いられている。電気化学的プロセス(elec troch
emical process)は、典型的には、メッキ・バス(plat
ing bath)と陽極と陰極から構成される。メッキ・バス
は、いくつかの化学成分を含む溶液である。各化学成分
は、プロセスの電気化学的性質に影響を及ぼすだけでな
く、化学成分の様々な組合せとその相互作用もまた電気
化学的性質に影響を与える。そして、他に多くのファク
タ及びその組合せもプロセスに影響を及ぼす。他のファ
クタのいくつかは、陽極配置(anode placement)、陰
極配置、温度勾配、電流密度勾配、溶液の流体流、表面
におけるイオン物質移動、メッキ・バス容器(containe
r)中の使用する材料の組成、さまざまな汚染物(conta
minants)等である。同じ溶液であっても、メッキ・バ
スは、それぞれ独立で、異なる。電着(electrodeposi
t)に影響を及ぼす変数が複雑であるため、電気メッキ
・プロセスは、電気メッキ・バスについて化学分析のみ
で制御することは極めて困難である。
電着の、均一で予測可能な電気的及び機械的特性を得
るため、電気メッキ・プロセスを特性化し、制御するこ
とが必要となる。これを実施する一つの方法は、ハル・
セル(Hullcell)を使用する方法である。ハル・セル
は、陰極である研磨された金属表面を含むテスト・パネ
ルを備えることを特徴とするメッキ溶液の小さな容器
(small volume)である。研磨された金属表面は、陽極
に対しある角度で配置され、パネルにおけるさまざまな
電流密度でメッキを行うことができる。パネルの垂直縁
部からの多様の距離における電流密度は、ディポジット
の重さによって間接的に計算され、所与の電流は一定で
あると仮定されていた。電流密度とバスの組成に依存す
る電着の状態、一般には、あいまいさ(obscurity)を
決定することにより、バスの特性化が可能となる。
ハル・セルの制限の1つに、陰極上の電流分布を直接
測定することができないという点がある。パネルの縁部
からのさまざまな距離に対する電流密度が所与の電流に
おいて一定であるという仮定は、完全に正しいというわ
けではない。電流分布は、印加された電流の関数である
だけでなく、バス組成の関数でもある。陰極をセグメン
トに分割して各セグメントを通る電流のモニターを可能
とする改良がハル・セルに対して施された。セグメント
に分割された陰極をモニターする方法の1つは、各セグ
メントと共通電源との間に抵抗器を挿入する。抵抗器に
よる電圧降下は、オームの法則により、セグメントに流
れる電流に直接関係することとなる。例えば、ヒューレ
ット・パッカード・カンパニー製のHP3497等のデータ受
信装置(data acquisition instrument)を用いて、メ
ッキ・プロセス時の各セグメントに対応した電流密度を
表わす電圧降下をスキャンし、モニターすることができ
る。こうして、電着における電流密度分布の効果(effe
cts)とメッキ効率を求めることができる。また、電流
対時間のグラフをプロットすることもできる。このよう
に、メッキ・プロセスが陰極のセグメントにおいて拡散
が制限される飽和状態を決定することができる。
セグメントに分割されたハル・セルは有効であるが、
プリント回路基板の製造においては多くの制限を有す
る。陰極がメッキ領域及び非メッキ領域にフォトレジス
トのパターンを有する場合、そして、各セグメント毎に
陰極のメッキ領域の幅が異なる場合には、セグメントに
分割されているか否かに関係なく、ハル・セルは陰極か
ら導れるファクタの影響を決定することができない。セ
グメントに分割された陰極は、フォトレジストに対する
溶液の影響及び電着に対するフォトレジストの影響を、
フォトレジストで分離されたメッキ領域において示すこ
とができない。
チェックボード(checker board)のパターンと全円
形メッキ形状(gross circular plating feature)を備
えたセグメントに分割された陰極が開発されている。こ
のような比較的大きいパターンを用い、フォトレジスト
の角目数(number of photoresist squares)によって
レジストの安定性を決定した。このフォトレジストの目
は標準接着テープで取り去ることができる。全円形形状
の金属の厚さを測定し、メッキの品質を目視検査するこ
とによって、上記の設計でメッキの均一性を確立するこ
とができた。このような設計では、小さい幾何学構造に
対するフォトレジストの効果とすぐ隣接するメッキ領域
における微量不純物による影響を表わすことができない
ので制限される。また、金属ディポジションに対するフ
ォレトレジストの現像後の洗浄による影響と、続いて金
属を汚染する、フォトレジストの側表面上で生じるフォ
トレジスと洗浄剤(cleaner)の吸収の影響も表わすこ
とができない。他の制限事項は、陰極上のフォトレジス
トが不純物の混入と、陰極表面の小さい領域内で流体流
の摂動(pertubations)が生じる場合、これらによる効
果を決定することができないことである。
プリント回路基板は複雑な陰極であり、数千も回路素
子または集積回路パッケージを収納し、接続させること
が可能な基板のための相互接続導電体ネットワークの複
雑な設計を必要とする。また、フォトイメージング(ph
oto imaging)の間、陰極はきわめて多面的な(myria
d)プロセスを受ける可能性がある。フォトイメージ・
プロセスには、フォットレジストの付着表面の前処理、
フォトレジストの露光、フォトレジストの現像、リンス
または現像の停止、フォトレジストのベーキング、フォ
トレジストの現像後の洗浄、特定のフォトイメージング
技術に固有の他のプロセスを必要とする。陰極表面に直
接または間接的にこれらのプロセスを施し、陰極表面上
の結果は、後続のメッキ・プロセスに影響を及ぼす可能
性がある。このような結果は、メッキ・プロセスを特性
化するため、制御及び試験をする必要となる。従来のハ
ル・セル設計はどれも、陰極のライン幅と陰極の複雑な
パターンに対する流体のかくはん効果とプリント回路基
板の以前の洗浄の結果とメッキ・プロセスによる陰極マ
スキング領域におけるフォトレジスト・パターンの安定
性に関するメッキ結果と、プリント回路基板の以前の洗
浄及びメッキ・プロセスにおけるフォトレジスト・パタ
ーンの結果の関数である、陰極表面における電流密度の
分布の完全で正確な特性化を行うことができない。さら
に、従来の設計では、フォトイメージング及びメッキ・
プロセスの組み合わせにおける解像度の定量測定を行な
うことができない。
〔発明の目的〕
本発明の目的は、上述の問題点を解消し、さまざまな
メッキ領域の幅を備え、製造中に多くのプロセスが行わ
れるプリント回路基板についてもメッキ・プロセスを制
御可能にする。
〔発明の概要〕
本発明は、従来の限界を克服するためのプリント回路
基板の製造における電気化学的反応プロセスを試験する
装置を得る。本発明に係る装置は、誘電部分と表面を有
する電極部分を備えたプリント回路基板から構成され
う。プリント回路基板の電極表面部分に形成されたフォ
トレジスト・テスト・パターンは、2つのメッキ領域を
互いに分離するフォトレジストの蛇状ライン(serpenti
kne line)と、ラインの間にスペースが形成され、蛇状
ラインとスペースは、フォトレジストのライン幅と、メ
ッキ・スペースの幅の関数として、電極表面における電
流密度の分布が決定できるように設けられる。
本発明は、従来のものとは異なり、フォトレジストと
イメージ設計及び構成、メッキ前処理、メッキ・バスの
組成、電流密度、電流分布に関するかく拌の型式、メッ
キの厚さの均一度、ディポジションの状態、メッキ効
率、フォトレジストの完全性(電気メッキ・プロセス条
件の安定性を耐性)等の結合した結果に関する容量・情
報を得ることができる。
〔発明の実施例〕
第1図に、標準的なハル・セルを示す。ハル・セル
は、イオン溶液(ionic solution)を収容するバス容器
10を有する。バス容器10は、側壁14の約半分の長さの側
壁12を有する。2つの内角は、図示するように、60度と
30度である。メッキが施される陽極30と陰極20が、イオ
ン溶液に浸される。陽極30と陰極20に、電源70への回路
を完成させるためのリード線が受けつけられる。
第2図は、いくつかの異なる陰極の設計を示す。最初
のハル・セルの陰極は、ブランク金属プレート(blank
metal plate)80である。リード線は、金属プレートに
直接接続される。メッキが施された後、プロセスの品質
はメッキされた表面の目視検査を行ない、電流密度がパ
ネルに印加される電流と垂直縁部からの距離の関数と仮
定することによって決定される。これは、1966年にRobe
rt Draper Ltd.で出版されたWalter Nohse氏著の「The
Hull cell」に記載されている。他の設計90は、セグメ
ントに分割された陰極である。メッキされる金属がセグ
メント92内に位置する。キャリヤ材料94は誘電体で、プ
ロセス中に電気メッキされない。
設計110では、最初にフォトイメージ・パターン116を
用いる。フォトイメージ・パターンは、電着プロセス後
におこなうフォトレジストの完全性(integrity)の試
験に用いられるグリッド(grid)と、電着の厚さと状態
を測定するための大きな円形領域を組み合わせたもので
ある。メッキの厚さは、例えば、メッキ・プロセス後の
β線後方散乱方法等の非破壊的方法によって測定するこ
とができる。
第3図に、セグメントに分割された陰極20を使用し、
ハル・セルとの接続を示す。陰極の各セグメントは、抵
抗器(R1〜R10)と接続する。抵抗器R1の一方の端部
は、導電体60を介して電源70と接続し、もう一方の端部
は、陰極20と、抵抗器R1による電圧降下の測定と記録を
おこなうデータ受信ユニット304の両方に接続される。
データ受信ユニット304は電源306と照合する。プログラ
マブルな電源70は、例えば、ヒューレット・パッカード
・カンパニー製のHP6012等が用いられる。抵抗器による
電圧降下は、陰極のセグメントを流れる電流の直接的な
尺度となる。陽極からの距離の関数である、陰極につい
ての電流分布の定量分析を行なうことができる。データ
は、例えば、ヒューレット・パッカード・カンパニー製
のHP9826等のデスクトップ・コンピュータ(300)また
はHP Vectra等のPCにダウンロードさせて処理すること
ができる。その結果は、プリンタ302によってプリント
アウトすることができる。
第4図に、セグメントに分割された陰極の初期状態の
実施例を示す。テスト用プリント回路基板400のフォト
レジスト・パターン422は、陰極の各セグメント412,41
4,416,418,420をマスクし、メッキ・スペース領域402,4
04,406,408,410を形成する。本実施例では、各スペース
は、他の陰極セグメントにおけるスペースと比べると、
その幅は異なるが、長さは同じである。メッキ・プロセ
スの間、各セグンメントに流れる電流は、時間に基づい
て、モニターされ、記録される。電流及びメッキ・スペ
ース領域は、各セグメントについて既知なので、電流密
度の計算が可能となる。各セグメントを流れる電流は、
そのセグメントの抵抗器による電流降下を測定すること
によって導出される。オームの法則IR=Vから、セグメ
ントへの電流をI=V/Rから計算することができる。電
流密度(i)は、セグメントのメッキ領域(A)で電流
(I)を割ったもの、i=I/Aである。ファラデーの法
則を利用し、電流密度とメッキ時間から各セグメントに
おけるメッキの厚さを計算することができる。この厚さ
は、電流密度と時間の積に比例し、ディポジットされる
所定の金属の比重に反比例する。厚さ(T)は、(電流
密度(i))×(時間(t))×(ディポジットされた
金属の原子当りグラム数(g/atom))×(電荷の単位当
りのディポジットされた金属の原子数(atom/electro
n))×(単位グラム当りの体積(cm8/g))、すなわ
ち、T=i×t×g/atom×atom/electron×cm8/gであ
る。
そして、プロセスの効率を測定することができる。最
初に、β線後方散乱方法または断面法(cross−section
ing)等の非破壊測定方法を用いて、実際の厚さを測定
する。効率は、計算で求めた厚さに対する実際の厚さの
比を求めることによって得られる。
このテストのもう1つの結果として、陰極の異なるセ
グメントにおける電流密度の比を求めることによって、
電流密度分布を測定することができる。
こうして、電着プロセスを特性化し、最適化すること
が可能となり、また、所与のメッキ厚さの公差に対する
メッキのライン幅の比に関連して、設計条件を定義する
ことが可能となる。メッキの厚さの公差は、所与のライ
ン幅の比に対して推測されるメッキの厚さの均一度であ
る。
第5A図に、本発明の一実施例を示す。本実施例では、
セグメントに分割された陰極と共に用いられ、いくつか
のセグメントには、フォトレジスト層122中にパターン
形成される。好適な実施例では、同様なフォトレジスト
パターンがそれぞれ形成される10個のセグメントを備え
ている。
このパターンには、メッキ時におけるフォトレジスト
の「リフトアップ(lift up)」によって生じる短絡を
チェックするためのテスト・パターン124,126,128,130
が含まれる。「リフトアップ」は、金属ベースに対する
フォトレジストの接着不良、メッキ・プロセス以前の現
象、電気メッキ以前の洗浄、フォトレジストに対するメ
ッキ溶液の腐食作用、電解液のフォトレジストによる微
小汚染物質に起因する電気メッキの効率低下、不純物、
異常かく拌、メッキとフォトレジスの側壁との相互作用
等による結果と考えられる。パターンは、ほぼ直交する
成分(orthogonal components)が得られるように構成
される。この場合、デバイス124,126は、デバイス128,1
30から90度回転した位置に配置され、124,126はメッキ
・プロセス中、重力に対して実質的に水平位置となり、
デバイス128,130は、メッキ・プロセス中、重力に対し
て実質的に垂直位置となる。このパターンを用いること
によって、ディポジションの品質、フォトレジストの安
定性、効率等に対する、電流密度、フォトレジスト、フ
ォトレジスト処理、前洗浄、バスの組成、かく拌の組合
せ効果に関する情報を得ることができる。
他の実施例では、隣接したセグメントのイメージは、
同じメッキ面積を有するが、ライン幅が異なる。このパ
ターンもまた所与のフォトレジストのライン幅とメッキ
・スペースの寸法に対するプロセスの効率及び所与のフ
ォトレジストのライン幅とメッキ領域のスペースの寸法
に対するメッキの厚さの均一度を確認するために用いる
ことができる。
デバイス132は、完全なプロセスの解像度をチェック
する。第5B図に、解像度パターン132の詳細を示す。パ
ターンは、互いに補足して、解像度の限界を示すように
設計されたパターン群である。メッキ・スペース領域は
幅が異なり、メッキ・スペース510は、2つの514のスペ
ースより狭く、スペース512は2つの514のスペースより
広く、スペース514はどちらも等しい。デバイス132のフ
ォトレジスト・フインガーは、その対応するスペースと
逆になるように、異なる幅を備える設計が施されてお
り、各セット毎に、ライン516は520より広く、ライン51
8は520より狭い。幅はあらかじめ選択された量だけ異な
るので、解像度の定量化が可能である。解像度は、顕微
鏡による目視検査によって決定することが可能である。
第5C図には、縁部200が、パターンの一方の側からもう
一方の側において直線であるので、5の解像度が示され
る。その決定を行なうもう1つの方法は、オフセットの
ない、一列に並んだフォトレジストのバーにおけるフォ
トレジストの縁部である。完全な直線縁部を有するパタ
ーンがなければ、解像度を、内挿及び外挿で求めること
ができる。
デバイス134は、メッキ後の、フォトレジストの完全
性の試験をおこなうために設計される。このデバイス
は、一連のフォトレジストの角目(photo−resist squa
res)から構成される。完全性は、表面からどれだけ簡
単にフォトレジストの角目が引き離されるかによって決
定される。
上述のパターンは、大きい矩形メッキ領域136等の他
のパターンと組み合わせことができる。β線後方散乱方
法等の厚さを測定する前述した非破壊方法をこれらのパ
ターンに用いることが可能である。厚さを求め、電流密
度とメッキ時間を測定することによって、メッキの効率
を計算することができる。また、この領域は、表面の明
るさ、あらさ、樹脂状結晶に関する目視検査に用いるこ
とができる。
メッキ・プロセスの間、セグメントに流れる電流は、
第3図に示すようにモニターされ、記録される。もう1
つのプレートにおける第1のセグメントに対応するセグ
メントに、同じセットのパターンがメッキされる。第2
のメッキ・プロセスの間、電流がモニターされ、記憶さ
れる。こうして電流分布は、2つの異なるセグメントの
電流密度の比として比較することができる。さまざまな
フォトレジスト洗浄剤、フォトイメージング・プロセ
ス、かく拌スキームおよびバスの組成による影響は、プ
レート毎に生じるさまざまな電流分布に関連して比較す
ることができる。周知の統計方法を用いて、変化の重要
性及び可能な大きさを求めることができる。蛇状パター
ンを用いることにより、外観と短絡に関する電気プロー
ブの他の2つの決定が可能となる。これらの決定につい
ては、第6図に示す。
第6A図には、デバイス124よりさらに複雑な実施例を
示す。第1の設計は、ラインとスペースが交互に形成す
るようにメッキするため、612から2つの領域602を分割
する、フォトレジスト600の蛇状ラインである。各ライ
ンとスペースは、幅を変化させることが可能であるか、
または、ラインとスペースの幅を一定とすることもでき
るが、各陰極セグメントは、テストの目的に従って、ラ
インとスペースの幅が異なるように設定する。第6B図の
第2の設計は、608から2つのメッキ領域606を分割する
フォトレジスト614の矩形で蛇状のラインである。同様
にその説明を行なうので、メッキ領域の形状を参照す
る。複数のまたを備えたフォークの形状に設計された2
つのメッキ領域が、組み合わさり、フォトレジストによ
って分離される。陰極のセグメントは、これらの多くの
発明を備えることができる。パターンの一部は、システ
ムの陰極及びかく拌に対し、さまざまな角度に回転させ
ることができる。例えば、3つの設計を並べて、1つの
方向におけるアライメントをとることができる。他の1
列のパターンに90度回転する位置につくように配向を施
し、3つの設計がその列に対し並ぶようにすることもで
きる。
このパターンを含むセグメントに流れる電流をモニタ
ーし、記録して、プレート毎に電流の比較を行なうだけ
でなく、他の2つの決定手段を用いることもできる。ま
ず、顕微鏡等の拡大手段を用いて、パターンを検査する
ことができる。第6C図に観測可能な効果のいくつかを示
す。フォトレジストのライン間におけるメッキ領域に、
微小汚染物による影響を見ることができる。フォトレジ
ストのラインは、かく拌流の方向にシャドー効果650を
生じる可能性がある。バスの溶液が減少するにつれて、
これは上昇する。この上昇と共に、フォトレジストのラ
イン614によって、652とチャネルが形成される。チャネ
ルに流される溶液は、溶液に溶解するフォトレジストの
副産物を運ぶ。チャネルのより広いメッキ領域608の頂
部の状態に、このようなプロセスには効果が表わされ
る。この状態は、異なるプロセスを施された他のパター
ンと比較することができる。標準的な輝度レベルの判定
方法または耐腐食能力を用いて、特定のディポジットに
基づく判断を行なうことができる。
他の判定手段は、蛇状の各パターンの2つの広いメッ
キ領域に電圧計プローブを配置させることである。理論
的には、無限大ではなくとも、抵抗はかなり大きくな
る。短絡が存在する場合、抵抗が小さくなるので、この
ような短絡及び微小短絡を電気的に測定することができ
る。異なるプリント回路基板において、パターン毎に、
抵抗を比較することもできる。
本発明の以上の説明は、例示及び解説のために行なっ
たものである。これは、全てを網羅しようとしたもので
もなければ、あるいは、開示の形態そのままに本発明を
制限しようとしたものでもなく、上述の教示にかんがみ
て、他の修正及び変更を行なうことも可能である。実施
例は、本発明の原理及びその実際上の適用について最も
よく明らかになるように選択し、解説したものであり、
その結果、当業者が企図する特定の用途に適合したさま
ざまな実施例及び修正において、本発明を最も有効に利
用できるように意図したものである。
〔発明の効果〕
以上説明したように、本発明では電気化学的プロセ
ス、即ちメッキ・プロセスの結果を試験するためのさま
ざまなフォトイメージ・パターンを設け、プリント回路
基板等の複雑で多様な大きさの領域のメッキ・プロセス
を可能にする。
【図面の簡単な説明】
第1図はハル・セルの概略図。 第2図は本発明の一実施例である電気メッキのための陰
極の平面図。 第3図はハル・セルとデータ受信に組込んだ本発明の一
実施例の概略図。 第4図は本発明の一実施例を用いたプリント回路基板の
平面図。 第5A図から第5C図は本発明の一実施例を用いたプリント
回路基板の部分詳細図。 第6A図から第6C図は本発明の他の実施例を用いたプリン
ト回路基板の平面図。 10:バス容器、20:陰極、 30:陽極、40:イオン溶液、 70:電源、 300:デスクトップ・コンピュータ(PC)、 302:プリンタ、 304:データ受信ユニット、 400:テスト用プリント回路基板。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】プリント回路基板の製造における電気化学
    反応プロセス試験装置であって、以下の(a)および
    (b)を含むことを特徴とする試験装置、 (a)誘電体部分と表面を有する電極部分を含むプリン
    ト回路基板、 (b)前記プリント回路基板の電極表面部分上に形成さ
    れるフォトレジスト・テスト・パターンであって、該テ
    スト・パターンは2つのメッキ領域を相互に分離する一
    組のフォトレジスト・ライン、と前記ライン間のスペー
    スから成り、前記ラインと前記スペースは前記電極表面
    における電流密度がフォトレジストのライン幅とメッキ
    ・スペースの幅の関数として決まるように配置されてい
    る。
  2. 【請求項2】フォトレジスト・パターンを有するプリン
    ト回路基板の電着プロセスを最適化する方法であって、
    以下の(a)ないし(j)のステップを含むことを特徴
    とする方法、 (a)フォトイメージングするステップ、該フォトイメ
    ージングはハル・セルで使われる試験用プリント回路基
    板の電極表面部分にフォトレジスト・テスト・パターン
    をフォトイメージし、該フォトレジスト・パターンは第
    2のメッキ部分から第1のメッキ部分を分離するフォト
    レジストのラインを含み、前記ラインは該ラインの第1
    の部分と第2の部分間にメッキ空間を与えるように構成
    され配置されるステップ、 (b)前記電極の1つとして、前記試験用プリント回路
    基板をハル・セルに取り付けるステップ、前記ハル・セ
    ルはプリント回路基板の製造において使用されるメッキ
    漕を含む、 (c)前記フォトレジスト・テスト・パターンを有する
    電極回路部分の前記試験用プリント回路基板に電流モニ
    ター手段と電流記録手段を取り付けるステップ。 (d)前記試験用プリント回路基板に電着するステッ
    プ、 (e)電着中に電流をモニターし記録するステップ、 (f)メッキ時間を測定するステップ、 (g)前記試験用プリント回路基板の電流密度、および
    メッキの厚さを計算するステップ、 (h)電着後、前記ハル・セルから前記試験用プリント
    回路基板を取り出すステップ、 (i)実際のメッキの厚さを測定するステップ、 (j)実際のメッキの厚さを計算値と比較するステッ
    プ。
  3. 【請求項3】プリント回路基板のフォトイメージおよび
    電着プロセスの解像度を決める方法であって、該方法
    は、第1の交互に並ぶフォトレジスト・バーおよびメッ
    キ・スペース・パターンとそれらと相対して配置される
    第2の交互に並ぶフォトレジスト・バーおよびスペース
    ・パターンを含む複数のデバイスの組みを有する試験用
    プリント回路基板を用い、前記第1のパターンのメッキ
    ・スペースは、前記第2のパターンのフォトレジスト・
    バーと逆になっており、プロセスの終了後、前記プロセ
    スの解像度の指標として使うために、異なるメッキ・ス
    ペース幅を有する少なくとも3つの組みを有しており、
    これらのデバイスにおいて、あらかじめ選択された第1
    のメッキ・スペース幅は反対側のフォトレジスト・バー
    の幅と等しく、あらかじめ選択された第2のメッキ・ス
    ペース幅は、あらかじめ選択された量だけ反対側のフォ
    トレジスト・バーよりも広く、あらかじめ選択された第
    3のメッキ・スペース幅は、あらかじめ選択された量だ
    け反対側のフォトレジスト・バーよりも狭くなってい
    る、さらに該方法は以下の(a)および(b)のステッ
    プを含むことを特徴とする、 (a)前記パターンを目視検査するステップ、および (b)前記メッキ・スペース幅を反対側の前記フォトレ
    ジスト・バーと比較するステップ。
JP11498890A 1989-04-28 1990-04-27 プリント回路基板の製造における電気化学的反応プロセスの試験装置及びプリント回路基板の電着方法 Expired - Fee Related JP2945072B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/344,782 US4935108A (en) 1989-04-28 1989-04-28 Apparatus for troubleshooting photoimage plating problems in printed circuit board manufacturing
US344,782 1989-04-28

Publications (2)

Publication Number Publication Date
JPH034158A JPH034158A (ja) 1991-01-10
JP2945072B2 true JP2945072B2 (ja) 1999-09-06

Family

ID=23352008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11498890A Expired - Fee Related JP2945072B2 (ja) 1989-04-28 1990-04-27 プリント回路基板の製造における電気化学的反応プロセスの試験装置及びプリント回路基板の電着方法

Country Status (4)

Country Link
US (1) US4935108A (ja)
EP (1) EP0395245B1 (ja)
JP (1) JP2945072B2 (ja)
DE (1) DE69022101T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5259920A (en) * 1991-12-31 1993-11-09 At&T Bell Laboratories Manufacturing method, including etch-rate monitoring
KR100390908B1 (ko) * 2001-04-30 2003-07-10 주식회사 하이닉스반도체 선택적 에피택셜 성장 공정 평가용 마스크
US20060289299A1 (en) * 2005-06-22 2006-12-28 3M Innovative Properties Company Multi-channel current probe
TWI655324B (zh) * 2014-02-19 2019-04-01 義大利商第諾拉工業公司 電解槽之陽極結構以及金屬電解場中金屬澱積方法和系統
DE112016007497T5 (de) * 2016-12-28 2019-08-29 Yamamoto-Ms Co., Ltd. Plattiervorrichtung
CN112593276A (zh) * 2020-12-07 2021-04-02 娄底市安地亚斯电子陶瓷有限公司 一种基于同一陶瓷不同部位金属层不同厚度的镀镍工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59220922A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 位置合わせ方法
US4696729A (en) * 1986-02-28 1987-09-29 International Business Machines Electroplating cell
WO1988004962A1 (en) * 1986-12-24 1988-07-14 Fry Metals Inc. Apparatus and method for determining surface ionic contamination levels of electronic assemblies such as printed circuit assemblies

Also Published As

Publication number Publication date
JPH034158A (ja) 1991-01-10
DE69022101D1 (de) 1995-10-12
US4935108A (en) 1990-06-19
EP0395245A2 (en) 1990-10-31
EP0395245B1 (en) 1995-09-06
EP0395245A3 (en) 1992-08-12
DE69022101T2 (de) 1996-02-15

Similar Documents

Publication Publication Date Title
Tan et al. Understanding and improving the uniformity of electrodeposition
JP6328582B2 (ja) めっき装置、および基板ホルダの電気接点の電気抵抗を決定する方法
KR102194144B1 (ko) 전기화학적 증착 및/또는 전기화학적 에칭을 위한 인시튜 핑거프린팅
US6884333B2 (en) Electrochemical system for analyzing performance and properties of electrolytic solutions
JP2945072B2 (ja) プリント回路基板の製造における電気化学的反応プロセスの試験装置及びプリント回路基板の電着方法
JPH0136994B2 (ja)
US6452410B1 (en) Apparatus and method for electrolytic bare board testing
US10557819B2 (en) Electrolytic copper plating solution analyzer, and electrolytic copper plating solution analysis method
JP5114271B2 (ja) めっきつきまわり評価装置および評価方法
JPS63138246A (ja) メツキ液撹拌状態試験方法
JP4667968B2 (ja) メッキ装置、メッキ処理管理装置、メッキ方法、及びメッキ処理管理方法
US7022212B2 (en) Micro structured electrode and method for monitoring wafer electroplating baths
JP3924490B2 (ja) 電極システムおよびこれを用いる溶液の電気化学的状態の評価方法
US5425870A (en) Multipurpose electrolytic meter
Angus Properties and Behaviour of Precious-Metal Electrodeposits for Electrical Contacts
TW201945601A (zh) 鍍覆裝置以及鍍覆系統
EP0550176A1 (en) Manufacturing method, including etch-rate monitoring
Malyshev et al. ‘L-CELL’-A NOVEL DEVICE FOR PLATING PROCESS DIAGNOSTICS
DE112016007497T5 (de) Plattiervorrichtung
US20060289299A1 (en) Multi-channel current probe
Tan et al. Characterising nonuniform electrodeposition and electrodissolution using the novel wire beam electrode method
JP2011069777A (ja) 基板検査方法及び基板検査装置
US20020105348A1 (en) Electronically measuring pin-to-pad alignment using resistive pads
Kudrak et al. A designed experiment to determine porosity
JPS62297499A (ja) 電気メツキ法におけるメツキ膜厚均一性評価方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees