JP2941824B2 - Metal wiring pattern forming method - Google Patents

Metal wiring pattern forming method

Info

Publication number
JP2941824B2
JP2941824B2 JP63299107A JP29910788A JP2941824B2 JP 2941824 B2 JP2941824 B2 JP 2941824B2 JP 63299107 A JP63299107 A JP 63299107A JP 29910788 A JP29910788 A JP 29910788A JP 2941824 B2 JP2941824 B2 JP 2941824B2
Authority
JP
Japan
Prior art keywords
pattern
film
metal wiring
aluminum
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63299107A
Other languages
Japanese (ja)
Other versions
JPH02144916A (en
Inventor
智之 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63299107A priority Critical patent/JP2941824B2/en
Publication of JPH02144916A publication Critical patent/JPH02144916A/en
Application granted granted Critical
Publication of JP2941824B2 publication Critical patent/JP2941824B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Magnetic Heads (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、金属配線パターン形成方法に関する。Description: TECHNICAL FIELD The present invention relates to a method for forming a metal wiring pattern.

本発明はアルミニウム系金属配線(以下適宜単に「金
属配線」と生することもある)を有する装置に汎用で
き、例えばマイクロデイバイスの金属配線パターンの形
成に用いることができて、半導体装置の配線等や、磁気
ヘッドの磁気薄膜等の製造に際してのエッチングを用い
る金属配線パターンの形成に利用することができる。
INDUSTRIAL APPLICABILITY The present invention can be generally applied to a device having an aluminum-based metal wiring (hereinafter sometimes simply referred to as "metal wiring" as appropriate), and can be used for forming a metal wiring pattern of a micro device, for example, a wiring of a semiconductor device. Alternatively, the present invention can be used for forming a metal wiring pattern using etching when manufacturing a magnetic thin film or the like of a magnetic head.

〔発明の概要〕[Summary of the Invention]

本発明は金属配線パターン形成法は、段差を有する基
板上に形成された金属膜を、フォトレジストを露光して
形成したフォトレジストパターンを用いて金属配線パタ
ーンに加工する金属配線パターン形成法であって、基板
上に形成された金属膜は、基板の段差を反映して段差を
有するものであり、このような金属膜上にシリコンの酸
化物薄膜を形成して、これをフォトレジストによりパタ
ーニングし、得られたシリコンの酸化物薄膜パターンを
マスクとして金属膜をパターニングすることによって、
金属膜による反射光によりレジストパターンの形状が悪
化する場合でも、その影響が金属配線パターン形成に及
ぼされることをなくし、もって高精度の金属配線パター
ン形成を可能にしたものである。
The present invention provides a metal wiring pattern forming method in which a metal film formed on a substrate having a step is processed into a metal wiring pattern using a photoresist pattern formed by exposing a photoresist. Therefore, the metal film formed on the substrate has a step reflecting the step of the substrate, and a silicon oxide thin film is formed on such a metal film, and this is patterned by a photoresist. By patterning the metal film using the obtained silicon oxide thin film pattern as a mask,
Even when the shape of the resist pattern is deteriorated by the light reflected by the metal film, the effect is not affected on the formation of the metal wiring pattern, thereby enabling the formation of the metal wiring pattern with high precision.

〔従来の技術及びその問題点〕[Conventional technology and its problems]

従来より、例えば、半導体装置等の電子部品において
金属配線パターンを形成するには、所望の配線パターン
とすべき金属配線上に該パターンに対応した形状のレジ
ストパターンを形成し、該レジストパターンをマスクに
したエッチングにより配線ターンを得るようにしてい
る。ところが、金属配線がアルミニウムの如き高反射性
のものえある場合、該金属配線上にレジストを形成して
露光すると、所定のマスクにより所定のレジスト領域の
みが露光されるようにしているにも拘らず、レジストを
透過した光が金属配線上で反射して散乱等し、この結果
露光すべき部分以外の領域も露光され、これによりレジ
ストパターン形状が所定形状とならないことがある。
Conventionally, for example, to form a metal wiring pattern on an electronic component such as a semiconductor device, a resist pattern having a shape corresponding to the pattern is formed on a metal wiring to be a desired wiring pattern, and the resist pattern is masked. Wiring turns are obtained by the etching described above. However, in the case where the metal wiring is highly reflective such as aluminum, a resist is formed on the metal wiring, and when a resist is exposed, only a predetermined resist region is exposed using a predetermined mask. However, the light transmitted through the resist is reflected and scattered on the metal wiring, and as a result, a region other than the portion to be exposed is also exposed, whereby the resist pattern may not have a predetermined shape.

このように光反射性の材料の上にレジストパターニン
グを行う場合には、ハレーションによりレジスト形状が
悪化するという問題がある。
When resist patterning is performed on a light-reflective material as described above, there is a problem that halation deteriorates the resist shape.

レジスト形状がハレーションにより悪化した状態でア
ルミニウムのエッチング、例えばRIEによるアルミニウ
ムのエッチングを行うと、レジストとアルミニウムとの
エッチングレート比は比較的小さいため(選択比2〜3
程度)、レジストの薄い所がアルミニウムまでエッチン
グされ、良好な形状のアルミニウム配線が得られなくな
る。
When aluminum is etched in a state where the resist shape is deteriorated due to halation, for example, aluminum is etched by RIE, the etching rate ratio between the resist and aluminum is relatively small (selectivity ratio is 2-3).
Degree), the thin portion of the resist is etched down to aluminum, and a good-shaped aluminum wiring cannot be obtained.

上記問題点を解決するため、従来一般的には、反射率
を低減させる各種の技術が採用される。
In order to solve the above problems, conventionally, various techniques for reducing the reflectance are employed.

従来の技術として挙げることができるものとして、第
1に、レジストに露光波長吸収のための染料を入れる手
段がある。これは、レジストそのもので露光光を吸収
し、高反射性材料からの反射を抑制する技術である。し
かしこの手段では、吸収を大きくするとレジスト形状悪
化が著しく、解像度が低下し、また感度も悪くなる。逆
に吸収を少なめにすると、十分な反射防止効果が得られ
ない。
First, as a conventional technique, there is a means for adding a dye for absorbing an exposure wavelength to a resist. This is a technique in which exposure light is absorbed by a resist itself and reflection from a highly reflective material is suppressed. However, in this method, when the absorption is increased, the resist shape is significantly deteriorated, the resolution is reduced, and the sensitivity is also deteriorated. Conversely, if the absorption is reduced, a sufficient antireflection effect cannot be obtained.

第2に、高反射性材料上に有機系の反射防止膜をコー
ティングする手段がある。これは、高反射性材料に有機
系の反射防止膜、例えばARC、SWK(いずれも登録商標
名)等として市販されている有機系反射防止膜をコーテ
ィングして、反射を防止するものである。しかしこの手
段を、例えば段差の大きい基板上で用いて、段差のある
高反射性材料上に該反射防止膜を形成しようとすると、
一定の膜厚で反射防止膜をコーティングすることが難し
いため、特に凸部が薄くなり、十分な反射防止効果が得
られない。
Second, there is a means for coating an organic antireflection film on a highly reflective material. In this method, a highly reflective material is coated with an organic antireflection film, for example, an organic antireflection film commercially available as ARC or SWK (both are registered trade names) to prevent reflection. However, if this means is used, for example, on a substrate having a large step, and the antireflection film is to be formed on a highly reflective material having a step,
Since it is difficult to coat the anti-reflection film with a constant film thickness, the projections are particularly thin, and a sufficient anti-reflection effect cannot be obtained.

また、材料が高価であり、かつ溶剤が特殊で、専用の
コーティング装置を要する。更に、温度特性がシビアで
あり、制御性に難があって、取り扱いが難しいという問
題がある。
In addition, the material is expensive, the solvent is special, and a dedicated coating device is required. Furthermore, there is a problem that temperature characteristics are severe, controllability is difficult, and handling is difficult.

第3に、無機系の反射防止膜を高反射材料上に堆積す
る手段がある。無機系の反射防止膜としては、例えば、
スパッターSi、a(アモルファス)−Si、Ti−N等の金
属薄膜等を利用することができる。(例えばa−Siを用
いる従来技術としては、特開昭61−171131号公報参
照)。この手段によれば、段差部でほとんど一定の膜厚
で無機系反射防止膜を堆積することが可能で、反射防止
効果が高い。しかし、材料によっては、超薄膜となり、
膜厚のコントロールが難しい。またSi系の薄膜の場合、
アルミニウム上に形成すると、アルミニウムと反応し
て、アルミニウム中のSi濃度が増加する問題がある。ま
た工程が複雑になるという問題がある。
Third, there is a means for depositing an inorganic antireflection film on a highly reflective material. As an inorganic antireflection film, for example,
Sputter Si, a (amorphous) -Si, a metal thin film such as Ti-N or the like can be used. (For example, see JP-A-61-171131 for a conventional technique using a-Si). According to this means, it is possible to deposit the inorganic antireflection film with a substantially constant thickness at the step portion, and the antireflection effect is high. However, depending on the material, it becomes an ultra-thin film,
It is difficult to control the film thickness. In the case of Si-based thin films,
When formed on aluminum, there is a problem that it reacts with aluminum to increase the Si concentration in aluminum. There is also a problem that the process becomes complicated.

上記のように、従来の技術にあっては、レジストに染
料を含有させるという技術も、また反射防止膜を用いて
高反射材料の反射率を低減させようという技術も、いず
れもそれぞれ問題点を有し、必ずしも高精度の配線パタ
ーニングを達成できないものである。
As described above, in the conventional techniques, both the technique of including a dye in a resist and the technique of reducing the reflectance of a highly reflective material by using an antireflection film have problems. And cannot always achieve high-precision wiring patterning.

本発明は、上記従来技術の問題点を解決して、反射率
低減の如き手段を用いることなく、高精度な配線パター
ンの形成を可能とする金属配線パターン形成法を提供せ
んとするものである。
An object of the present invention is to provide a method for forming a metal wiring pattern capable of forming a wiring pattern with high precision without using the means for reducing the reflectance by solving the above-mentioned problems of the prior art. .

〔問題点を解決するための手段〕[Means for solving the problem]

上記問題点を解決するため、本発明の金属配線パター
ン形成方法は、 段差を有する基板上に形成されたアルミニウム系金属
膜を、フォトレジストを露光して形成したフォトレジス
トパターンを用いて金属配線パターンに加工する金属配
線パターン形成方法であって、 前記基板上に形成された金属膜は、前記基板の段差を
反映して段差挙を有するものであり、 前記露光時に、前記段差を有する金属膜から反射光に
よってフォトレジストパターンの形状が悪化することを
防止するため、 前記金属膜上にシリコンの酸化物薄膜と、フォトレジ
スト膜を形成するとともに、該金属膜の膜厚をa、酸化
物薄膜の膜厚をbとすると、a=(5〜10)×bとなる
膜厚比とし、かつ、前記シリコンの酸化物薄膜は堆積法
により形成するものとし、 露光後フォトレジストパターンを形成し、 フォトレジストパターンをマスクとして前記シリコン
の酸化物薄膜をエッチングし、 次いで前記シリコンの酸化物薄膜パターンをマスクと
して前記金属膜をエッチングして金属配線パターンを形
成する 構成とする。
In order to solve the above problems, a method for forming a metal wiring pattern according to the present invention includes the steps of: forming a metal wiring pattern by using a photoresist pattern formed by exposing a photoresist to an aluminum-based metal film formed on a substrate having a step; In the method for forming a metal wiring pattern, the metal film formed on the substrate has a step height reflecting the step of the substrate, and at the time of the exposure, from the metal film having the step In order to prevent the shape of the photoresist pattern from being deteriorated by the reflected light, a silicon oxide thin film and a photoresist film are formed on the metal film, and the thickness of the metal film is set to a, Assuming that the thickness is b, the thickness ratio is a = (5-10) × b, and the silicon oxide thin film is formed by a deposition method. A resist pattern is formed, by etching the oxide film of the silicon photoresist pattern as a mask, then the configuration by etching the metal film an oxide thin film pattern of the silicon as a mask to form a metal wiring pattern.

本発明の構成について、後記詳述する本発明の一実施
例を示す第1図の例示を用いて説明すると、次のとおり
である。
The configuration of the present invention will be described below with reference to FIG. 1 showing an embodiment of the present invention, which will be described in detail later.

本発明においては、第1図に例示の如く、同図(a)
のような段差を有する基板10上に形成され、該基板10の
段差を反映して段差を有しているアルミニウム系金属膜
1について、この金属膜1をフォトレジストを露光して
形成したフォトレジストパターンを用いて金属配線パタ
ーンに加工する場合に、その露光時にこのような段差を
有する金属膜1から反射光によってフォトレジストパタ
ーンの形状が悪化することを防止するため、次の構成を
とる。すなわち、この金属膜1上に、同図(b)のよう
にシリコンの酸化物薄膜2、また同図(c)のようにフ
ォトレジスト膜3を形成し、同図(d)に示すようにし
て露光し現像後、フォトレジストパターン31を形成する
(同図(e)参照)。この場合に、アルミニウム系の金
属膜1の膜厚をa、シリコンの酸化物薄膜2の膜厚をb
とすると、a=(5〜10)×bとなる膜厚比とし、か
つ、シリコンの酸化物薄膜2は堆積法により形成するも
のとする。更にフォトレジストパターン31をマスクとし
てシリコンの酸化物薄膜2をエッチングして同図(f)
の如く薄膜パターン21を得、次いでこのシリコンの酸化
物薄膜パターン21をマスクとして前記金属膜1をエッチ
ングし、これにより同図(g)に示すような金属配線パ
ターン11を得る。
In the present invention, as shown in FIG.
The aluminum-based metal film 1 formed on a substrate 10 having a step like the above and having a step reflecting the step of the substrate 10 is formed by exposing the metal film 1 to a photoresist. In the case of processing into a metal wiring pattern using a pattern, the following configuration is employed in order to prevent the shape of the photoresist pattern from being deteriorated by light reflected from the metal film 1 having such a step at the time of exposure. That is, a silicon oxide thin film 2 is formed on the metal film 1 as shown in FIG. 2B, and a photoresist film 3 is formed as shown in FIG. After exposure and development, a photoresist pattern 31 is formed (see FIG. 3E). In this case, the thickness of the aluminum-based metal film 1 is a, and the thickness of the silicon oxide thin film 2 is b.
Then, it is assumed that the film thickness ratio satisfies a = (5-10) × b, and the silicon oxide thin film 2 is formed by a deposition method. Further, the silicon oxide thin film 2 is etched using the photoresist pattern 31 as a mask, and FIG.
Then, using the silicon oxide thin film pattern 21 as a mask, the metal film 1 is etched to obtain a metal wiring pattern 11 as shown in FIG.

〔作用〕[Action]

上述したように、本発明においては、アルミニウム系
金属膜上に形成したシリコンの酸化物薄膜をフォトレジ
ストによりパターニングし、得られた酸化物薄膜パター
ンをマスクにアルミニウム系金属膜をパターニングする
ので、レジスト自体をマスクにしてパターニングするの
と異なり、レジストがアルミニウム系金属膜からの反応
によりその形状が悪化した場合でも、レジスト形状の影
響を受けることなく、金属配線パターンを形成でき、従
って精度の良好なアルミニウム系金属配線パターン形成
が可能ならしめられる。また本発明においては酸化物薄
膜はCVD法等の堆積法を用いて形成するものなので、常
用の装置により簡便に、膜質が良好な膜質が得られる。
As described above, in the present invention, a silicon oxide thin film formed on an aluminum-based metal film is patterned by a photoresist, and the aluminum-based metal film is patterned using the obtained oxide thin-film pattern as a mask. Unlike patterning using a mask as a mask, even if the shape of the resist deteriorates due to the reaction from the aluminum-based metal film, the metal wiring pattern can be formed without being affected by the resist shape, and therefore, the precision is good. An aluminum-based metal wiring pattern can be formed. Further, in the present invention, since the oxide thin film is formed by using a deposition method such as a CVD method, a good film quality can be easily obtained by a conventional apparatus.

〔実施例〕〔Example〕

以下本発明の一実施例について、第1図を参照して説
明する。但し当然のことであるが、本発明は以下の実施
例により限定されるものではない。
Hereinafter, an embodiment of the present invention will be described with reference to FIG. However, needless to say, the present invention is not limited by the following examples.

この実施例は、本発明を半導体装置製造プロセスのフ
ォトリソグラフィ工程に適用したものであり、更に具体
的には、基板上にアルミニウム配線パターンを所定形状
で高精度に得る場合に適用したものである。
In this embodiment, the present invention is applied to a photolithography step of a semiconductor device manufacturing process, and more specifically, is applied to a case where an aluminum wiring pattern is obtained in a predetermined shape on a substrate with high accuracy. .

本実施例においては、まず第1図(a)に示すよう
に、下地である基板10上に、アルミニウム系金属膜とし
て、アルミニウムから金属膜1を形成する。この形成
は、スパッタ法やCVD法等の堆積等の手段を適宜用いる
ことができる。なお本例の基板10は、例えばSi基板等の
半導体基板であり、本例では特に図示のように段差を有
する基板である。かかる段差のある基板は、この上に形
成した金属配線に反射防止膜を形成しようとしてもその
膜厚制御性が悪く、十分な効果を得られなかったもので
ある。アルミニウム配線は純Alでも、シリコンを含有す
るAl−Si(例えばSi−1%含有するもの)合金でもよ
い。
In this embodiment, first, as shown in FIG. 1A, a metal film 1 is formed from aluminum as an aluminum-based metal film on a substrate 10 as a base. For this formation, means such as deposition such as sputtering or CVD can be used as appropriate. Note that the substrate 10 of the present embodiment is a semiconductor substrate such as a Si substrate, for example, and is a substrate having a step as shown particularly in the present embodiment. The substrate having such a step has a poor film thickness controllability even when an anti-reflection film is formed on the metal wiring formed thereon, and a sufficient effect cannot be obtained. The aluminum wiring may be pure Al or an Al-Si alloy containing silicon (for example, containing Si-1%).

次に、第1図(b)に示すように、シリコン酸化物薄
膜2として、SiO2膜を上記金属配線1上に形成する。本
例における該薄膜2の形成は、プラズマCVDを法を用い
ることができる。
Next, as shown in FIG. 1B, an SiO 2 film is formed on the metal wiring 1 as the silicon oxide thin film 2. In this embodiment, the thin film 2 can be formed by a plasma CVD method.

ここで、金属配線1の膜厚をa、薄膜2の膜厚をbと
すると、a=(5〜10)×bとなる膜厚比とする。これ
は、アルミニウムをRIEする場合、SiO2とAlの選択比がS
iO2/Al=5〜10程度であるので、SiO2から成る薄膜2の
膜厚bは、この選択比でアルミニウムから成る金属配線
の膜厚aを割った値にするのが適正だからである。よっ
て例えば、金属配線1であるアルミニウムの膜厚aが1.
0μmのとき、薄膜2であるSiO2の膜厚bは 1.0μm/(5〜10)=2000〜1000Åとする。
Here, assuming that the thickness of the metal wiring 1 is a and the thickness of the thin film 2 is b, the thickness ratio is a = (5-10) × b. This is because when RIE is performed on aluminum, the selectivity between SiO 2 and Al is S
Since iO 2 / Al = about 5 to 10, the thickness b of the thin film 2 made of SiO 2 is appropriately set to a value obtained by dividing the thickness a of the metal wiring made of aluminum by this selectivity. . Therefore, for example, when the film thickness a of the metal wiring 1 is 1.
When the thickness is 0 μm, the thickness b of SiO 2 as the thin film 2 is set to 1.0 μm / (5 to 10) = 2000 to 1000 °.

次に、フォトレジスト膜3を形成し、第1図(c)の
ようにする。
Next, a photoresist film 3 is formed, as shown in FIG.

次に、レジストパターニングを行う。即ち、第1図
(d)に示すように、所定のマスクパターンを有するマ
スク4を用いて、レジスト3を露光する。このとき、薄
膜3の下地たる金属配線1は高反射性であるアルミニウ
ムから成るので、露光光は一部図中に矢印で略示するよ
うに散乱し、第1図(d)に略字する如く、レジスト3
はハレーションにより過度に露光される場合がある。
Next, resist patterning is performed. That is, as shown in FIG. 1D, the resist 3 is exposed using a mask 4 having a predetermined mask pattern. At this time, since the metal wiring 1 serving as the base of the thin film 3 is made of highly reflective aluminum, the exposure light is partially scattered as indicated by arrows in the drawing, and is abbreviated as shown in FIG. 1 (d). , Resist 3
May be overexposed due to halation.

このような露光が行われたレジスト3を現像すると、
第1図(e)に示すように、例えば台形の上部が欠けた
ような形状の悪いレジストパターン31となる。
When the exposed resist 3 is developed,
As shown in FIG. 1 (e), for example, the resist pattern 31 has a poor shape such that the upper part of the trapezoid is chipped.

次いで、このように金属配線1であるアルミニウムか
らのハレーションによって形状が悪化したレジストパタ
ーン31をマスクに、薄膜2であるSiO2をRIEする。これ
によって、第1図(f)に示すように薄膜パターン21を
有する構造を得る。レジストとSiO2のエッチング選択比
は通常5〜10であるから、2000ÅのSiO2に対して、レジ
ストパターン31の厚さは、500Åあれば十分である。本
例では200〜400Å程度でレジスト3を形成して、良好な
結果を得た。
Next, the SiO 2 , which is the thin film 2, is RIE by using the resist pattern 31 whose shape has been deteriorated due to the halation from the aluminum that is the metal wiring 1 as a mask. Thus, a structure having the thin film pattern 21 is obtained as shown in FIG. Since the etching selectivity between the resist and the SiO 2 is usually 5 to 10, the thickness of the resist pattern 31 is sufficient if the thickness of the resist pattern 31 is 500 ° for 2000 ° of SiO 2 . In this example, the resist 3 was formed at about 200 to 400 ° and good results were obtained.

更に上記SiO2から成る膜厚1000〜2000Åである薄膜パ
ターン21をマスクとして、RIEによりアルミニウムであ
る金属配線1をエッチングする。これによって第1図
(g)の構造が得られる。このとき、図示ではレジスト
パターン31が残った状態を示しているが、これがなくな
っていてもよい。いずれにしても、薄膜パターン21によ
り、金属配線1は形状良くエッチングされ、精度の良い
良好な形状の金属配線パターン11が得られる。
Further, the metal wiring 1 made of aluminum is etched by RIE using the thin film pattern 21 of SiO 2 having a thickness of 1000 to 2000 ° as a mask. Thus, the structure shown in FIG. 1 (g) is obtained. At this time, although the drawing shows a state in which the resist pattern 31 remains, this may be eliminated. In any case, the metal wiring 1 is etched with good shape by the thin film pattern 21, and the metal wiring pattern 11 with good precision and good shape is obtained.

残ったレジストパターン31を除去して、第1図(h)
の構造を得る。
After removing the remaining resist pattern 31, FIG. 1 (h)
To get the structure.

従来であると、形状の悪いレジストパターン31で直接
アルミニウムをエッチングしていたので、金属配線たる
アルミニウムは該レジストパターンの形状を反映して、
形状の悪い配線パターンになってしまったのであるが、
本発明のようにシリコンの酸化物薄膜2を介在させ、金
属配線1のパターニングはこの薄膜のパターン21により
行うようにすると、レジストパターン31の形状に関わり
なく、良好な形状の金属配線パターン11が得られる。
In the prior art, aluminum was directly etched with a poorly-shaped resist pattern 31, so aluminum as a metal wiring reflects the shape of the resist pattern,
It has become a poorly shaped wiring pattern,
As in the present invention, when the silicon oxide thin film 2 is interposed and the patterning of the metal wiring 1 is performed by the pattern 21 of the thin film, the metal wiring pattern 11 having a good shape can be obtained regardless of the shape of the resist pattern 31. can get.

以上のように、本発明を適用するとハレーションでレ
ジストパターン31の形状が悪化した場合でも、アルミニ
ウム系金属膜1を、形状の悪化なくエッチングでき、良
好なアルミニウム系金属配線パターン11が得られる。
As described above, when the present invention is applied, even if the shape of the resist pattern 31 is deteriorated by halation, the aluminum-based metal film 1 can be etched without deterioration of the shape, and a good aluminum-based metal wiring pattern 11 can be obtained.

特に本実施例では、500Å程度レジストが残っていれ
ば、そのレジストパターン31をマスクに薄膜2をなすSi
O2をエッチングして、更に該得られたSiO2から成る薄膜
パターン21をマスクにアルミニウムをエッチングできる
ので、アルミニウムのハレーションの影響を取り除くこ
とができる。
In particular, in this embodiment, if a resist of about 500 ° remains, the Si forming the thin film 2 using the resist pattern 31 as a mask.
Since aluminum can be etched by etching O 2 and using the obtained thin film pattern 21 of SiO 2 as a mask, the influence of halation of aluminum can be eliminated.

従来のレジストのみをマスクとするアルミニウムのエ
ッチングでは、レジスト形状がハレーションにより悪化
した場合、レジスト/Alの選択比が2〜3であり、1.0μ
のアルミニウムに対してレジスト厚が4000〜5000Å程度
残っていないと、エッチング時に良好なアルミニウム配
線パターンが形成できなかったので、これに対する本実
施例の効果は明らかである。
In the conventional etching of aluminum using only a resist as a mask, when the resist shape is deteriorated by halation, the selectivity of resist / Al is 2-3 and 1.0 μm.
If the resist thickness does not remain in the range of about 4,000 to 5,000 mm with respect to aluminum, a favorable aluminum wiring pattern cannot be formed at the time of etching, and the effect of this embodiment on this is clear.

このように本発明では、金属膜1が高反射性材料であ
るアルミニウム系金属膜であるにもかかわらず、該金属
膜1上のレジストパターニングにおいて、ハレーション
の影響を取り除き、良好な形状でアルミニウム系金属配
線パターンを形成できる。
As described above, according to the present invention, despite the fact that the metal film 1 is an aluminum-based metal film which is a highly reflective material, the influence of halation is removed in the resist patterning on the metal film 1, and the aluminum-based metal film is formed in a favorable shape. A metal wiring pattern can be formed.

〔発明の効果〕〔The invention's effect〕

上述の如く、本発明によれば、金属配線が高反射性材
料から成る場合でも、容易な工程により、形状精度の良
好な金属配線パターンを得ることができるという効果が
ある。
As described above, according to the present invention, even when the metal wiring is made of a highly reflective material, there is an effect that a metal wiring pattern with good shape accuracy can be obtained by an easy process.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)〜(h)は、本発明の実施例を工程順に断
面図で示すものである。 1……金属膜、2……シリコンの酸化物または窒化物薄
膜、3……フォトレジスト、11……金属配線パターン、
21……シリコンの酸化物または窒化物パターン、31……
フォトレジストパターン。
1A to 1H are sectional views showing an embodiment of the present invention in the order of steps. DESCRIPTION OF SYMBOLS 1 ... Metal film, 2 ... Silicon oxide or nitride thin film, 3 ... Photoresist, 11 ... Metal wiring pattern,
21 ... silicon oxide or nitride pattern, 31 ...
Photoresist pattern.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】段差を有する基板上に形成されたアルミニ
ウム系金属膜を、フォトレジストを露光して形成したフ
ォトレジストパターンを用いて金属配線パターンに加工
する金属配線パターン形成方法であって、 前記基板上に形成された金属膜は、前記基板の段差を反
映して段差を有するものであり、 前記露光時に、前記段差を有する金属膜からの反射光に
よってフォトレジストパターンの形状が悪化することを
防止するため、 前記金属膜上にシリコンの酸化物薄膜と、フォトレジス
ト膜を形成するとともに、該金属膜の膜厚をa、酸化物
薄膜の膜厚をbとすると、a=(5〜10)×bとなる膜
厚比とし、かつ、前記シリコンの酸化物薄膜は堆積法に
より形成するものとし、 露光後フォトレジストパターンを形成し、 フォトレジストパターンをマスクとして前記シリコンの
酸化物薄膜をエッチングし、 次いで前記シリコンの酸化物薄膜パターンをマスクとし
て前記金属膜をエッチングして金属配線パターンを形成
する金属配線パターン形成法。
1. A method of forming a metal wiring pattern, comprising processing an aluminum-based metal film formed on a substrate having a step into a metal wiring pattern using a photoresist pattern formed by exposing a photoresist, The metal film formed on the substrate has a step reflecting the step of the substrate, and at the time of the exposure, the shape of the photoresist pattern is deteriorated by light reflected from the metal film having the step. In order to prevent this, a silicon oxide thin film and a photoresist film are formed on the metal film, and when the thickness of the metal film is a and the thickness of the oxide thin film is b, a = (5 to 10 X), and the silicon oxide thin film is formed by a deposition method. After exposure, a photoresist pattern is formed. The oxide thin film of the silicon is etched as a mask, and then a metal wiring pattern forming method of forming an etching to the metal interconnection pattern the metal film an oxide thin film pattern as a mask of the silicon.
JP63299107A 1988-11-26 1988-11-26 Metal wiring pattern forming method Expired - Fee Related JP2941824B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63299107A JP2941824B2 (en) 1988-11-26 1988-11-26 Metal wiring pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63299107A JP2941824B2 (en) 1988-11-26 1988-11-26 Metal wiring pattern forming method

Publications (2)

Publication Number Publication Date
JPH02144916A JPH02144916A (en) 1990-06-04
JP2941824B2 true JP2941824B2 (en) 1999-08-30

Family

ID=17868224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63299107A Expired - Fee Related JP2941824B2 (en) 1988-11-26 1988-11-26 Metal wiring pattern forming method

Country Status (1)

Country Link
JP (1) JP2941824B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140396A (en) * 1992-10-23 1994-05-20 Yamaha Corp Semiconductor device and manufacture thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56138941A (en) * 1980-03-31 1981-10-29 Fujitsu Ltd Forming method of wiring layer

Also Published As

Publication number Publication date
JPH02144916A (en) 1990-06-04

Similar Documents

Publication Publication Date Title
JP3320685B2 (en) Fine pattern forming method
US6255035B1 (en) Method of creating optimal photoresist structures used in the manufacture of metal T-gates for high-speed semiconductor devices
US5672243A (en) Antireflection coating for highly reflective photolithographic layers comprising chromium oxide or chromium suboxide
US5219788A (en) Bilayer metallization cap for photolithography
US4315984A (en) Method of producing a semiconductor device
JPS62232127A (en) Manufacture of semiconductor device
JPS6074529A (en) Method of forming pattern of integrated circuit by photoetching
JPS5851412B2 (en) Microfabrication method for semiconductor devices
JP2941824B2 (en) Metal wiring pattern forming method
JP2897569B2 (en) Method for determining conditions of antireflection film used in forming resist pattern, and method for forming resist pattern
JPS5961074A (en) Method of producing field effect transistor
JPH0458167B2 (en)
JPH02148731A (en) Method of forming metal wiring pattern
JP3167398B2 (en) Method for manufacturing semiconductor device
JP2745988B2 (en) Photomask manufacturing method
JP2544100B2 (en) Metal pattern forming method
JPH01165142A (en) Formation of wiring of semiconductor device
JP2737256B2 (en) Method for manufacturing semiconductor device
KR0156124B1 (en) Formation method of metal wiring in semiconductor device
JPS609124A (en) Formation of pattern
JPH0232542A (en) Manufacture of semiconductor device
JP2521329B2 (en) Method for manufacturing semiconductor device
JPH034899B2 (en)
JPS62234333A (en) Formation of mask for processing fine groove
JP3442874B2 (en) Method of forming fine pattern

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees