JP2937339B2 - 動き適応処理装置 - Google Patents
動き適応処理装置Info
- Publication number
- JP2937339B2 JP2937339B2 JP1035015A JP3501589A JP2937339B2 JP 2937339 B2 JP2937339 B2 JP 2937339B2 JP 1035015 A JP1035015 A JP 1035015A JP 3501589 A JP3501589 A JP 3501589A JP 2937339 B2 JP2937339 B2 JP 2937339B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- motion detection
- edge
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はテレビジョン画像の動き部分、静止部分を
検出し、その検出結果に応じてテレビジョン信号の処理
を制御する動き適応処理装置に関する。
検出し、その検出結果に応じてテレビジョン信号の処理
を制御する動き適応処理装置に関する。
（従来の技術） ここ数年来、テレビジョン画像の高品質・高精細化を
図るため、全く新しい方式の高品位テレビ（HDTV）の研
究開発と並行して、現行方式においてもディジタル信号
処理技術を用いた画質改善の研究開発が盛んに行われて
いる。そのうち、代表的なものとして、順次走査（ノン
インターレース）変換方式、適応形Y/C分離方式がある
が、いずれの方式も画像の動き部分、静止部分を検出す
る動き検出回路を必要とし、この動き検出回路の出力に
応じて処理方法の切換を行なう。
図るため、全く新しい方式の高品位テレビ（HDTV）の研
究開発と並行して、現行方式においてもディジタル信号
処理技術を用いた画質改善の研究開発が盛んに行われて
いる。そのうち、代表的なものとして、順次走査（ノン
インターレース）変換方式、適応形Y/C分離方式がある
が、いずれの方式も画像の動き部分、静止部分を検出す
る動き検出回路を必要とし、この動き検出回路の出力に
応じて処理方法の切換を行なう。
以下ではノンインターレース変換方式を例にとって説
明するが、適応形Y/C分離方式においても同様の手法に
よって画質の改善が可能である。
明するが、適応形Y/C分離方式においても同様の手法に
よって画質の改善が可能である。
ノンインターレース変換方式は、インターレース（飛
越し走査）で伝送されてきたテレビジョン信号をノンイ
ンターレース（順次走査）に変換することで、現行方式
の問題となっていたラインフリッカ、ラインクローリン
グ等の妨害を除去する方式である。具体的に第４図を参
照して説明すると、NTSC方式において、画像メモリを用
いて525本のインターレース画像を、525本のノンインタ
ーレース画像に変換する原理は以下のようになる。
越し走査）で伝送されてきたテレビジョン信号をノンイ
ンターレース（順次走査）に変換することで、現行方式
の問題となっていたラインフリッカ、ラインクローリン
グ等の妨害を除去する方式である。具体的に第４図を参
照して説明すると、NTSC方式において、画像メモリを用
いて525本のインターレース画像を、525本のノンインタ
ーレース画像に変換する原理は以下のようになる。
まず静止画像については、現在のフィールドを「０」
とし、１フィールド前のフィールド「−１」のデータを
画像メモリに記憶させておき、第４図中矢印ａに示すよ
うに、現在のフィールド「０」のデータと１フィールド
前のフィールド「−１」のデータとを同時に出力する。
すなわち、時間軸方向ｔのみの演算を施したフィールド
間内挿を行なう。動画像については、現在のフィールド
「０」のデータのみを用い、第４図中矢印ｂに示すよう
に、データのないラインにその上下のラインのデータを
用いて補間する。すなわち、垂直軸方向νの演算を施し
たライン間内挿を行なう。これによって、静止画像、動
画像とも、525本のインターレース画像を525本のノンイ
ンターレース画像に変換することができ、ラインフリッ
カや大画面フリッカ等のインターレース障害を除去する
ことができる。
とし、１フィールド前のフィールド「−１」のデータを
画像メモリに記憶させておき、第４図中矢印ａに示すよ
うに、現在のフィールド「０」のデータと１フィールド
前のフィールド「−１」のデータとを同時に出力する。
すなわち、時間軸方向ｔのみの演算を施したフィールド
間内挿を行なう。動画像については、現在のフィールド
「０」のデータのみを用い、第４図中矢印ｂに示すよう
に、データのないラインにその上下のラインのデータを
用いて補間する。すなわち、垂直軸方向νの演算を施し
たライン間内挿を行なう。これによって、静止画像、動
画像とも、525本のインターレース画像を525本のノンイ
ンターレース画像に変換することができ、ラインフリッ
カや大画面フリッカ等のインターレース障害を除去する
ことができる。
ここで第５図は、上記のような原理に基づいて構成し
た従来の動き適応ノンインターレース変換装置を示すも
ので、入力端子11にはインターレース方式のテレビジョ
ン信号のうちの輝度信号Y0が供給される。この輝度信号
Y0は第１のフィールドメモリ12によって１フィールド分
遅延された後、第２のフィールドメモリ13によってさら
に１フィールド分（合計２フィールド＝１フレーム）遅
延される。
た従来の動き適応ノンインターレース変換装置を示すも
ので、入力端子11にはインターレース方式のテレビジョ
ン信号のうちの輝度信号Y0が供給される。この輝度信号
Y0は第１のフィールドメモリ12によって１フィールド分
遅延された後、第２のフィールドメモリ13によってさら
に１フィールド分（合計２フィールド＝１フレーム）遅
延される。
入力端子11に供給された輝度信号Y0及びフィールドメ
モリ12,13から出力される各輝度信号Y1,Y2はそれぞれ動
き検出回路14に供給され、１フレーム間差を取ることに
よる動き検出信号の生成に供される。また、第１及び第
２のフィールドメモリ12,13から出力される輝度信号Y1,
Y2は共にフィールド間補間信号生成回路15に供給され、
フィールド間補間信号の生成に供される。さらに、第１
のフィールドメモリ12から出力される輝度信号Y1はライ
ン間補間信号生成回路16に供給されて、ライン間補間信
号の生成に供される。
モリ12,13から出力される各輝度信号Y1,Y2はそれぞれ動
き検出回路14に供給され、１フレーム間差を取ることに
よる動き検出信号の生成に供される。また、第１及び第
２のフィールドメモリ12,13から出力される輝度信号Y1,
Y2は共にフィールド間補間信号生成回路15に供給され、
フィールド間補間信号の生成に供される。さらに、第１
のフィールドメモリ12から出力される輝度信号Y1はライ
ン間補間信号生成回路16に供給されて、ライン間補間信
号の生成に供される。
上記フィールド間補間信号及びライン間補間信号は共
に混合回路17に供給され、動き検出信号に応じた比率で
混合される。この混合回路17の出力はノンインターレー
ス変換回路18に供給され、第１のフィールドメモリ12か
ら出力される輝度信号Y1に基づいてノンインターレース
信号に変換され、出力端子19から取り出される。
に混合回路17に供給され、動き検出信号に応じた比率で
混合される。この混合回路17の出力はノンインターレー
ス変換回路18に供給され、第１のフィールドメモリ12か
ら出力される輝度信号Y1に基づいてノンインターレース
信号に変換され、出力端子19から取り出される。
ここでノンインターレース変換を画像の動きに適応さ
せるため、動き検出回路14によって１フレーム間差を取
って動き検出信号を生成する。しかし、単に１フレーム
間差をとっても動きを検出できるとは限らない。
せるため、動き検出回路14によって１フレーム間差を取
って動き検出信号を生成する。しかし、単に１フレーム
間差をとっても動きを検出できるとは限らない。
今、第６図において、横軸を画像の水平位置とし、縦
軸をレベルとすると、単に１フレーム間差（「０」フィ
ールドと「−２」フィールドとの間差）を取った動き検
出信号は、αとγの部分で動きを検出したものとなって
いるものの、βの部分（「−１」フィールドに対応）は
動きがあるにもかかわらず検出していないことになる。
この場合、動き検出信号のβの部分は動きがない、つま
り静止画像として処理され、画面上２線ぼけという障害
が発生する。
軸をレベルとすると、単に１フレーム間差（「０」フィ
ールドと「−２」フィールドとの間差）を取った動き検
出信号は、αとγの部分で動きを検出したものとなって
いるものの、βの部分（「−１」フィールドに対応）は
動きがあるにもかかわらず検出していないことになる。
この場合、動き検出信号のβの部分は動きがない、つま
り静止画像として処理され、画面上２線ぼけという障害
が発生する。
そこで従来では、動き検出回路14と混合回路17との間
にフィールドメモリ20及び最大値選択回路21により制御
回路22を介在させ、現在の動き検出信号と１フィールド
前の動き検出信号とでレベルの高い方を出力するように
している。このようにすれば、第６図に示すように動き
検出信号をテンポラルに引き伸ばすことができ、βの部
分の欠落を保護することができる。
にフィールドメモリ20及び最大値選択回路21により制御
回路22を介在させ、現在の動き検出信号と１フィールド
前の動き検出信号とでレベルの高い方を出力するように
している。このようにすれば、第６図に示すように動き
検出信号をテンポラルに引き伸ばすことができ、βの部
分の欠落を保護することができる。
但し、上記のように動きの検出感度を高めると、静止
画像の画柄のエッジ部ではノイズ等による動画判定によ
りちらつきが生じるため、一般には画柄のエッジ部にお
いて動きの検出感度を低くする。このような画柄のエッ
ジ部とそうでない平坦部との動き検出感度の切換はテン
ポラルに引き伸ばした動き検出信号に対して行うのが効
果的である。
画像の画柄のエッジ部ではノイズ等による動画判定によ
りちらつきが生じるため、一般には画柄のエッジ部にお
いて動きの検出感度を低くする。このような画柄のエッ
ジ部とそうでない平坦部との動き検出感度の切換はテン
ポラルに引き伸ばした動き検出信号に対して行うのが効
果的である。
このようなことから、従来では、動き検出回路14にお
いて検出した動き検出信号をエッジ部用の動き検出感度
及び平坦部用の動き検出感度でそれぞれ判定する。そし
て、エッジ部用の動き検出感度で判定した動き検出信号
をフィールドメモリ20及び最大値選択回路21よりなる第
１の制御回路22によってテンポラルに引き伸ばすと共
に、平坦部用の動き検出感度で判定した動き検出信号を
フィールドメモリ23及び最大値選択回路24よりなる第２
の制御回路25によってテンポラルに引き伸ばす。同時
に、エッジ検出回路26によって入力輝度信号Y0から画柄
のエッジを検出してエッジ判定信号を生成しておき、こ
のエッジ判定信号に従って選択回路27で第１及び第２の
制御回路22,25から出力される動き検出信号のいずれか
を選択し、これによって最適な動き検出信号を得るよう
にしている。
いて検出した動き検出信号をエッジ部用の動き検出感度
及び平坦部用の動き検出感度でそれぞれ判定する。そし
て、エッジ部用の動き検出感度で判定した動き検出信号
をフィールドメモリ20及び最大値選択回路21よりなる第
１の制御回路22によってテンポラルに引き伸ばすと共
に、平坦部用の動き検出感度で判定した動き検出信号を
フィールドメモリ23及び最大値選択回路24よりなる第２
の制御回路25によってテンポラルに引き伸ばす。同時
に、エッジ検出回路26によって入力輝度信号Y0から画柄
のエッジを検出してエッジ判定信号を生成しておき、こ
のエッジ判定信号に従って選択回路27で第１及び第２の
制御回路22,25から出力される動き検出信号のいずれか
を選択し、これによって最適な動き検出信号を得るよう
にしている。
ここで、第７部（ａ）は平坦部用の動き検出感度特性
を示したものであり、動き検出信号を３ビットで表わし
た場合の例である。フレーム間差が「０」に近い時は動
き検出信号も「０」となり、完全静画と判定する。フレ
ーム間差が増大するにつれて動き検出信号も大きくな
り、フレーム間差が一定値を超えると動き検出信号は
「７」となり、完全動画と判定する。第７図（ｂ）はエ
ッジ部用の動き検出感度特性を示したもので、動画判定
に対する感度が低くなっている。
を示したものであり、動き検出信号を３ビットで表わし
た場合の例である。フレーム間差が「０」に近い時は動
き検出信号も「０」となり、完全静画と判定する。フレ
ーム間差が増大するにつれて動き検出信号も大きくな
り、フレーム間差が一定値を超えると動き検出信号は
「７」となり、完全動画と判定する。第７図（ｂ）はエ
ッジ部用の動き検出感度特性を示したもので、動画判定
に対する感度が低くなっている。
しかしながら、上記のようにエッジ部用と平坦部用の
２つの動き検出信号を生成する構成では、動き検出信号
の欠落を保護するためのフィールドメモリが２倍必要と
なり、回路の大形化や経済的な不利を招くという問題が
生じる。
２つの動き検出信号を生成する構成では、動き検出信号
の欠落を保護するためのフィールドメモリが２倍必要と
なり、回路の大形化や経済的な不利を招くという問題が
生じる。
（発明が解決しようとする課題） 以上のように、従来の動き適応処理装置では、エッジ
部用と平坦部用の２つの動き検出信号を生成するため、
動き検出信号の欠落を保護するためのフィールドメモリ
を多数設ける必要があり、回路の大形化や経済的な不利
を招くという問題を有している。
部用と平坦部用の２つの動き検出信号を生成するため、
動き検出信号の欠落を保護するためのフィールドメモリ
を多数設ける必要があり、回路の大形化や経済的な不利
を招くという問題を有している。
この発明は上記事情を考慮してなされたもので、簡単
な構成にして正確な動き検出を行うことができ、経済的
にも有利な動き適応処理装置を提供することを目的とす
る。
な構成にして正確な動き検出を行うことができ、経済的
にも有利な動き適応処理装置を提供することを目的とす
る。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するためにこの発明は、テレビジョン
信号を１フレーム分遅延する遅延手段と、この遅延手段
に入力されるテレビジョン信号と当該遅延手段で１フレ
ーム分遅延されたテレビジョン信号との差分信号を取り
出し、予め設定された動き検出感度特性に基づいて前記
差分信号をｎ（ｎは２以上の自然数）ビットの動き検出
信号に変換する動き検出手段と、前記動き検出感度特性
を動画判定に対して感度の高い特性と感度の低い特性と
の加算による非線形特性とし、前者の特性のとき
「０」、後者の特性のとき「１」とする最上位ビットを
前記ｎビットの動き検出信号に付加して出力する付加手
段と、この付加手段のｎ＋１ビット出力を前記テレビジ
ョン信号の１フィールド分遅延しその遅延前後の最大値
を選択することで動き検出の欠落を保護する保護手段
と、前記テレビジョン信号の画柄の変化点を検出しエッ
ジ検出信号として出力するエッジ検出手段と、このエッ
ジ検出手段で得られるエッジ信号と前記保護手段から出
力される信号の最上位ビットとを監視して、最上位ビッ
トが「０」でかつエッジ信号がエッジ有りのとき最小値
に変換して出力し、最上位ビットが「１」でかつエッジ
信号がエッジ無しのとき最大値に変換して出力し、それ
以外で下位ｎビットの信号をそのまま出力する動き検出
信号変換手段と、この動き検出信号変換手段から出力さ
れる信号を最終的な動き検出信号として、この動き検出
信号に基づいて前記テレビジョン信号の画像処理を制御
する信号処理部とを具備するように構成したものであ
る。
信号を１フレーム分遅延する遅延手段と、この遅延手段
に入力されるテレビジョン信号と当該遅延手段で１フレ
ーム分遅延されたテレビジョン信号との差分信号を取り
出し、予め設定された動き検出感度特性に基づいて前記
差分信号をｎ（ｎは２以上の自然数）ビットの動き検出
信号に変換する動き検出手段と、前記動き検出感度特性
を動画判定に対して感度の高い特性と感度の低い特性と
の加算による非線形特性とし、前者の特性のとき
「０」、後者の特性のとき「１」とする最上位ビットを
前記ｎビットの動き検出信号に付加して出力する付加手
段と、この付加手段のｎ＋１ビット出力を前記テレビジ
ョン信号の１フィールド分遅延しその遅延前後の最大値
を選択することで動き検出の欠落を保護する保護手段
と、前記テレビジョン信号の画柄の変化点を検出しエッ
ジ検出信号として出力するエッジ検出手段と、このエッ
ジ検出手段で得られるエッジ信号と前記保護手段から出
力される信号の最上位ビットとを監視して、最上位ビッ
トが「０」でかつエッジ信号がエッジ有りのとき最小値
に変換して出力し、最上位ビットが「１」でかつエッジ
信号がエッジ無しのとき最大値に変換して出力し、それ
以外で下位ｎビットの信号をそのまま出力する動き検出
信号変換手段と、この動き検出信号変換手段から出力さ
れる信号を最終的な動き検出信号として、この動き検出
信号に基づいて前記テレビジョン信号の画像処理を制御
する信号処理部とを具備するように構成したものであ
る。
（作用） 上記のような構成によれば、動き検出信号の数が減少
するのでフィールド遅延用のメモリも少なくてすみ、し
かも精度を損うことなく正確な動き検出が行うことがで
き、経済的にも有利なものとすることができる。
するのでフィールド遅延用のメモリも少なくてすみ、し
かも精度を損うことなく正確な動き検出が行うことがで
き、経済的にも有利なものとすることができる。
（実施例） 以下、第１図乃至第３図を参照してこの発明の一実施
例を詳細に説明する。但し、第１図において第５図と同
一部分には同一符号を付して示し、その説明を省略す
る。
例を詳細に説明する。但し、第１図において第５図と同
一部分には同一符号を付して示し、その説明を省略す
る。
第１図は動き適応ノンインターレース変換回路にこの
発明を適用した場合の構成を示すもので、動き検出回路
28はエッジ部用の動き検出感度特性と平坦部用の動き検
出感度特性とを合成した１つの非線形動き検出感度特性
を有し、この感度特性で前記輝度信号Y0,Y1,Y2から順次
テレビジョン信号フレーム間差の動き検出信号を得る。
この動き検出信号は感度特性を合成した分だけビット数
が多くなっており、対応するビット数で構成されるフィ
ールドメモリ29及び最大値選択回路30からなる制御回路
31に送られ、テンポラルに引き伸ばされて変換回路32に
送られる。この変換回路32は前記エッジ検出回路26から
のエッジ判定信号に従って、エッジ部ではエッジ部用の
動き検出感度特性の動き検出信号に、平坦部では平坦部
用の動き検出感度特性の動き検出信号に変換するもの
で、ここで変換された動き検出信号は前記混合回路17に
供給されるようになっている。
発明を適用した場合の構成を示すもので、動き検出回路
28はエッジ部用の動き検出感度特性と平坦部用の動き検
出感度特性とを合成した１つの非線形動き検出感度特性
を有し、この感度特性で前記輝度信号Y0,Y1,Y2から順次
テレビジョン信号フレーム間差の動き検出信号を得る。
この動き検出信号は感度特性を合成した分だけビット数
が多くなっており、対応するビット数で構成されるフィ
ールドメモリ29及び最大値選択回路30からなる制御回路
31に送られ、テンポラルに引き伸ばされて変換回路32に
送られる。この変換回路32は前記エッジ検出回路26から
のエッジ判定信号に従って、エッジ部ではエッジ部用の
動き検出感度特性の動き検出信号に、平坦部では平坦部
用の動き検出感度特性の動き検出信号に変換するもの
で、ここで変換された動き検出信号は前記混合回路17に
供給されるようになっている。
さらに、具体的に説明すると、まず動き検出回路28の
非線形動き検出感度特性は、動き検出信号を３ビットで
表わすとすれば、第２図に示すように、第７図（ａ）に
示した平坦部用の動き検出感度特性と同図（ｂ）に示し
たエッジ部用の動き検出感度特性とを加算合成したもの
となる。すなわち、動き検出信号が「０」から「７」ま
では平坦部用、「８」から「15」まではエッジ部用の感
度特性であり、両者はMSBビットの値を見ることによっ
て判別可能である。
非線形動き検出感度特性は、動き検出信号を３ビットで
表わすとすれば、第２図に示すように、第７図（ａ）に
示した平坦部用の動き検出感度特性と同図（ｂ）に示し
たエッジ部用の動き検出感度特性とを加算合成したもの
となる。すなわち、動き検出信号が「０」から「７」ま
では平坦部用、「８」から「15」まではエッジ部用の感
度特性であり、両者はMSBビットの値を見ることによっ
て判別可能である。
この感度特性によって得られた動き検出信号は制御回
路31に供給され、テンポラルに引き伸ばされる。これに
よって動き検出の欠落は保護される。この制御回路31は
従来の制御回路22と構成は同じであるが、動き検出信号
のビット増加分だけ回路規模が大きくなっている。この
制御回路31から出力される動き検出信号は変換回路32に
供給される。
路31に供給され、テンポラルに引き伸ばされる。これに
よって動き検出の欠落は保護される。この制御回路31は
従来の制御回路22と構成は同じであるが、動き検出信号
のビット増加分だけ回路規模が大きくなっている。この
制御回路31から出力される動き検出信号は変換回路32に
供給される。
この変換回路32は第３図に示すように構成することが
できる。但し、エッジ検出回路26から出力されるエッジ
判定信号は、エッジ部検出のとき「１」、それ以外のと
き「０」であるものとする。第３図において、ANDゲー
ト回路G1〜G3はそれぞれ動き検出信号の下位３ビットを
各別に入力し、共通ゲート信号が「１」のとき入力した
ビット信号をそのまま出力し、共通ゲート信号が「０」
のとき入力したビット信号を遮断してその出力を全て
「０」とする。共通ゲート信号はエッジ判定信号を反転
ゲート回路G7で反転した信号と動き検出信号のMSBビッ
ト信号とをORゲート回路G8に入力し、論理和をとって生
成する。
できる。但し、エッジ検出回路26から出力されるエッジ
判定信号は、エッジ部検出のとき「１」、それ以外のと
き「０」であるものとする。第３図において、ANDゲー
ト回路G1〜G3はそれぞれ動き検出信号の下位３ビットを
各別に入力し、共通ゲート信号が「１」のとき入力した
ビット信号をそのまま出力し、共通ゲート信号が「０」
のとき入力したビット信号を遮断してその出力を全て
「０」とする。共通ゲート信号はエッジ判定信号を反転
ゲート回路G7で反転した信号と動き検出信号のMSBビッ
ト信号とをORゲート回路G8に入力し、論理和をとって生
成する。
すなわち、ORゲート回路G8から出力されるゲート信号
は、動き検出信号が「７」以下（MSB＝０）でエッジ判
定信号が「０」のとき「１」となって、ANDゲート回路G
1〜G3から動き検出信号の下位３ビットを出力させる。
ここでエッジが検出され、エッジ判定信号が「１」にな
ると共通ゲート信号は「０」となり、ANDゲート回路G1
〜G3の出力を強制的に「０」とする。また、動き検出信
号が「８」以上（MSB＝１）でエッジ判定信号が「０」
のとき「１」となって、ANDゲート回路G1〜G3から動き
検出信号の下位３ビットを出力させる。ここでエッジが
検出され、エッジ判定信号が「１」になっても共通ゲー
ト信号は「１」のままであり、ANDゲート回路G1〜G3の
出力は変わらない。
は、動き検出信号が「７」以下（MSB＝０）でエッジ判
定信号が「０」のとき「１」となって、ANDゲート回路G
1〜G3から動き検出信号の下位３ビットを出力させる。
ここでエッジが検出され、エッジ判定信号が「１」にな
ると共通ゲート信号は「０」となり、ANDゲート回路G1
〜G3の出力を強制的に「０」とする。また、動き検出信
号が「８」以上（MSB＝１）でエッジ判定信号が「０」
のとき「１」となって、ANDゲート回路G1〜G3から動き
検出信号の下位３ビットを出力させる。ここでエッジが
検出され、エッジ判定信号が「１」になっても共通ゲー
ト信号は「１」のままであり、ANDゲート回路G1〜G3の
出力は変わらない。
一方、ORゲート回路G4〜G6はそれぞれANDゲート回路G
1〜G3から出力されるビット信号を各別に入力し、共通
ゲート信号が「０」のとき入力したビット信号をそのま
ま出力し、共通ゲート信号が「１」のときその出力を全
て「１」とする。共通ゲート信号はエッジ判定信号を反
転ゲート回路G7で反転した信号と動き検出信号のMSBビ
ット信号とをANDゲート回路G9に入力し、論理積をとっ
て生成する。
1〜G3から出力されるビット信号を各別に入力し、共通
ゲート信号が「０」のとき入力したビット信号をそのま
ま出力し、共通ゲート信号が「１」のときその出力を全
て「１」とする。共通ゲート信号はエッジ判定信号を反
転ゲート回路G7で反転した信号と動き検出信号のMSBビ
ット信号とをANDゲート回路G9に入力し、論理積をとっ
て生成する。
すなわち、ANDゲート回路G9から出力されるゲート信
号は、動き検出信号が「７」以下（MSB＝０）でエッジ
判定信号が「０」のとき「０」となって、ANDゲート回
路G1〜G3からの各ビット信号をそのまま出力させる。こ
こでエッジが検出され、エッジ判定信号が「１」になっ
ても共通ゲート信号は「０」のままであり、ANDゲート
回路G1〜G3の出力をそのままORゲート回路G4〜G6から導
出させる。また、動き検出信号が「８」以上（MSB＝
１）でエッジ判定信号が「０」のとき共通ゲート信号
「１」となり、ORゲート回路G4〜G6の出力を全て「１」
とする。ここでエッジが検出され、エッジ判定信号が
「１」になると共通ゲート信号は「０」となり、ANDゲ
ート回路G1〜G3の出力をそのままORゲート回路G4〜６か
ら導出させる。
号は、動き検出信号が「７」以下（MSB＝０）でエッジ
判定信号が「０」のとき「０」となって、ANDゲート回
路G1〜G3からの各ビット信号をそのまま出力させる。こ
こでエッジが検出され、エッジ判定信号が「１」になっ
ても共通ゲート信号は「０」のままであり、ANDゲート
回路G1〜G3の出力をそのままORゲート回路G4〜G6から導
出させる。また、動き検出信号が「８」以上（MSB＝
１）でエッジ判定信号が「０」のとき共通ゲート信号
「１」となり、ORゲート回路G4〜G6の出力を全て「１」
とする。ここでエッジが検出され、エッジ判定信号が
「１」になると共通ゲート信号は「０」となり、ANDゲ
ート回路G1〜G3の出力をそのままORゲート回路G4〜６か
ら導出させる。
以上のことからわかるように、変換回路32はエッジ検
出回路26から出力されるエッジ判定信号により、第２図
の特性をもつテンポラルに引き伸ばされた動き検出信号
を、エッジ部では第７図（ｂ）の特性に、平坦部では第
７図（ａ）の特性に変換して最終の動き検出信号として
混合回路17に供給している。
出回路26から出力されるエッジ判定信号により、第２図
の特性をもつテンポラルに引き伸ばされた動き検出信号
を、エッジ部では第７図（ｂ）の特性に、平坦部では第
７図（ａ）の特性に変換して最終の動き検出信号として
混合回路17に供給している。
したがって、上記実施例の構成によれば、エッジ部と
平坦部での特性を同時にもたせた動き検出信号を生成し
ているので、従来のように２つの動き検出信号に対して
遅延用のフィールドメモリを２系統設ける必要がなくな
って小型になり、単に動き検出信号のビット増加に対応
させるだけで正確な動き検出が行なうことができるの
で、経済的にも有利とすることができる。
平坦部での特性を同時にもたせた動き検出信号を生成し
ているので、従来のように２つの動き検出信号に対して
遅延用のフィールドメモリを２系統設ける必要がなくな
って小型になり、単に動き検出信号のビット増加に対応
させるだけで正確な動き検出が行なうことができるの
で、経済的にも有利とすることができる。
尚、上記実施例ではノンインターレース変換方式の場
合について説明したが、Y/C分離方式についても同様に
実施可能であり、この外その要旨を逸脱しない範囲で種
々変形して実施することができる。
合について説明したが、Y/C分離方式についても同様に
実施可能であり、この外その要旨を逸脱しない範囲で種
々変形して実施することができる。
［発明の効果］ 以上詳述したようにこの発明によれば、簡単な構成に
して正確な動き検出を行うことができ、経済的にも有利
な動き適応処理装置を提供することができる。
して正確な動き検出を行うことができ、経済的にも有利
な動き適応処理装置を提供することができる。
第１図はこの発明に係る動き適応処理装置としての動き
適応ノンインターレース変換装置の一実施例を示すブロ
ック構成図、第２図は同実施例の動き検出手段による動
き検出感度特性を示す特性図、第３図は同実施例の動き
検出信号の検出感度特性を切換える切換回路の具体的な
構成を示す回路図、第４図はインターレースされたテレ
ビジョン信号をノンインターレースに変換する原理を示
す図、第５図は従来の動き適応ノンインターレース変換
装置を示すブロック構成図、第６図及び第７図はそれぞ
れ従来の動き適応ノンインターレース変換装置の問題点
を説明するための図である。 11……輝度信号入力端子、12,13……フィールドメモ
リ、14……動き検出回路、15……フィールド間補間信号
生成回路、16……ライン間補間信号生成回路、17……混
合回路、18……ノンインターレース変換回路、19……出
力端子、20,23……フィールドメモリ、21,24……最大値
選択回路、22,25……制御回路、26……エッジ検出回
路、27……選択回路、28……動き検出回路、29……フィ
ールドメモリ、30……最大値選択回路、32……変換回
路。
適応ノンインターレース変換装置の一実施例を示すブロ
ック構成図、第２図は同実施例の動き検出手段による動
き検出感度特性を示す特性図、第３図は同実施例の動き
検出信号の検出感度特性を切換える切換回路の具体的な
構成を示す回路図、第４図はインターレースされたテレ
ビジョン信号をノンインターレースに変換する原理を示
す図、第５図は従来の動き適応ノンインターレース変換
装置を示すブロック構成図、第６図及び第７図はそれぞ
れ従来の動き適応ノンインターレース変換装置の問題点
を説明するための図である。 11……輝度信号入力端子、12,13……フィールドメモ
リ、14……動き検出回路、15……フィールド間補間信号
生成回路、16……ライン間補間信号生成回路、17……混
合回路、18……ノンインターレース変換回路、19……出
力端子、20,23……フィールドメモリ、21,24……最大値
選択回路、22,25……制御回路、26……エッジ検出回
路、27……選択回路、28……動き検出回路、29……フィ
ールドメモリ、30……最大値選択回路、32……変換回
路。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 7/01
Claims (1)
- 【請求項１】 テレビジョン信号を１フレーム分遅延する遅延手段と、 この遅延手段に入力されるテレビジョン信号と当該遅延
手段で１フレーム分遅延されたテレビジョン信号との差
分信号を取り出し、予め設定された動き検出感度特性に
基づいて前記差分信号をｎ（ｎは２以上の自然数）ビッ
トの動き検出信号に変換する動き検出手段と、 前記動き検出感度特性を動画判定に対して感度の高い特
性と感度の低い特性との加算による非線形特性とし、前
者の特性のとき「０」、後者の特性のとき「１」とする
最上位ビットを前記ｎビットの動き検出信号に付加して
出力する付加手段と、 この付加手段のｎ＋１ビット出力を前記テレビジョン信
号の１フィールド分遅延しその遅延前後の最大値を選択
することで動き検出の欠落を保護する保護手段と、 前記テレビジョン信号の画柄の変化点を検出しエッジ検
出信号として出力するエッジ検出手段と、 このエッジ検出手段で得られるエッジ信号と前記保護手
段から出力される信号の最上位ビットとを監視して、最
上位ビットが「０」でかつエッジ信号がエッジ有りのと
き最小値に変換して出力し、最上位ビットが「１」でか
つエッジ信号がエッジ無しのとき最大値に変換して出力
し、それ以外で下位ｎビットの信号をそのまま出力する
動き検出信号変換手段と、 この動き検出信号変換手段から出力される信号を最終的
な動き検出信号として、この動き検出信号に基づいて前
記テレビジョン信号の画像処理を制御する信号処理部と
を具備したことを特徴とする動き適応処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1035015A JP2937339B2 (ja) | 1989-02-16 | 1989-02-16 | 動き適応処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1035015A JP2937339B2 (ja) | 1989-02-16 | 1989-02-16 | 動き適応処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02215291A JPH02215291A (ja) | 1990-08-28 |
| JP2937339B2 true JP2937339B2 (ja) | 1999-08-23 |
Family
ID=12430246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1035015A Expired - Fee Related JP2937339B2 (ja) | 1989-02-16 | 1989-02-16 | 動き適応処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2937339B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04192687A (ja) * | 1990-11-24 | 1992-07-10 | Victor Co Of Japan Ltd | 動き検出装置 |
| JPH09258707A (ja) * | 1996-03-25 | 1997-10-03 | Nec Corp | 映像表示方式 |
-
1989
- 1989-02-16 JP JP1035015A patent/JP2937339B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02215291A (ja) | 1990-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3908802B2 (ja) | フィルム・モードを検出する方法 | |
| US5631706A (en) | Converter and method for converting video signals of interlace format to video signals of progressive format | |
| US4768092A (en) | Image signal conversion device | |
| JP2634632B2 (ja) | 動き検出回路 | |
| US4868650A (en) | Circuitry for expanding the effect of a video control signal in multiple dimensions | |
| JPH0636564B2 (ja) | 動き検出装置及びそれを用いるテレビジョン信号処理装置 | |
| JPH07193763A (ja) | テレビジョン受信機 | |
| JP2937339B2 (ja) | 動き適応処理装置 | |
| JP2938090B2 (ja) | 動き適応処理装置 | |
| JPH0832025B2 (ja) | 動き摘応型信号処理回路 | |
| US5070394A (en) | Image signal processing device | |
| JP4551343B2 (ja) | 映像処理装置、及び映像処理方法 | |
| JP2955984B2 (ja) | 補間装置 | |
| JP2770300B2 (ja) | 画像信号処理処置 | |
| JP3389984B2 (ja) | 順次走査変換装置及び方法 | |
| JP2775688B2 (ja) | 画像信号処理装置 | |
| JPH06339124A (ja) | 動き検出装置 | |
| JP2798562B2 (ja) | 信号補正回路 | |
| JPS6330079A (ja) | 画像信号変換装置 | |
| JP2504480B2 (ja) | 動き適応ノンインタ―レ―ス変換回路 | |
| JP2567879B2 (ja) | 画像の垂直エッジ検出回路 | |
| JPH0440795A (ja) | 動き適応型信号処理回路 | |
| JP2519526B2 (ja) | 信号処理装置 | |
| KR920008628B1 (ko) | 영상신호의 라인간 보간신호 발생방법 및 회로 | |
| JPS6330078A (ja) | 画像信号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |