JP2933822B2 - Elevator control device - Google Patents
Elevator control deviceInfo
- Publication number
- JP2933822B2 JP2933822B2 JP6078912A JP7891294A JP2933822B2 JP 2933822 B2 JP2933822 B2 JP 2933822B2 JP 6078912 A JP6078912 A JP 6078912A JP 7891294 A JP7891294 A JP 7891294A JP 2933822 B2 JP2933822 B2 JP 2933822B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- elevator
- read
- chip
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Indicating And Signalling Devices For Elevators (AREA)
- Elevator Control (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、コンピュータを用いた
エレベーターの制御装置に係り、特にシングルチップマ
イクロコンピュータを用いたエレベーター制御装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an elevator controller using a computer, and more particularly to an elevator controller using a single-chip microcomputer.
【0002】[0002]
【従来の技術】マイコン(マイクロコンピュータ)を用
い、例えばエレベーターなどの制御対象となるシステム
をディジタル的に制御する装置としては、例えば、以下
に示す従来技術がある。第一の従来技術は、制御対象と
なるシステムが大規模な場合、或いは特に高速での処理
が要求される場合に主として使用されるもので、例え
ば、『日立32ビットマイクロプロセッサH32/10
0』ユーザーズマニュアルの8頁、図1.5に開示され
ているように、制御処理を高速に実行しうる能力を有す
るマイコンとしてマルチチップマイコン(図中ではメイ
ンプロセッサと記載されている)を中心にし、オペレー
ションシステムや、応用プログラムを格納する外付けの
読出し専用メモリ(図中ではメインメモリと記載されて
いる)、さらには、その他のインターフェースチップ
を、メインプロセッサの広いバスを介して外部に接続す
る構成がとられているものである。2. Description of the Related Art For example, as a device for digitally controlling a system to be controlled, such as an elevator, using a microcomputer, there is the following conventional technology. The first prior art is mainly used when the system to be controlled is large-scale or when particularly high-speed processing is required. For example, the "Hitachi 32-bit microprocessor H32 / 10"
0] As disclosed in page 8 of the user's manual, FIG. 1.5, a multi-chip microcomputer (indicated as a main processor in the figure) is mainly used as a microcomputer capable of executing control processing at high speed. External operating system, external read-only memory for storing application programs (main memory in the figure), and other interface chips via the main processor's wide bus. The configuration is as follows.
【0003】この種のシステムの場合、マイコンの動作
速度を規定するクロックは、数10MHzにも達してい
るので、処理の高速化については、マイコン自身の高速
動作能力に頼る形でシステムを構築し、高速処理能力を
有する制御装置として用いられている。In the case of this type of system, since the clock that defines the operation speed of the microcomputer has reached several tens of MHz, the system must be constructed in such a manner that the processing speed is increased by relying on the high-speed operation capability of the microcomputer itself. Used as a control device having a high-speed processing capability.
【0004】次に、第二の従来技術は、システムが小規
模の場合、或いはコストアップを極力抑えたいシステム
の場合に主として使用されるもので、例えば、『日立シ
ングルチップマイクロコンピュータH8/350』ユー
ザーズマニュアルの5頁、図1.1に示されているよう
に、中央処理装置(図中ではCPUと記載されている)と
読出し専用メモリ(図中ではマスクROMと記載されて
いる)、それに随時読出し書き込み可能メモリ(図中では
RAMと記載されている)が同一のICチップ上に作り
込まれたシングルチップマイコンが使用されている。な
お、ICとは集積回路のことである。The second prior art is mainly used when the system is small-scale or when it is desired to minimize the cost increase. For example, the "Hitachi single chip microcomputer H8 / 350" As shown in FIG. 1.1 on page 5 of the user's manual, a central processing unit (shown as CPU in the figure), a read-only memory (shown as mask ROM in the figure), and A single-chip microcomputer in which a readable / writable memory (in the figure, referred to as a RAM) is formed on the same IC chip at any time is used. Note that an IC is an integrated circuit.
【0005】このようなシステムでは、動作に使用され
るプログラムは全てマイコン内のマスクROMに焼き付
けられ、シングルチップマイコンだけからなる簡潔で安
価な制御装置を構成するのが一般的である。In such a system, the programs used for the operation are all burned into a mask ROM in the microcomputer, and a simple and inexpensive control device consisting of only a single-chip microcomputer is generally constructed.
【0006】また、第三の従来技術としては、特開平4
−47147号公報に記載のものがあり、これは、処理
を内蔵メモリで動作させるモードと、外付けメモリで動
作させるモード、それに両方のメモリで動作させるモー
ドの3種類の動作モードを設け、これによりソフト変更
への柔軟な対応と、コストダウンとを図る技術について
提案している。A third prior art is disclosed in Japanese Unexamined Patent Publication No.
Japanese Patent Application Laid-Open No. 47147/1993 discloses three types of operation modes: a mode in which processing is performed by an internal memory; a mode in which processing is performed by an external memory; and a mode in which processing is performed by both memories. It proposes a technology to flexibly respond to software changes and reduce costs.
【0007】[0007]
【発明が解決しようとする課題】第一の従来技術では、
上記したように、制御装置の構成上、動作に必要なプロ
グラムが外付けの読出し専用メモリに格納されることに
なるので、このメモリとしては、マイコンの処理能力に
見合った高速読出しが可能な高価なものを接続しなけれ
ば制御装置の能力が十分に発揮されないことになる。つ
まり、読出し速度の遅いメモリを用いた場合には、マイ
コンはメモリから所定のデータが出てくるまでは時間待
ち動作になってしまうため、等価的に処理速度が低下し
てしまうからである。In the first prior art,
As described above, since the program necessary for the operation is stored in the external read-only memory due to the configuration of the control device, this memory is expensive and can perform high-speed reading corresponding to the processing capability of the microcomputer. Otherwise, the capability of the control device will not be fully exhibited. That is, when a memory having a low read speed is used, the microcomputer waits for a time until predetermined data comes out of the memory, and thus the processing speed is equivalently reduced.
【0008】従って、マルチチップマイコンを用いたシ
ステムでは、メモリやインターフェースに高価な高速動
作タイプのICが必要であるというコスト上の問題点
と、高速の信号を扱うことからくる耐ノイズ性の低下と
いう問題もあり、このため、エレベーターなど、コスト
競争の厳しい分野や、設置環境の厳しい用途では、この
方式を適用できないという問題があった。Therefore, in a system using a multi-chip microcomputer, a cost problem that an expensive high-speed operation type IC is required for a memory and an interface, and a reduction in noise resistance due to handling of high-speed signals. For this reason, there is a problem that this method cannot be applied to a field where cost competition is severe, such as an elevator, or an application where the installation environment is severe.
【0009】他方、前記第二の従来技術では、上記した
ように、プログラムはマイコン内のマスクROMに焼き
付けられ、マイコン以外の外付けメモリなどは設けない
で、簡潔な構成とするのが一般的である。このため、例
えば、エレベーターの制御などに、この第二の従来技術
を適用しようとした場合には、エレベーターでは、その
定格走行速度、定格積載荷重、停止階床数などの仕様が
多岐多様にわたるため、これらの仕様の組合せ数が膨大
になっているので、それぞれの組合せ毎にマスクROM
を作成して、専用シングルチップマイコンを多種類用意
する必要がある。On the other hand, in the second prior art, as described above, a program is generally burned into a mask ROM in a microcomputer, and an external memory other than the microcomputer is not provided. It is. For this reason, for example, when trying to apply this second conventional technology to elevator control, etc., in the elevator, the specifications such as the rated traveling speed, the rated loading load, the number of floors stopped, etc. are diverse. Since the number of combinations of these specifications is enormous, a mask ROM is required for each combination.
It is necessary to prepare various types of dedicated single-chip microcomputers.
【0010】しかし、シングルチップマイコンの専用化
には、処理手順のマスクROM化のマスクチャージに代
表される多額のコストが見込まれる反面、それに見合っ
た需要が、一般的には必ずしも期待できないので、エレ
ベーターなどの応用先にとっては、この第二の従来技術
も理想的なシステム構成とは言えない。[0010] However, a large cost typified by a mask charge of a mask ROM in a processing procedure is expected to be dedicated to a single-chip microcomputer, but demand corresponding to the cost cannot generally be expected. For applications such as elevators, the second prior art is not an ideal system configuration.
【0011】また、この種のマイコンの場合、マイコン
の動作速度を規定するクロックは10MHz程度で、マ
ルチチップマイコンと比較してかなり遅く、従って、高
速処理を期待するのは無理であり、この点からも適用範
囲が限られてしまうという問題点もあった。In the case of this type of microcomputer, the clock that defines the operating speed of the microcomputer is about 10 MHz, which is considerably slower than that of a multichip microcomputer, and it is impossible to expect high-speed processing. Therefore, there is also a problem that the applicable range is limited.
【0012】さらに、第三の従来技術では、内蔵メモ
リ、外付けメモリ、両者の併用の3種のモードによる動
作切換えが開示されているが、各メモリ自体に設定され
るべき処理能力や、各メモリに格納されるべきプログラ
ムのタスクレベルなどには言及がなく、必ずしもシング
ルチップマイコンへの応用について具体的な構成が明確
にはされていない。Further, in the third prior art, operation switching in three modes, ie, a built-in memory, an external memory, and a combination of the two, is disclosed. There is no mention of the task level of a program to be stored in the memory, and the specific configuration for application to a single-chip microcomputer is not always clear.
【0013】本発明の目的は、前記従来技術の問題点を
解決し、少量多品種の応用分野に適用して、高速処理
と、安価なシステム構成の実現が可能なマイコンを用い
たエレベーターの制御装置を提供することにある。An object of the present invention is to solve the above-mentioned problems of the prior art and to apply the method to an application field of a small quantity and a wide variety of products to control an elevator using a microcomputer capable of realizing a high-speed processing and an inexpensive system configuration. It is to provide a device.
【0014】[0014]
【課題を解決するための手段】前記目的は、中央処理装
置とメモリとが同一ICチップ上に作り込まれたシング
ルチップマイコンと、このマイコンに対してチップ外で
接続された読出し専用メモリとを用い、中央処理装置
は、同一ICチップ内のメモリと、外付けのメモリにそ
れぞれ分割格納された処理手順に従って処理を行ない、
制御対象となるエレベーターを制御するようにして達成
される。The object of the present invention is to provide a single-chip microcomputer in which a central processing unit and a memory are built on the same IC chip, and a read-only memory connected to the microcomputer outside the chip. The central processing unit performs processing according to processing procedures separately stored in a memory in the same IC chip and an external memory,
This is achieved by controlling the elevator to be controlled.
【0015】[0015]
【作用】中央処理装置は、シングルチップマイコンに内
蔵されたメモリと、外付けされたメモリに分割格納され
た処理手順に従って処理を実行するので、処理手順の起
動頻度や処理所要時間に応じて、読出速度の早い内蔵メ
モリと、読出速度があまり早くない外付けのメモリの使
い分けが可能になり、従って、総合処理時間の短縮を安
価なシステム構成で実現することができる。The central processing unit executes the processing in accordance with the processing procedure divided and stored in the memory built in the single-chip microcomputer and the external memory. It is possible to selectively use an internal memory having a high reading speed and an external memory having a not so high reading speed, so that the total processing time can be reduced with an inexpensive system configuration.
【0016】[0016]
【実施例】以下、本発明によるエレベーター制御装置に
ついて、図示の実施例により詳細に説明する。図1は、
本発明の一実施例で、平常時、エレベーターシステムの
駆動電力源となる3相交流電源1から供給された交流電
力は、ダイオードブリッジからなる整流器(順変換部)2
で直流電力に変換され、その出力はコンデンサ3により
平滑化されてインバータ(逆変換部)4に供給される。そ
して、このインバータ4により可変電圧・可変周波数の
3相交流電源に変換された電力が、電流検出器5を介し
て誘導電動機6に供給され、このとき、電流検出器5に
より、誘導電動機6に流れる電流が検出される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an elevator control apparatus according to the present invention will be described in detail with reference to the illustrated embodiments. FIG.
In one embodiment of the present invention, an AC power supplied from a three-phase AC power supply 1 serving as a drive power source for an elevator system is normally supplied to a rectifier (forward conversion unit) 2 composed of a diode bridge.
Is converted to DC power, the output of which is smoothed by a capacitor 3 and supplied to an inverter (inverting unit) 4. Then, the electric power converted into a three-phase AC power supply having a variable voltage and a variable frequency by the inverter 4 is supplied to the induction motor 6 via the current detector 5. At this time, the electric current is supplied to the induction motor 6 by the current detector 5. The flowing current is detected.
【0017】誘導電動機6の回転軸には綱車(シーブ)7
が取付けてあり、これにより、誘導電動機6の回転に応
じて乗りかご8と釣合いおもり9が上下に走行移動し、
乗りかご8による階床間でのサービスが得られることに
なる。誘導電動機6の回転軸にはパルス発生器10が取
り付けられており、これにより、誘導電動機6の回転数
に応じた数のパルス信号が取り出され、乗りかご8の位
置が制御されるようになっている。A sheave 7 is provided on the rotating shaft of the induction motor 6.
Is mounted, whereby the car 8 and the counterweight 9 travel up and down according to the rotation of the induction motor 6,
The service between the floors by the car 8 can be obtained. A pulse generator 10 is attached to the rotating shaft of the induction motor 6, whereby pulse signals of a number corresponding to the number of rotations of the induction motor 6 are taken out, and the position of the car 8 is controlled. ing.
【0018】11はエレベーター制御装置で、このエレ
ベーター制御装置11は、シングルチップマイコン12
と、読出し専用メモリ(ROM)13とを備えている。そ
して、この読出し専用メモリ13は、例えば、8ビッ
ト、又は16ビット程度の比較的狭い外部バス14を介
してマイコン12に接続され、外付けの読出し専用メモ
リを形成している。Reference numeral 11 denotes an elevator control device, which is a single-chip microcomputer 12
And a read-only memory (ROM) 13. The read-only memory 13 is connected to the microcomputer 12 via a relatively narrow external bus 14 of about 8 bits or 16 bits, for example, to form an external read-only memory.
【0019】そして、このエレベーター制御装置11
は、電流検出器5で検出された電流信号aと、パルス発
生器10で検出されたパルス信号pを取り込み、所定の
演算処理の結果としてインバータの制御信号sを作成
し、これをインバータ4のスイッチ素子にオン/オフ信
号として供給することにより、インバータ4をPWM制
御し、これにより、誘導電動機3の回転制御、つまり乗
りかご8の走行制御が得られることになる。The elevator control device 11
Takes the current signal a detected by the current detector 5 and the pulse signal p detected by the pulse generator 10 and creates a control signal s for the inverter as a result of a predetermined arithmetic processing. By supplying the ON / OFF signal to the switch element, the inverter 4 is PWM-controlled, whereby the rotation control of the induction motor 3, that is, the traveling control of the car 8 can be obtained.
【0020】ここで、エレベーター制御装置11に含ま
れている読出し専用メモリ13は、後述するように、こ
のエレベーターシステムの起動時(例えば電源が投入さ
れた時のような状態)、それが完全な動作状態(利用者の
呼びに応じてエレベーターをサービスできる状態)に入
る前の立ち上げ処理においてだけ、情報の転送動作をす
るようになっているため、通常のエレベーターの制御の
ための実時間処理とは異なり、マイコン12に内蔵して
いるメモリよりもかなりアクセスタイムの遅いEPRO
MやEEPROMなどで十分に間に合い、この結果、安
価なシステム構築が可能になるのである。As will be described later, the read only memory 13 included in the elevator control device 11 is completely stored when the elevator system is started (for example, when power is turned on). Real-time processing for normal elevator control, since information transfer is performed only during startup processing before entering the operating state (a state in which the elevator can be serviced in response to a user call) Unlike the EPRO, the access time is considerably slower than the memory built in the microcomputer 12.
An M or an EEPROM is sufficient in time, and as a result, an inexpensive system can be constructed.
【0021】この読出し専用メモリ13には、代表例と
して、各エレベーターの機種や仕様に相当するスペック
データなどがテーブルとして格納される。すなわち、図
2に示すように、例えばアドレスの1番地にはエレベー
ターの定格速度、アドレスの2番地にはエレベーターの
積載荷重、アドレスの3番地にはエレベーターの停止階
数、アドレスの4番地には異常増速をチェックするため
の基準となる速度データ、アドレスのn番地には車イス
呼び対応の特別仕様の有無、というように、納入される
エレベーターごとに異なる様々な固有のデータが格納さ
れ、この外、これらのスペックに強く拘束されるプログ
ラムについても、ここに格納されるようになっている。The read-only memory 13 stores, as a representative example, a table of specification data corresponding to the model and specifications of each elevator. That is, as shown in FIG. 2, for example, the rated speed of the elevator is at address 1, the load capacity of the elevator is at address 2, the number of floors at which the elevator is stopped at address 3, and the abnormality is at address 4. Various unique data that is different for each elevator to be delivered, such as speed data serving as a reference for checking the speed increase, and the presence or absence of a special specification for wheelchair calls at address n, is stored. In addition, programs that are strongly restricted by these specifications are also stored here.
【0022】次に、シングルチップマイコン12内に
は、エレベーターを動かすのに必要な処理手順を実行す
る中央処理装置(CPU)15のほか、この中央処理装置
15の動作タイミングを規定するクロックジェネレータ
16と、中央処理装置15が実行すべき処理手順のう
ち、機種にかかわらず共通的な処理を実行するのに必要
なプログラム及び特に高速処理が要求されるプログラム
などが記憶してある読出し専用メモリ17と、外付けさ
れた読出し専用メモリ13に格納されているスペックデ
ータなどを中央処理装置15の起動時などに読出し格納
する際の格納先となる随時読出し書き込み可能なメモリ
(RAM)18、電流値などのアナログ値をディジタル値
に変換するアナログ−ディジタル変換器19、パルス発
生器10の出力であるパルス信号pのパルス数を計数し
て、速度指令作成に必要な乗りかご位置を算出したり、
パルス間隔や幅を計数して速度帰還制御に必要な電動機
の回転速度を算出したり、インバータにパルス幅変調さ
れたオン/オフ信号を出力するPWM制御処理に必要な
計数を行うカウンタ20などが、高精度の幅広データを
少ないアクセス回数で高速処理できるように、例えば3
2ビットのような広い内部バス21で結合されて設けて
あり、これらにより1個のシングルチップマイコン12
が構成されている。Next, in the single-chip microcomputer 12, in addition to a central processing unit (CPU) 15 for executing a processing procedure necessary for operating the elevator, a clock generator 16 for defining the operation timing of the central processing unit 15 And a read-only memory 17 storing a program necessary for executing common processing irrespective of the model among processing procedures to be executed by the central processing unit 15, and particularly a program requiring high-speed processing. A read / write memory as a storage destination when reading and storing the specification data and the like stored in the external read-only memory 13 when the central processing unit 15 is started, etc.
(RAM) 18, an analog-to-digital converter 19 for converting an analog value such as a current value into a digital value, and counting the number of pulses of a pulse signal p output from the pulse generator 10 to determine the number of pulses required to generate a speed command. Calculate car position,
A counter 20 that counts pulse intervals and widths to calculate the rotation speed of the motor necessary for speed feedback control, and outputs a pulse width-modulated on / off signal to an inverter, and performs a count necessary for PWM control processing. In order to process high-precision wide data with a small number of accesses at high speed, for example,
The single-chip microcomputer 12 is connected by a wide internal bus 21 such as two bits.
Is configured.
【0023】次に、シングルチップマイコン12内の読
出し専用メモリ(以下、第一のROMと記す)17に書き
込まれている処理手順と、外付けされた読出し専用メモ
リ(以下、第二のROM)13に格納されているスペック
データと、随時読出し書き込み可能メモリ(以下、RA
Mと記す)18との間の関係を図3、図4、図5を用い
て具体的に説明する。Next, the processing procedure written in a read-only memory (hereinafter referred to as a first ROM) 17 in the single-chip microcomputer 12 and an external read-only memory (hereinafter referred to as a second ROM) 13 and a readable / writable memory (hereinafter referred to as RA) as needed.
The relationship between this and M will be specifically described with reference to FIGS. 3, 4, and 5. FIG.
【0024】まず、エレベーター制御装置11の動作電
源がオンすると、シングルチップマイコン12はリセッ
ト状態から立上り、電源確立時に、最初に参照するべき
アドレスにプログラムカウンタがセットされ、そのアド
レス上ないしはそのアドレスで示されるアドレスに記憶
されている初期設定プログラムP10が動作を開始す
る。First, when the operating power supply of the elevator controller 11 is turned on, the single-chip microcomputer 12 rises from a reset state, and when the power supply is established, a program counter is set to an address to be referred first, and the address is set on that address or at that address. The initialization program P10 stored at the indicated address starts operation.
【0025】なお、この初期設定プログラムP10は、
マイコン起動時にだけ動作するだけで、エレベーターシ
ステム全体は、まだ動作を開始していないので、特に高
速動作などが要求されることはなく、第一のROM17
上と、第二のROM13上の何れに格納されていても問
題ない。The initial setting program P10 is
The elevator system operates only when the microcomputer is started, and the entire elevator system has not yet begun to operate. Therefore, high-speed operation is not required.
There is no problem if the data is stored in either the upper part or the second ROM 13.
【0026】この初期設定プログラムP10は、図3に
示すように、まず処理P101でマイコン自身のハード
ウエアの初期設定、例えば、内蔵しているRAM18の
全領域にゼロ値を設定して電源立ち上げに伴うRAM1
8の内容の不確かさの除去作業を行ったり、カウンタ2
0の各ピンを入力側として使用するのか出力側として使
用するのか等のインターフェースの初期設定などを行な
うものである。As shown in FIG. 3, the initialization program P10 first initializes the hardware of the microcomputer itself in a process P101, for example, sets a zero value to the entire area of the built-in RAM 18 and turns on the power. RAM1 accompanying
8 to remove the uncertainty of the contents
The initial setting of the interface such as whether each pin of 0 is used as an input side or an output side is performed.
【0027】次に、処理P102で第二のROM13に
格納されているスペックデータや、このスペックデータ
に強く結び付いたアプリケーションプログラムなどをR
AM18に転送する処理を行う。この転送処理は、中央
処理装置15がデータを一つづつ転送しても良いし、中
央処理装置15は介在せず、DMA(ダイレクトメモリ
アクセス)転送で処理しても良い。何れにしても、エレ
ベーターシステムは、この時点ではまだ通常の速度制御
などの処理を行っていないので、この第二ROMアクセ
スによる転送処理に多少時間が掛っても問題はない。Next, in process P102, the specification data stored in the second ROM 13 and the application program strongly associated with the specification data are stored in the R.
A process for transferring to the AM 18 is performed. In this transfer processing, the central processing unit 15 may transfer data one by one, or the processing may be performed by DMA (direct memory access) transfer without the central processing unit 15 interposed. In any case, since the elevator system has not yet performed the processing such as the normal speed control at this time, there is no problem even if the transfer processing by the second ROM access takes some time.
【0028】この転送処理が終了したら、この初期設定
プログラムP10の主要な処理が終わり、処理P103
で、ここには記載されてないオペレーションシステム内
の割込み待ち部分に、プログラムカウンタは戻る。When the transfer processing is completed, the main processing of the initialization program P10 is completed, and the processing P103
Then, the program counter returns to the interrupt waiting portion in the operation system not described here.
【0029】図4は、RAM18に転送された結果の一
例としてのスペックデータを示したもので、ここでは、
外付けされた第二のROM13のアドレスの1番地から
始まっている一連のスペックデータと、それに続くアプ
リケーションプログラムが、転送先であるRAM18の
アドレス1001H番地以降に転送された例を示してい
る。FIG. 4 shows spec data as an example of the result transferred to the RAM 18. In this case,
An example is shown in which a series of specification data starting from the address 1 of the externally attached second ROM 13 and the application program following it are transferred to the transfer destination RAM 18 starting from the address 1001H.
【0030】通常、初期設定プログラムP10が動作を
完了し、割込み待ち状態となったこの状態以降に、第一
のROM17に格納されている各種実時間制御用応用プ
ログラム、例えば、エレベーターの速度指令発生プログ
ラム、乗りかご位置検出プログラム、停止階決定プログ
ラム、速度制御プログラム、インバータ内スイッチ素子
制御用PWM信号作成プログラム、異常速度検出プログ
ラムなどが所定時間ごとに、つまり、タイマ割込みに呼
応して起動するようになっている。Normally, after the initial setting program P10 completes its operation and enters an interrupt waiting state, after this state, various real-time control application programs stored in the first ROM 17, for example, generation of an elevator speed command. A program, a car position detection program, a stop floor determination program, a speed control program, a PWM signal generation program for controlling a switch element in an inverter, an abnormal speed detection program, etc. are started at predetermined time intervals, that is, in response to a timer interrupt. It has become.
【0031】図5は、これらのプログラムのうちの一例
として、異常速度検出プログラムP20の処理手順を示
し、そのプログラムの中でアクセスするメモリの違いに
より生じる効果について説明する。FIG. 5 shows a processing procedure of the abnormal speed detection program P20 as an example of these programs, and an effect caused by a difference in a memory accessed in the program will be described.
【0032】いま、例えば、図示していないオペレーシ
ョンシステムプログラム内の10ミリ秒タスクに、この
異常速度検出プログラムP20が登録され、10ミリ秒
毎に発生するタイマ割込みにより、この異常速度検出プ
ログラムP20が起動されたとすると、まず処理P20
1で、カウンタ20を参照する。具体的には、パルス発
生器10から発生されるパルスの幅を計数することによ
り、エレベーターの実走行速度Vを算出するのである。Now, for example, the abnormal speed detection program P20 is registered in a 10 millisecond task in an operation system program (not shown), and the abnormal speed detection program P20 is generated by a timer interrupt generated every 10 milliseconds. If it is started, first, a process P20
At 1, the counter 20 is referred to. Specifically, the actual traveling speed V of the elevator is calculated by counting the width of the pulse generated from the pulse generator 10.
【0033】次に、処理P202で、このエレベーター
の定格速度Vmax を検索するが、このときアクセスする
アドレスは、第二のROM13の1番地ではなく、RA
M18の1001H番地である。Next, in process P202, the rated speed Vmax of this elevator is searched. The address accessed at this time is not address 1 of the second ROM 13, but RA address.
It is address 1001H of M18.
【0034】さらに、処理P203で、実走行速度Vが
(定格速度Vmax+所定値ΔV)を超えるような異常速度
でないか否かをチェックする。ここでも、定格速度Vma
x と所定値ΔVのアクセス先は、第二のROM13では
なく、シングルチップマイコン12内にあるRAM18
である。Further, in process P203, the actual traveling speed V
It is checked whether the speed is not an abnormal speed exceeding (rated speed Vmax + predetermined value ΔV). Again, the rated speed Vma
The access destination of x and the predetermined value ΔV is not the second ROM 13 but the RAM 18 in the single-chip microcomputer 12.
It is.
【0035】そして、チェック結果がYESならば、処
理P204で警告発生と非常停止処理を行って、処理P
205で割込み待ち先に戻り、NOであれば、何も処理
を行わず割込み待ち先に戻る。If the check result is YES, a warning is issued and an emergency stop process is performed in process P204.
At 205, the process returns to the interrupt wait destination. If NO, no processing is performed and the process returns to the interrupt wait destination.
【0036】ここで、異常速度検出プログラムP20で
はエレベーターの種類によって定格速度Vmax やチェッ
クデータΔVなどのデータは、このエレベーターシステ
ムの仕様に見合った値を使わなければならない。Here, in the abnormal speed detection program P20, the data such as the rated speed Vmax and the check data ΔV must use a value corresponding to the specification of the elevator system depending on the type of the elevator.
【0037】ここで、上記したように、プログラムの中
でこれらの値を固定の定数として、各エレベーターの機
種に合わせてマイコン内の第一のROM17にデータを
用意(マイコン内の第一のROM17を各エレベーター
の機種に合わせてマスクROM化するということ)した
のでは、各エレベーターの機種分だけ専用のシングルチ
ップマイコンが必要であり、このマスクパターンを作成
するために必要となる費用(一種類当り、例えば約50
万円)を考慮すると、エレベーターなど少量多品種の用
途では、このような手法を採用することは投資の点で困
難である。Here, as described above, these values are set as fixed constants in the program, and data is prepared in the first ROM 17 in the microcomputer according to the model of each elevator (the first ROM 17 in the microcomputer). Using a mask ROM according to each elevator model) requires a dedicated single-chip microcomputer for each elevator model, and the cost (one type) required to create this mask pattern Hit, for example, about 50
Considering the cost of 10,000 yen, it is difficult to adopt such a method in terms of investment in small-lot, multi-product applications such as elevators.
【0038】しかしながら、この実施例では、定数は固
定のアドレス、例えば、1001H番地や1004H番
地をアクセスするようように、第一のROM17として
マスクROMを一種類用意しておく一方で、アドレスの
1番地や4番地(外付けされたEPROMやEEPRO
Mなどの第二のROM13上に該当アドレスがある)に
エレベーターの機種ごとに対応するデータを書き込んで
おき、起動時の転送処理によってRAM18内の100
1H番地や1004H番地に定数を転送・確立し、プロ
グラムP20で、このアドレスをアクセスするように構
成してあり、この結果、この実施例によれば、機種に関
係無く、マスクROMは一種類のみ作成すれば良く、マ
スクROM作成に伴う費用負担は大幅に軽減できる効果
がある。In this embodiment, however, one kind of mask ROM is prepared as the first ROM 17 so that the constant accesses a fixed address, for example, the address 1001H or 1004H, while the constant 1 is used. Address or address 4 (external EPROM or EEPROM
The corresponding data for each model of the elevator is written in the second ROM 13 such as M, etc.).
A constant is transferred and established at addresses 1H and 1004H, and this address is accessed by the program P20. As a result, according to this embodiment, only one type of mask ROM is available regardless of the model. The cost burden associated with mask ROM creation can be greatly reduced.
【0039】さらに、この実施例では、メモリ参照に要
する時間が短縮され、この結果、間接的には演算などの
処理を高速に実行できるという効果が得られる。ここで
ポイントとなるのは、アクセスするデータが格納されて
いるメモリのアクセスタイムと、読みだすデータのバス
幅である。Further, in this embodiment, the time required for referring to the memory is shortened, and as a result, an effect is obtained that the processing such as calculation can be indirectly executed at high speed. The points here are the access time of the memory storing the data to be accessed and the bus width of the data to be read.
【0040】この実施例では、処理P202とP203
で、定格速度Vmax や所定値ΔVなどエレベーターの種
類によって変化しうるスペックデータを、外部にある第
二のROM13に格納しておき、そこから内部のRAM
18に転送し、このRAM18上でデータを高頻度でア
クセスするようにしている。In this embodiment, processes P202 and P203
Then, the specification data which can be changed according to the type of the elevator, such as the rated speed Vmax and the predetermined value ΔV, is stored in the second external ROM 13 and the internal RAM is read therefrom.
The data is transferred to the RAM 18 at a high frequency.
【0041】ここで、外部の第二のROM13となるE
PROMやEEPROMは、特に高速で高価なデバイス
を使用する場合を除き、200から300ナノ秒程度の
アクセスタイムを要するのに対して、内蔵のRAM18
ではアクセスタイムが50ナノ秒以下であり、従って、
中央処理装置15が、例えばクロック:20MHz程度
の高速処理動作をしても、RAM18のアクセスタイム
が短いことから、メモリアクセスにより中央処理装置を
待たせることなく(ノンウエイト動作が可能というこ
と)、高速処理動作が可能になる。Here, E which is the external second ROM 13
PROMs and EEPROMs require an access time of about 200 to 300 nanoseconds unless a particularly high-speed and expensive device is used.
Has an access time of less than 50 nanoseconds,
Even if the central processing unit 15 performs a high-speed processing operation of, for example, a clock of about 20 MHz, the access time of the RAM 18 is short, so that the central processing unit does not have to wait by memory access (that is, a non-wait operation is possible). High-speed processing becomes possible.
【0042】さらに、シングルチップマイコンは、イン
ターフェース用のポート(外部に出ているピン本数)をで
きるだけ多く確保したい反面、パッケージサイズやコス
トの関係で、ピン全体の本数を極力減らす必要があるた
め、多くの場合、インターフェース用のピン数は減らさ
ず、外部バス用のピン本数を減らし、この結果、バス幅
が狭くなってしまう(ビット数を減らすということ)傾向
がある。Further, in the single-chip microcomputer, it is necessary to secure as many ports for the interface (number of external pins as possible), but on the other hand, it is necessary to reduce the total number of pins as much as possible due to the package size and cost. In many cases, the number of pins for the interface is not reduced, but the number of pins for the external bus is reduced. As a result, the bus width tends to be narrowed (reducing the number of bits).
【0043】このため、高精度のデータ(ビット数の多
いデータ)を、外付けメモリから外部バス経由でアクセ
スするためには、マイコン内の中央処理装置と外部メモ
リとの間で、一つのデータを数回に分けて分割読み取り
をしなければならず、この結果、上記実施例のようにマ
イコン内部のRAMを32ビットバス幅で一度に読みだ
す場合よりも多くの読出し回数(時間)を要する。Therefore, in order to access high-precision data (data having a large number of bits) from an external memory via an external bus, one data is transferred between the central processing unit in the microcomputer and the external memory. Must be divided and read in several times. As a result, a larger number of times of reading (time) is required than when reading the RAM inside the microcomputer at a time with a 32-bit bus width as in the above embodiment. .
【0044】このアクセスタイムとバス幅の違いによ
り、中央処理装置が外部ROMを直接アクセスするの
と、データ転送後の内部RAMをアクセスするのとで
は、5〜10倍の処理速度差が生じるといえる。Due to the difference between the access time and the bus width, it can be said that a processing speed difference of 5 to 10 times occurs between the case where the central processing unit directly accesses the external ROM and the case where the central processing unit accesses the internal RAM after data transfer. .
【0045】上記実施例では、これら動作の違いを説明
するのに、プログラムとしては極く簡単な例を取り上げ
たので、上記したように、処理に要する実時間差とし
て、従来技術とは数マイクロ秒程度の差しか生じていな
いが、実際のシステムを動作させるためのプログラムで
は膨大なメモリアクセス回数が存在しているので、この
5〜10倍の処理速度の差により、大きな実時間差が現
れる。In the above embodiment, a very simple example was taken as a program to explain the difference between these operations. Therefore, as described above, the actual time difference required for processing is several microseconds compared to the prior art. Although there is only a slight difference, since a program for operating an actual system has an enormous number of memory accesses, a difference in processing speed of 5 to 10 times causes a large real time difference.
【0046】この結果、例えば、制御対象を、上記した
インバータ制御のエレベーターと仮定したとき、従来方
式では、タスクレベルが数百マイクロ秒のPWM制御プ
ログラムを動作させる専用のシングルチップマイコン
と、タスクレベルが数ミリ秒〜40ミリ秒のかご位置検
出プログラム、停止階決定プログラム、速度指令発生プ
ログラム、速度制御プログラム、異常速度検出プログラ
ム等のプログラムを実行するマルチチップマイコンとの
複数構成でなければ達成できなかった性能を、本発明の
実施例によれば、1個の安価なシングルチップマイコン
により達成できることになる。As a result, for example, assuming that the control target is the above-described inverter-controlled elevator, in the conventional method, the task level is a single-chip microcomputer dedicated to operating a PWM control program having a task level of several hundred microseconds, Can be achieved if it is not a multiple configuration with a multi-chip microcomputer that executes programs such as a car position detection program, a stop floor determination program, a speed command generation program, a speed control program, an abnormal speed detection program of several milliseconds to 40 milliseconds According to the embodiment of the present invention, the performance that was not provided can be achieved by one inexpensive single-chip microcomputer.
【0047】なお、図1の実施例では、外部バス14と
内部バス21が直結されているように示してあるが、実
際には、これらの間にはバス幅変換用のインターフェー
ス回路が必要である。しかし、ここでの実施例の動作に
は直接関連していないので、省略した。In the embodiment shown in FIG. 1, the external bus 14 and the internal bus 21 are shown to be directly connected to each other. However, an interface circuit for bus width conversion is actually required between them. is there. However, since it is not directly related to the operation of the embodiment, it is omitted.
【0048】さらに、制御装置の信頼性の点でも、この
実施例は優れた効果を発揮する。すなわち、この実施例
では、中央処理装置15は、第一のROM17とRAM
18をアクセスすることにより実時間で処理を実行する
のであるが、このとき、これらのROM17、RAM1
8は、中央処理装置15と同一チップ内の極めて近い位
置にあることから、チップ外のプリント板上に外付けさ
れ、中央処理装置15から離れた位置にある第二のRO
M13を高頻度・高速でアクセスして実時間処理する場
合に比して、より高い耐ノイズ性が得られ、従って、多
くのノイズを発生する可能性のあるインバータやコンバ
ータなどの電力変換器の近くに設置され、エレベーター
の制御盤の中にコンパクトに纏められた場合でも、誤動
作のおそれが無く、この結果、高い信頼性が容易に保持
できるのである。Further, this embodiment exhibits an excellent effect also in terms of the reliability of the control device. That is, in this embodiment, the central processing unit 15 includes the first ROM 17 and the RAM
The processing is executed in real time by accessing the ROM 18 and the ROM 17 and the RAM 1.
8 is located very close to the same chip as the central processing unit 15, so that the second RO which is externally mounted on a printed board outside the chip and remote from the central processing unit 15
As compared with the case where M13 is accessed with high frequency and high speed and real-time processing is performed, higher noise immunity can be obtained. Therefore, power converters such as inverters and converters that may generate much noise can be obtained. Even if it is installed nearby and compactly integrated in the control panel of the elevator, there is no possibility of malfunction, and as a result, high reliability can be easily maintained.
【0049】勿論、この実施例でも、起動時には、外付
けされた第二のROM13内の内容を転送アクセスする
モードが存在するが、このときは、システムを立ち上げ
ている最中で、まだインバータやコンバータなどの電力
変換器は通電を開始しておらず、従って、このときに
は、ノイズ発生自体がほとんど無く、且つアクセスタイ
ムの遅いEPROMやEEPROMに対するアクセスの
ため、波形のくずれに対するマージンが大きく、ノイズ
の影響を本質的に受けにくい状態にあるため、ノイズに
よる信頼性低下のおそれは、全く無いといってよい。Of course, also in this embodiment, at the time of startup, there is a mode in which the contents of the external second ROM 13 are transferred and accessed. In this case, while the system is being started, the inverter is still in operation. Power converters such as power converters and converters have not begun energizing. Therefore, at this time, since there is almost no noise itself and access to an EPROM or EEPROM with a slow access time, there is a large margin for waveform distortion and noise. It is said that there is no possibility that the reliability may be degraded due to noise at all, since the state is essentially not easily affected by the noise.
【0050】さらに、この結果、この実施例では、外付
けされた第二のROM13とシングルチップマイコン1
2とのプリント板上でのICの配置上の制約も少ないと
いう効果もある。Further, as a result, in this embodiment, the external ROM 13 and the single-chip microcomputer 1
In addition, there is also an effect that there is little restriction on the arrangement of ICs on a printed board.
【0051】このように、上記の実施例では、シングル
チップマイコンに内蔵されたROM内には、制御対象で
あるシステムの種類にリンクしない共通部を格納し、外
部ROMにスペックデータやスペックに強くリンクした
アプリケーションプログラムを格納しておき、この外部
ROM内の情報をシングルチップマイコンに内蔵された
RAMに転送し、その後マイコン内のROMとRAMを
使ってすべてのアプリケーションプログラムを動作させ
るようにして制御装置を構築したので、マイコン内の内
蔵マスクROMの種類は一種類で済み、少量多品種の用
途に対して原価低減効果と内部メモリアクセスによる高
速処理の実現を同時に得られる効果がある。As described above, in the above-described embodiment, the ROM incorporated in the single-chip microcomputer stores the common part that is not linked to the type of the system to be controlled, and the external ROM has strong specifications data and specifications. Store the linked application program, transfer the information in the external ROM to the RAM built into the single-chip microcomputer, and then control all the application programs using the ROM and RAM in the microcomputer. Since the device is constructed, only one kind of built-in mask ROM in the microcomputer is needed, and there is an effect that cost reduction effect and realization of high-speed processing by internal memory access can be simultaneously obtained for a small number of kinds of applications.
【0052】次に、本発明の他の実施例について説明す
る。まず、図6の実施例は、図示の通り、シングルチッ
プマイコン12内のメモリとしては、RAM(随時読み
だし書き込み可能メモリ)18だけにし、このRAM1
8を備えたシングルチップマイコン12と、マイコンの
チップ外に接続された第二のROM(読みだし専用メモ
リ)13とによりエレベーター制御装置11を構成した
ものであり、このROM13に、ダイオードブリッジ2
からパルス発生器10までで構成されているエレベータ
ーシステムを制御するのに必要な処理手順を格納してお
くようにしたものである。Next, another embodiment of the present invention will be described. First, in the embodiment shown in FIG. 6, as shown in the figure, the only memory in the single-chip microcomputer 12 is a RAM (memory readable and writable at any time) 18,
And a second ROM (read-only memory) 13 connected outside the chip of the microcomputer to constitute an elevator control device 11. The ROM 13 includes a diode bridge 2
The processing procedure necessary for controlling the elevator system composed of from the pulse generator 10 to the pulse generator 10 is stored.
【0053】次に、この図6の実施例の具体的な動作に
ついて説明する。まず、エレベーター制御装置11への
電源供給がオンすると、シングルチップマイコン12は
リセット状態から立上り、電源確立時に始めに参照する
べきアドレスにプログラムカウンタがセットされ、その
アドレス上ないしはそのアドレスで示されるアドレスに
記憶されている初期設定プログラムP10(図3)が動作
を開始する。Next, a specific operation of the embodiment of FIG. 6 will be described. First, when power supply to the elevator control device 11 is turned on, the single-chip microcomputer 12 rises from a reset state, a program counter is set to an address to be referred to first when power is established, and an address indicated on the address or indicated by the address is set. The operation starts with the initialization program P10 (FIG. 3) stored in the.
【0054】この初期設定プログラムP10は、外付け
された第二のROM13上に格納されており、まず、処
理P101、でマイコン自身のハードウエアの初期設
定、例えば、内蔵しているRAM18の全領域にゼロ値
を設定して電源立ち上げに伴うRAM18の内容の不確
かさの除去作業を行ったり、カウンタ20の各ピンを入
力側として使用するのか出力側として使用するのか等の
インターフェースの初期設定を行う。The initial setting program P10 is stored in the external second ROM 13. First, in a process P101, initial setting of the hardware of the microcomputer itself, for example, the entire area of the built-in RAM 18 is executed. To set the initial value of the interface such as whether to remove the uncertainty of the contents of the RAM 18 when the power is turned on or to use each pin of the counter 20 as an input side or an output side. Do.
【0055】次に、処理P102で、外付けされた第二
のROM13に格納されているスペックデータを含めた
アプリケーションプログラムなどを内蔵のRAM18に
転送する処理を行う。このアプリケーションプログラム
には、エレベーターの速度指令発生プログラム、かご位
置検出プログラム、停止階決定プログラム、速度制御プ
ログラム、インバータ内スイッチ素子制御用PWM信号
作成プログラム、異常速度検出プログラムなどが含まれ
ている。Next, in a process P102, a process of transferring an application program and the like including the specification data stored in the external second ROM 13 to the built-in RAM 18 is performed. The application programs include an elevator speed command generation program, a car position detection program, a stop floor determination program, a speed control program, a PWM signal generation program for controlling a switch element in an inverter, an abnormal speed detection program, and the like.
【0056】そして、この転送処理は、中央処理装置1
5がデータを一つづつ転送しても良いし、中央処理装置
15は不介在で、DMA(ダイレクトメモリアクセス)転
送で行っても良い。この転送処理の終了により、この初
期設定プログラムP10の主要な処理が終わり、処理P
103で、プログラムカウンタは図示してないオペレー
ションシステム内の割込み待ち部分に戻る。なお、この
オペレーションシステムも、転送済みのアプリケーショ
ンプログラムの一部分に含まれているので、割込み待ち
でプログラムが待機するアドレスもマイコン内のRAM
18内の或る所定の領域に格納されていることになる。The transfer processing is performed by the central processing unit 1
5 may transfer data one by one, or the central processing unit 15 may perform DMA (direct memory access) transfer without intervention. By the end of the transfer processing, the main processing of the initialization program P10 ends, and the processing P
At 103, the program counter returns to the interrupt waiting portion in the operating system, not shown. Since this operating system is also included in a part of the transferred application program, the address at which the program waits for an interrupt is also stored in the RAM in the microcomputer.
18 is stored in a certain predetermined area.
【0057】ここで、マイコン内のRAM18として割
当てられているエリアは、一般的に10kB程度が普通
であり、従って、システムプログラムの容量がこれを超
えないような用途では、外付けされた第二のROM13
の内容を全てこのマイコン内のRAM18に転送させる
ことにより、以降のタイマ割込みによって起動するアプ
リケーションプログラムは、全てマイコン内部で高速に
動作させることができる。Here, the area allocated as the RAM 18 in the microcomputer is generally about 10 kB. Therefore, in an application where the capacity of the system program does not exceed this, the externally attached second ROM 13
Is transferred to the RAM 18 in the microcomputer, all the application programs started by the subsequent timer interrupt can be operated at high speed inside the microcomputer.
【0058】従って、この図6の実施例によれば、プロ
グラムの高速動作ばかりではなく、マイコン内のマスク
ROMを用いないので、プログラムをマスク化する必要
が全く無く、外付けROM13はEPROM等に各機種
ごとに異なったスペックデータを含むようなプログラム
を、その都度焼き込んで使用すれば良く、マスク化費用
が不要になるという効果が得られる。Therefore, according to the embodiment of FIG. 6, not only the high-speed operation of the program but also the mask ROM in the microcomputer is not used, so there is no need to mask the program, and the external ROM 13 is replaced with an EPROM or the like. A program that includes different specification data for each model may be burned and used each time, and the effect of eliminating the cost of masking is obtained.
【0059】次に、本発明の更に別の一実施例を図7に
示す。この図7の実施例は、図示の通り、シングルチッ
プマイコン12内のメモリとしては、第一のROM(読
みだし専用メモリ)17だけにし、このROM17を備
えたシングルチップマイコン12と、マイコンのチップ
外に接続された第二のROM(読みだし専用メモリ)13
とによりエレベーター制御装置11を構成したものであ
り、このROM17に、ダイオードブリッジ2からパル
ス発生器10までで構成されているエレベーターシステ
ムを制御するのに必要な処理手順のうち、比較的エレベ
ーターの機種によって内容に変化のないオペレーション
システムやインバータ内スイッチ素子制御用PWM信号
作成プログラム、停止階決定プログラムなどのプログラ
ムなどを格納し、第二のROM13に、エレベーターの
機種によって内容に変化の生じる速度制御プログラムや
異常速度検出プログラムなどのプログラムを格納したも
のである。Next, still another embodiment of the present invention is shown in FIG. As shown in FIG. 7, the embodiment of FIG. 7 uses only the first ROM (read-only memory) 17 as the memory in the single-chip microcomputer 12, the single-chip microcomputer 12 having the ROM 17, and the chip of the microcomputer. Externally connected second ROM (read only memory) 13
The ROM 17 stores the elevator model among the processing procedures required for controlling the elevator system including the diode bridge 2 to the pulse generator 10. A program such as an operation system that does not change the contents, a PWM signal creation program for controlling the switch element in the inverter, a stop floor determination program, and the like are stored in the second ROM 13, and a speed control program that changes the contents depending on the model of the elevator. And a program such as an abnormal speed detection program.
【0060】そして、この図7の実施例の具体的な動作
としては、エレベーター制御装置11への電源供給がオ
ンすると、シングルチップマイコン12はリセット状態
から立上り、電源確立時にはじめに参照するべきアドレ
スにプログラムカウンタがセットされ、そのアドレス上
ないしはそのアドレスで示されるアドレスに記憶されて
いる初期設定プログラムが動作を開始する。As a specific operation of the embodiment of FIG. 7, when the power supply to the elevator control device 11 is turned on, the single-chip microcomputer 12 rises from a reset state and returns to the address to be referred first when the power supply is established. The program counter is set, and the initialization program stored on the address or at the address indicated by the address starts operation.
【0061】この初期設定プログラムは、マイコン内蔵
の第一のROM17、又は外付けされた第二のROM1
3上に格納されており、まずマイコン自身のハードウエ
アの初期設定、例えば、カウンタ20の各ピンを入力側
として使用するのか出力側として使用するのか等のイン
ターフェースの初期設定を行い、その後、プログラムカ
ウンタは、図示してないオペレーションシステム内の割
込み待ち部分に戻る。This initialization program is stored in the first ROM 17 built in the microcomputer or the second ROM 1
First, the initial setting of the hardware of the microcomputer itself, for example, the initial setting of the interface such as whether each pin of the counter 20 is used as the input side or the output side, is performed. The counter returns to an interrupt waiting portion in the operation system (not shown).
【0062】このオペレーションシステムは、エレベー
ターの機種によって内容に変化のないアプリケーション
プログラムのグループに含まれるので、割込み待ちでプ
ログラムが待機するアドレスも、マイコン内蔵の第一の
ROM17内の或る領域に存在することになる。Since this operation system is included in a group of application programs whose contents do not change depending on the type of elevator, the address at which the program waits for an interrupt also exists in a certain area in the first ROM 17 built in the microcomputer. Will do.
【0063】従って、以降のタイマ割込みによって起動
するアプリケーションプログラムのうち、マイコン内蔵
の第一のROM17内に格納されている、インバータの
スイッチ素子制御用PWM信号作成プログラムや停止階
決定プログラムなどは、マイコン内部だけで高速に動作
させることができる。Accordingly, of the application programs started by the subsequent timer interrupt, the PWM signal creation program for controlling the switch element of the inverter and the stop floor determination program stored in the first ROM 17 built in the microcomputer are the microcomputers. It can be operated at high speed only inside.
【0064】しかして、エレベーターの機種によって内
容を変えなくてはならない速度制御プログラムや異常速
度検出プログラムなどのプログラムは、外付けの第二の
ROM13に格納されているので、こちらのプログラム
の処理速度がやや遅くなってしまうという問題点がある
が、特に数百マイクロ秒ごとの高速処理が要求されるP
WM信号作成プログラムなどは、上記したように、マイ
コン内部でノンウエイトで高速に、広いバス幅で高精
度、高効率に動作させることができるので、特に問題は
なく、従って、この図7の実施例では、シングルチップ
マイコン内のマスクROMが一種類で済むことによる原
価低減効果のほうが顕著である。Since the programs such as the speed control program and the abnormal speed detection program, the contents of which must be changed depending on the type of elevator, are stored in the external second ROM 13, the processing speed of this program is Is a little slower, but in particular P requires high-speed processing every hundreds of microseconds.
As described above, since the WM signal creation program and the like can be operated within the microcomputer at high speed with no wait, with high accuracy and high efficiency with a wide bus width, there is no particular problem. In the example, the cost reduction effect by using only one type of mask ROM in the single-chip microcomputer is more remarkable.
【0065】ところで、以上の実施例では、本発明をエ
レベーターの制御装置に適用した場合について説明した
が、本発明は、制御対象を問わず実施可能なことは、言
うまでもなく、要するに、本発明は、シングルチップマ
イコン内のマスクROMにタスクレベルの高い(起動頻
度の高い)プログラムを格納し、外付けのROMにタス
クレベルの低いプログラムを格納した点を特徴とするも
のである。In the above embodiment, the case where the present invention is applied to an elevator control device has been described. However, it goes without saying that the present invention can be carried out regardless of the control target. Another feature is that a program with a high task level (of high activation frequency) is stored in a mask ROM in a single-chip microcomputer, and a program with a low task level is stored in an external ROM.
【0066】このようにすれば、起動頻度が高くシステ
ム全体の処理時間に大きな影響を与えるプログラムは内
蔵ROMを高速にアクセスでき、かつ使用するバス幅は
広幅バスで、非分割アクセスができるので、処理に要す
る時間が短くて済むなど、図1〜図7で説明した実施例
と同等の効果を得ることができる。In this way, a program which has a high start-up frequency and greatly affects the processing time of the entire system can access the built-in ROM at a high speed, uses a wide bus width, and can perform non-divided access. The same effects as those of the embodiment described with reference to FIGS. 1 to 7 can be obtained, for example, the time required for the processing is short.
【0067】さらに、本発明の実施例によれば、起動頻
度だけではなく、起動頻度とプログラムの長さの結果と
して、長時間の処理となるプログラムをシングルチップ
マイコン内のマスクROMに格納するようにもできる。
こうすれば、マスクROM側に格納したプログラムは高
速で処理可能であるから、システム全体としてトータル
の処理時間を短縮できる効果がある。ここで、本発明の
他の実施の形態について列挙すると、以下の通りとな
る。 請求項1又は請求項2の発明において、上記I
Cチップ内のメモリは、上記外付けされたメモリよりも
読出時間が短いメモリで構成されていることを特徴とす
るマイコン制御装置。 請求項2の発明において、上
記転送処理手順による転送処理は上記中央処理装置の初
期化処理時に実行されるように構成され、上記中央処理
装置は、この転送された処理手順に従ってエレベーター
を実時間制御するように構成されていることを特徴とす
るエレベーター制御装置。 請求項2又は請求項3の
発明において、上記第二の読出し専用メモリに格納され
たデータが、エレベーターの定格速度、定格積載荷重、
停止階床数などのエレベーター仕様諸元データを含んで
いることを特徴とするエレベーター制御装置。 請求
項5の発明において、上記実時間制御が、エレベーター
の速度制御又は電力変換器のパルス幅変調制御の少なく
とも一方の制御を含んでいることを特徴とするエレベー
ター制御装置。 請求項1〜請求項3の何れかの発明
において、上記処理手順の内、エレベーター駆動用電力
変換器のパルス幅変調制御に関する処理手順は、上記I
Cチップ内のメモリに格納されることを特徴とするエレ
ベーター制御装置。 請求項1〜請求項3の何れかの
発明において、上記ICチップ内の中央処理装置とメモ
リとを接続するバスの幅は、上記マイコンと上記第二の
読出し専用メモリとを接続するバス幅よりも広いことを
特徴とするエレベーター装置。 Further, according to the embodiment of the present invention, not only the activation frequency but also a program which takes a long time as a result of the activation frequency and the length of the program is stored in the mask ROM in the single-chip microcomputer. Can also be.
In this case, the program stored in the mask ROM can be processed at a high speed, so that the total processing time of the entire system can be reduced. Here, the present invention
The following is a list of other embodiments.
You. In the invention of claim 1 or claim 2, the I
The memory in the C chip is larger than the external memory
It is characterized by comprising a memory with a short read time.
Microcomputer control device. In the invention of claim 2,
The transfer processing according to the above transfer processing procedure is the first
The central processing
The equipment will be lifted according to this transferred procedure.
Is configured to control in real time
Elevator control device. Claim 2 or Claim 3
In the invention, the data stored in the second read-only memory is
Data are the rated speed of the elevator, the rated load,
Includes elevator specification data such as the number of floors to stop
An elevator control device characterized in that: Claim
Item 5. The invention according to Item 5, wherein the real-time control is performed by an elevator
Speed control or pulse width modulation control of power converter
Characterized by including one of the controls.
Control device. Any one of claims 1 to 3
In the above procedure, the elevator driving power
The processing procedure relating to the pulse width modulation control of the converter is described in the above I.
An element stored in a memory in the C chip.
Beta control device. Any one of claims 1 to 3
In the invention, the central processing unit and the memo in the IC chip are used.
The width of the bus connecting the
Make sure that the width is wider than the bus connecting read-only memory.
Elevator equipment characterized.
【0068】[0068]
【発明の効果】本発明によれば、シングルチップマイコ
ンに内蔵されたメモリと、外付けされたメモリに分割格
納された処理手順に従って、中央処理装置による処理が
実行されるようになるので、処理手順の起動頻度や処理
所要時間に応じて、読出速度の早い内蔵メモリと、読出
速度があまり早くない外付けのメモリの使い分けが可能
になり、従って、高速処理と高信頼性を有しながらロー
コストで、しかも少量多品種の応用分野に容易に対応で
きるエレベーター制御装置を提供できる。According to the present invention, the processing by the central processing unit is executed according to the processing procedure divided and stored in the memory built in the single-chip microcomputer and the external memory. Depending on the start frequency of the procedure and the required processing time, it is possible to selectively use the internal memory with a high read speed and the external memory with a low read speed, thus achieving low cost while having high speed processing and high reliability. In addition, it is possible to provide an elevator control device which can easily cope with various small-quantity application fields.
【図1】本発明によるエレベーター制御装置の一実施例
を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of an elevator control device according to the present invention.
【図2】本発明の一実施例における第二の読みだし専用
メモリの内容を示す説明図である。FIG. 2 is an explanatory diagram showing the contents of a second read-only memory in one embodiment of the present invention.
【図3】本発明の一実施例における初期設定プログラム
による動作を説明するフローチャートである。FIG. 3 is a flowchart illustrating an operation according to an initialization program in one embodiment of the present invention.
【図4】本発明の一実施例におけるマイコン内の随時読
みだし書き込み可能メモリに転送された内容を示す説明
図である。FIG. 4 is an explanatory diagram showing contents transferred to a read / write memory at any time in a microcomputer according to an embodiment of the present invention.
【図5】本発明の一実施例における異常速度検出プログ
ラムによる動作を説明するフローチャートである。FIG. 5 is a flowchart illustrating an operation according to an abnormal speed detection program in one embodiment of the present invention.
【図6】本発明の他の一実施例を示すブロック図であ
る。FIG. 6 is a block diagram showing another embodiment of the present invention.
【図7】本発明の更に別の一実施例を示すブロック図で
ある。FIG. 7 is a block diagram showing still another embodiment of the present invention.
1 3相交流電源 2 ダイオードブリッジ 3 平滑用のコンデンサ 4 インバータ 5 電流検出器 6 誘導電動機 7 綱車 8 乗りかご 9 釣合いおもり 10 パルス発生器 11 マイコン制御装置 12 シングルチップマイコン 13 外付けされた第二の読みだし専用メモリ(第二の
ROM) 14 外部バス 15 中央処理装置(CPU) 16 クロックジェネレータ 17 マイコン内の第一の読みだし専用メモリ(第一の
ROM) 18 マイコン内の随時読みだし書き込み可能メモリ
(RAM) 19 アナログーディジタル変換器 20 カウンタ 21 内部バスDESCRIPTION OF SYMBOLS 1 Three-phase AC power supply 2 Diode bridge 3 Smoothing capacitor 4 Inverter 5 Current detector 6 Induction motor 7 Sheave 8 Car 9 Balance weight 10 Pulse generator 11 Microcomputer controller 12 Single chip microcomputer 13 External attached Read-only memory (second ROM) 14 external bus 15 central processing unit (CPU) 16 clock generator 17 first read-only memory in microcomputer (first ROM) 18 read / write in microcomputer as needed memory
(RAM) 19 analog-digital converter 20 counter 21 internal bus
フロントページの続き (72)発明者 鈴木 優人 茨城県日立市大みか町七丁目1番1号 株式会社 日立製作所 日立研究所内 (72)発明者 紺谷 雅宏 東京都千代田区神田錦町1丁目6番地 株式会社 日立ビルシステムサービス内 (56)参考文献 特開 平4−49181(JP,A) 特開 平1−275388(JP,A) 特開 昭63−315476(JP,A) 特開 平5−139645(JP,A) 特開 平4−47147(JP,A) (58)調査した分野(Int.Cl.6,DB名) B66B 1/00 - 1/52 B66B 3/00 Continued on the front page (72) Inventor Yuto Suzuki 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture Within Hitachi Research Laboratory, Hitachi, Ltd. (72) Inventor Masahiro Konya 1-6-6 Kanda Nishikicho, Chiyoda-ku, Tokyo, Ltd. JP-A-4-49181 (JP, A) JP-A-1-275388 (JP, A) JP-A-63-315476 (JP, A) JP-A-5-139645 ( JP, A) JP-A-4-47147 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) B66B 1/00-1/52 B66B 3/00
Claims (3)
プ上に作り込まれたシングルチップマイクロコンピュー
タと、このシングルチップマイクロコンピュータのバス
とチップ外で接続された外付けメモリとを用いたエレベ
ーター制御装置において、 上記中央処理装置で使用されるエレベーター制御用の処
理手順の内、少なくともエレベーター駆動用電力変換器
のパルス幅変調制御に関する処理手順を含む起動頻度の
高い処理手順を上記ICチップ上に作り込まれたメモリ
に格納し、 起動頻度の低い処理手順を上記外付けのメモリに格納し
たことを特徴とするエレベーター制御装置。1. A single-chip microcomputer in which a central processing unit and a memory are formed on the same IC chip, and an external memory connected to a bus of the single-chip microcomputer and outside the chip. In the elevator control device used, at least an elevator driving power converter is included in the elevator control processing procedure used in the central processing unit .
The processing procedure with high activation frequency including the processing procedure related to the pulse width modulation control of the above is stored in a memory built on the IC chip, and the processing procedure with low activation frequency is stored in the external memory. Elevator control device.
メモリとが同一ICチップ上に作り込まれたシングルチ
ップマイクロコンピュータと、このシングルチップマイ
クロコンピュータのバスとチップ外で接続された外付け
の読出し専用メモリとを備えたエレベーター制御装置に
おいて、 上記読出し専用メモリとして、少なくともエレベーター
駆動用電力変換器のパルス幅変調制御に関する処理手順
を含むエレベーターの制御処理手順と、このエレベータ
ーの制御処理手順を上記ICチップ上に作り込まれた随
時読出し書き込み可能メモリに転送するための転送処理
手順とが格納されたものを用い、 上記随時読出し書き込み可能メモリ内に転送されたエレ
ベーターの制御処理手順に従って、上記中央処理装置が
エレベーターを制御するように構成されていることを特
徴とするエレベーター制御装置。2. A single-chip microcomputer having a central processing unit and a readable / writable memory formed on the same IC chip, and an external device connected to a bus of the single-chip microcomputer outside the chip.
A read-only memory , wherein at least the elevator is used as the read-only memory.
Processing procedure for pulse width modulation control of driving power converter
And a transfer processing procedure for transferring the control processing procedure of the elevator to the memory that can be read and written at any time built on the IC chip. An elevator control device, wherein the central processing unit is configured to control the elevator in accordance with an elevator control processing procedure transferred to the writable memory.
が同一ICチップ上に作り込まれたシングルチップマイ
クロコンピュータと、このシングルチップマイクロコン
ピュータのバスとチップ外で接続された外付けの第二の
読出し専用メモリとを備えたエレベーター制御装置にお
いて、 複数種のエレベーターに共通に適用可能な制御処理手順
を上記第一の読出し専用メモリに格納し、 上記第二の読出し専用メモリにエレベーターの種類に応
じて特有な制御処理手順を格納し、 これら第一と第二の読出し専用メモリに格納してある制
御処理手順に従って、上記中央処理装置がエレベーター
を制御するように構成されていることを特徴とするエレ
ベーター制御装置。3. A single-chip microcomputer in which a central processing unit and a first read-only memory are formed on the same IC chip, and an external second bus connected to the bus of the single-chip microcomputer outside the chip. An elevator control device comprising a read-only memory of the type described above, wherein a control processing procedure applicable to a plurality of types of elevators is stored in the first read-only memory, and the second read-only memory stores the type of elevator in the second read-only memory. The central processing unit controls the elevator according to the control processing procedures stored in the first and second read-only memories. Elevator control device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6078912A JP2933822B2 (en) | 1994-04-18 | 1994-04-18 | Elevator control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6078912A JP2933822B2 (en) | 1994-04-18 | 1994-04-18 | Elevator control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07285746A JPH07285746A (en) | 1995-10-31 |
JP2933822B2 true JP2933822B2 (en) | 1999-08-16 |
Family
ID=13675064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6078912A Expired - Fee Related JP2933822B2 (en) | 1994-04-18 | 1994-04-18 | Elevator control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2933822B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5079326B2 (en) * | 2004-03-26 | 2012-11-21 | 三菱電機株式会社 | Elevator control device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006100750A1 (en) * | 2005-03-22 | 2006-09-28 | Mitsubishi Denki Kabushiki Kaisha | Car sway detector for elevator |
-
1994
- 1994-04-18 JP JP6078912A patent/JP2933822B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5079326B2 (en) * | 2004-03-26 | 2012-11-21 | 三菱電機株式会社 | Elevator control device |
Also Published As
Publication number | Publication date |
---|---|
JPH07285746A (en) | 1995-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4678063A (en) | Apparatus for controlling an elevator | |
US4419615A (en) | Method of controlling pulse width modulated inverter for use in induction motor drive | |
US4503940A (en) | Variable-voltage variable-frequency elevator control apparatus | |
US20090058333A1 (en) | Elevating machine control apparatus | |
JP2933822B2 (en) | Elevator control device | |
FI81703B (en) | DATAIN- OCH UTMATNINGSAPPARAT FOER EN MED TILLHJAELP AV EN DIGITALRAEKNARE ANVAENDBAR OPERATIONSREGLERANORDNING. | |
JP3034895B2 (en) | Power converter system | |
JPH06233571A (en) | Method of suppressing rise of dc intermediate voltage of voltage-type inverter | |
JPH06225543A (en) | Compulsive discharge method for capacitor of inverter | |
JP2567053B2 (en) | Elevator controller | |
JPS5822283A (en) | Detector for abnormality of elevator | |
JPH0622595A (en) | Inverter device | |
JPS61161975A (en) | Protecting device of ac elevator controller | |
WATANABE | MICROPROCESSORS SYSTEMS FOR MOTION CONTROL. | |
JPS61162477A (en) | Controller for alternating current elevator | |
JP2938595B2 (en) | Elevator regenerative power consumption method | |
GB2148631A (en) | Chopper frequency determination apparatus | |
JPS643790B2 (en) | ||
KR860000927B1 (en) | Variable-voltage variable-frequency elevator control apparatus | |
JPH0746905B2 (en) | Inverter device | |
Ohmae et al. | Microprocessors Systems for Motion Control | |
CN118100694A (en) | Direct-current common bus double-shaft expandable servo driving device and control method thereof | |
JPS6225884A (en) | Emergency dynamic braking system of servomotor | |
JPH07194135A (en) | Controller for inverter | |
JPH0739320B2 (en) | Elevator control equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |