JPS5822283A - Detector for abnormality of elevator - Google Patents

Detector for abnormality of elevator

Info

Publication number
JPS5822283A
JPS5822283A JP56117700A JP11770081A JPS5822283A JP S5822283 A JPS5822283 A JP S5822283A JP 56117700 A JP56117700 A JP 56117700A JP 11770081 A JP11770081 A JP 11770081A JP S5822283 A JPS5822283 A JP S5822283A
Authority
JP
Japan
Prior art keywords
elevator
time
detection device
speed
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56117700A
Other languages
Japanese (ja)
Other versions
JPS6341829B2 (en
Inventor
秀明 高橋
上島 孝明
隆 金子
吉男 坂井
健治 米田
博美 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56117700A priority Critical patent/JPS5822283A/en
Publication of JPS5822283A publication Critical patent/JPS5822283A/en
Publication of JPS6341829B2 publication Critical patent/JPS6341829B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明はエレベータ−の異常検出に関し、特に、エレベ
ータ−の走行距離に応じたパルス発生器を備えたエレベ
ータ−に好適な異常検出装置に係る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to abnormality detection in elevators, and more particularly to an abnormality detection device suitable for elevators equipped with a pulse generator according to the travel distance of the elevator.

エレベータ−の制御装置が何等かの原因で故障した場合
、その故障態様によっては速度の異常増速あるいは減速
を生じ、非常に危険であるので、速やかにこれを検知し
、安全に運行しなければならない。
If an elevator control device malfunctions for some reason, it may cause an abnormal speed increase or deceleration depending on the type of failure, which is extremely dangerous, so it is important to detect this problem immediately and ensure safe operation. No.

このような場合の従来方式について、誘導電動機を駆動
源とする交流エレベータ−を例にとって述べる。交流エ
レベータ−の速度制御は、逆並列接続サイリスタを誘導
電動機の1次側の2相あるいは3相に挿入し、このサイ
□リスタの位相制御により誘導電動機の1次電圧制御を
行なって駆動トルクを制御する駆動トルク制御要素と、
サイリスタを含む整流回路の出力を誘導電動機に供給し
、このサイリスタの位置制御により誘導電動機の直流制
動トルクを制御する制動トルク制御要素を用い、エレベ
ータ−の起動から着床までの全速度範囲に亘って基準速
度指令と実速度の偏差に応じて、上記誘導電動機の駆動
力及び制動力を速度帰還制御する方法が採用されている
。このような制御方式において、上記トルク制御要素と
してのサイリスタ等が故障すると、エレベータ−は次の
ような異常動作をする。
A conventional method for such a case will be described by taking an AC elevator using an induction motor as a drive source as an example. To control the speed of an AC elevator, an anti-parallel connected thyristor is inserted into the 2nd or 3rd phase of the primary side of the induction motor, and the phase control of this thyristor controls the primary voltage of the induction motor to increase the driving torque. a drive torque control element to control;
The output of a rectifier circuit including a thyristor is supplied to the induction motor, and a braking torque control element is used to control the DC braking torque of the induction motor by controlling the position of the thyristor. A method is adopted in which the driving force and braking force of the induction motor are controlled by speed feedback according to the deviation between the reference speed command and the actual speed. In such a control system, if the thyristor or the like as the torque control element fails, the elevator will perform the following abnormal operation.

例えば、エレベータ−の運転方向が上昇で乗かご内の荷
重が軽い場合や、運転方向が下降で乗かご内の荷重が重
い場合に、前記駆動トルク制御側のサイリスタが非導通
で電動機に定格電圧が印加されないような故障時は、上
記乗かご側の重さとカウンタウェイト側の重さとの差で
定まるアンバランストルクでエレベータ−は漸次増速す
る。この速度が前記電動機の同期速度をこえても、電動
機には所定の電圧が印加されていないため回生制動トル
クが発生せず、したがってエレベータ−は定格速度以上
の危険な速度まで増速する。
For example, when the elevator is operating in an upward direction and the load inside the car is light, or when the elevator is operating in a downward direction and the load inside the car is heavy, the thyristor on the drive torque control side is non-conducting and the rated voltage is applied to the motor. In the event of a failure in which no pressure is applied, the elevator speed gradually increases due to the unbalanced torque determined by the difference between the weight on the car side and the weight on the counterweight side. Even if this speed exceeds the synchronous speed of the electric motor, no regenerative braking torque is generated because a predetermined voltage is not applied to the electric motor, and therefore the elevator accelerates to a dangerous speed exceeding the rated speed.

また、制動トルク制御側のサイリスタが導通のままでゲ
ート制御が不可能なダイオードと同様の動作となる故障
の場合は、電動機に過大な直流制動電流が流れ、大きな
制動トルクを発生して、エレベータ−は急減速し、乗客
に異常なショックを与えることになる。
In addition, in the case of a failure in which the thyristor on the braking torque control side remains conductive and behaves like a diode that cannot perform gate control, an excessive DC braking current flows to the motor, generating a large braking torque, and the elevator - will suddenly decelerate, giving passengers an abnormal shock.

この他にも、駆動トルクと制動トルクを制御するサイリ
スタの故障の組合せや、これらのサイリスタを制御する
装置が故障しても、エレベータ−は前記したと同様の異
常動作をする。
In addition, even if a combination of malfunctions of the thyristors that control the driving torque and braking torque occurs, or a malfunction of the device that controls these thyristors, the elevator may operate abnormally in the same way as described above.

そこで、従来このような場合は次のような方法により、
故障検出をおこなっていた。
Conventionally, in such cases, the following method is used:
Performed fault detection.

まず、電動機に電圧が印加されないで増速する故障の場
合は、電動機に流れる電流を検出して、電流が零の場合
は直ちに電源遮断し、電磁ブレーキをかけて停止させて
いた。
First, in the case of a failure in which the motor speeds up without voltage being applied, the current flowing through the motor is detected, and if the current is zero, the power is immediately shut off and an electromagnetic brake is applied to stop the motor.

しかしながら、駆動トルクと制動トルクを全速度範囲に
亘って連続的に制御しているため、これらのトルクの切
替点では必ず電流が零になる期間が発生する。このため
、上記トルクの切替期間は上記した方法による検出を無
視しなければならない。
However, since the driving torque and braking torque are continuously controlled over the entire speed range, there always occurs a period in which the current is zero at the switching point of these torques. Therefore, detection by the above method must be ignored during the torque switching period.

したがって、これらの期間内の上記故障は検出ができな
い。
Therefore, the above-mentioned failures within these periods cannot be detected.

次に、制動トルク制御側のサイリスタが故障して急減速
するような場合は、制動電流の上限値を検出し、電流が
この値を越えたならば異常とみなし、電源を遮断し、電
磁ブレーキをかけて停止させる。
Next, if the thyristor on the braking torque control side fails and sudden deceleration occurs, the upper limit value of the braking current is detected, and if the current exceeds this value, it is considered an abnormality, the power is cut off, and the electromagnetic brake to stop it.

この場合、電磁ブレーキトルクは上記故障時の電流制動
トルクよりもかなり小さいので、このような方法で故障
検出し停止させても乗客へのショックは全直流制動で停
止したときよりも小さく抑えることができる。
In this case, the electromagnetic brake torque is considerably smaller than the current braking torque at the time of the above-mentioned failure, so even if the failure is detected and stopped using this method, the shock to passengers can be kept to a smaller level than when stopping with all DC braking. can.

しかしながら、上記方法では電動域の負荷およびトルク
特性や電流検出器の検出特性のばらつきなびのため、上
記制動電流の異常を検出するための上限値を正常制御時
の上限値よりもかなシ大きく設定しなければならないの
で、異常が発生しても上記検出器は直ちに動作せず、充
分な検出ができない。
However, in the above method, due to variations in the load and torque characteristics in the motor range and the detection characteristics of the current detector, the upper limit value for detecting abnormalities in the braking current is set slightly larger than the upper limit value during normal control. Therefore, even if an abnormality occurs, the detector does not operate immediately and cannot perform sufficient detection.

このように、従来の方法では、エレベータ−の異常動作
を充分検出できず、また、故障要素毎に検出器が必要と
いう欠点があった。
As described above, the conventional method has the drawback that abnormal operation of the elevator cannot be sufficiently detected and a detector is required for each faulty element.

そこで、エレベータ−の実速度を監視し、この実速度を
設定値と比較して異常検出する方法が知られている。し
かしながら、エレベータ−速度は負荷によって変動する
ため、設定値は余裕を持たせる必要がある。このため、
異常検出が遅れるという問題があった。
Therefore, a method is known in which the actual speed of the elevator is monitored and the actual speed is compared with a set value to detect an abnormality. However, since the elevator speed varies depending on the load, the set value needs to have some margin. For this reason,
There was a problem that abnormality detection was delayed.

本発明の目的は、エレベータ−の殆んどの異常を速やか
に検出することのできる異常検出装置を提供し、もって
安全性の高いエレベータ−を実現するにある。
An object of the present invention is to provide an abnormality detection device that can quickly detect most abnormalities in an elevator, thereby realizing a highly safe elevator.

本発明の特徴は、複数の時点間におけるエレベータ−実
速度の速度差に応じて変化する変化要素が許容値を越え
たことからエレベータ−の異常を検出することにより、
故障等による異常速度に至る前に、直ちにその異常を検
出するようにしたところにある。この変化要素は、例え
ば単位時間当ことができ、実施例ではこの速度変化率を
例に挙げて詳細するが、単純に速度差に比例した値とし
ても良い。
The feature of the present invention is that an abnormality in the elevator is detected when a change element that changes according to the difference in the actual speed of the elevator between a plurality of points in time exceeds a permissible value.
The system is designed to immediately detect an abnormality before it reaches abnormal speed due to a failure or the like. This change factor can be, for example, per unit time, and in the embodiment, this speed change rate will be described in detail as an example, but it may also be a value simply proportional to the speed difference.

本発明はさらに、上記目的および特徴の外、エレベータ
−の走行パルスを用いたデジタル演算による高精度な装
置を実現するものであるが、この点については以下述べ
る実施例で詳述する。
In addition to the above-mentioned objects and features, the present invention also realizes a highly accurate device using digital calculations using elevator running pulses, and this point will be explained in detail in the following embodiments.

第1図は本発明の詳細な説明図であり、第1図囚は速度
曲線図、同(B)は加速度曲線図である。
FIG. 1 is a detailed explanatory diagram of the present invention, in which FIG. 1B is a velocity curve diagram and FIG. 1B is an acceleration curve diagram.

図においてVは正常時の速度曲線、avはその時の加速
度曲線である。
In the figure, V is the velocity curve at normal times, and av is the acceleration curve at that time.

このような速度曲線Vに対して、制御装置の故障により
速度曲線v1に示すように異常加速したとする。
Assume that the speed curve V is abnormally accelerated as shown in the speed curve v1 due to a failure of the control device.

この場合、従来の設定値S2と比較する方式では、0点
に至るまで異常検出することができず、また運転状態に
応じた設定値S1と比較する方式であっても、0点まで
異常検出することができない。
In this case, the conventional method of comparing with the set value S2 cannot detect an abnormality up to 0 point, and even with the method of comparing with the set value S1 according to the operating condition, the abnormality cannot be detected up to 0 point. Can not do it.

本発明では、上記した通り、その時の速度変化率、すな
わち加速度av、を求め、監視している。
In the present invention, as described above, the speed change rate at that time, that is, the acceleration av, is determined and monitored.

したがって、例えば、一定の許容値PTを設定し、これ
と比較して異常検出する場合であっても、0点で直ちに
検出することができる。これから解るように、本発明に
よれば、従来の方式に比ベエレベーターの異常を早く検
出することができる。また、本発明において、加速度の
許容値をPH及びPLで示すように、実際の加速度を模
擬し、上限および下限夫々を設定しておくと、その検出
速度は一層早くすることができ、上記の場合0点で瞬時
のうちに異常を検出することができる。
Therefore, for example, even if a certain tolerance value PT is set and an abnormality is detected by comparing it, it can be detected immediately with a zero point. As will be understood from this, according to the present invention, an abnormality in an elevator can be detected more quickly than in the conventional method. In addition, in the present invention, if the actual acceleration is simulated and the upper and lower limits are set as permissible values of acceleration as PH and PL, the detection speed can be further increased. In this case, an abnormality can be detected instantaneously at 0 point.

このように、本発明によれば、エレベータ−の異常を極
めて早く検出することができる。特に、将来異常速度に
なるであろう初期の段階で、その異常を検出することが
できるので、エレベータ−の安全性を向上する上で極め
て有効でおる。さらに、エレベータ−の故障が、最終的
には速度に現われることを考慮するならば、本発明によ
υ殆んどの異常を速やかに検出することができる。
As described above, according to the present invention, an abnormality in an elevator can be detected extremely quickly. In particular, since abnormalities can be detected at an early stage when abnormal speeds are likely to occur in the future, this is extremely effective in improving elevator safety. Furthermore, if it is taken into account that elevator failures will ultimately appear in the speed, the present invention can quickly detect most abnormalities.

以下、本発明を具体的実施例を用いて説明する。The present invention will be explained below using specific examples.

第2図は本発明を適用するエレベータ−制御装置のブロ
ック図である。
FIG. 2 is a block diagram of an elevator control device to which the present invention is applied.

エレベータ−の乗かと1はカラ/タウエイト2とともに
、ロープ3を介してシープ4につるべ状に吊られている
An elevator seat 1 and a collar/tower weight 2 are suspended from a sheep 4 via a rope 3 in a hanging manner.

シープ4は減速機5を介してエレベータ−駆動用三相誘
導電動機6および電磁ブレーキ7に連結されており、上
記誘導電動機6には三相式の交流速度発電機8が連結さ
れている。
The sheep 4 is connected to an elevator-driving three-phase induction motor 6 and an electromagnetic brake 7 via a reduction gear 5, and a three-phase AC speed generator 8 is connected to the induction motor 6.

この交流速度発電機8の出力電圧および周波数は上記電
動機6の回転数に比例する。したがって、この出力電圧
を波形整形回路13でノくルス化し、エレベータ−制御
用コンピュータ14へ入力する。
The output voltage and frequency of this AC speed generator 8 are proportional to the rotation speed of the electric motor 6. Therefore, this output voltage is converted into a signal by the waveform shaping circuit 13 and inputted to the elevator control computer 14.

このコンピュータ14は、第4図に示すようなマイクロ
コンピュータ等で構成され、とのノ;ルスを積算してエ
レベータ−の走行位置を検出すると同時に速度指令の算
出等を行なう。また、上記速度発電機8の整流電圧を上
記回路13から取り出し、これを移相器15へ入力して
上記電動機6の駆動力および制動力を制御する。
This computer 14 is composed of a microcomputer as shown in FIG. 4, and detects the running position of the elevator by integrating the pulses, and at the same time calculates a speed command. Further, the rectified voltage of the speed generator 8 is taken out from the circuit 13 and inputted to the phase shifter 15 to control the driving force and braking force of the electric motor 6.

R,、’f’、 8は三相交流電源で、主接点回路17
の開閉器の組合せで上昇、下降、保守運転9通常運転等
の切替えを行ない、サイリスタ制御装置16に接続され
ている。ここで、サイリスタ制御装置16は、サイリス
タ又はサイリスタとダイオードの組合で駆動トルク制御
要素及び制動トルク制御要素から構成されており、これ
らのサイリスタは移相器15によって制御されている。
R,, 'f', 8 is a three-phase AC power supply, main contact circuit 17
Switching between raising, lowering, maintenance operation 9 and normal operation is performed by a combination of switches, and is connected to a thyristor control device 16. Here, the thyristor control device 16 is composed of a driving torque control element and a braking torque control element using a thyristor or a combination of a thyristor and a diode, and these thyristors are controlled by the phase shifter 15.

この移相器15は、上記エレベータ−制御用コンピュー
タ14からの速度指令18および前記速度帰還信号を入
力して帰還制御を行なう。この帰還制御によって、エレ
ベータ−の乗かと1は、コンピュータ14によって発生
された速度指令18と相似の速度で運行することができ
る。
This phase shifter 15 inputs the speed command 18 from the elevator control computer 14 and the speed feedback signal to perform feedback control. This feedback control allows the elevator passengers 1 to operate at a speed similar to the speed command 18 generated by the computer 14.

上記速度指令18は、加速時は時間の経過に伴なって増
大し、減速時は減速位置に応動して減少する指令である
The speed command 18 is a command that increases over time during acceleration, and decreases during deceleration in response to the deceleration position.

すなわち、加速指令を得るための時間はコンピュータ1
4の内部クロックを、減速指令に必要な位置信号は上記
波形整形回路12の位置信号及び速度発電機8のパルス
を計数し、内部クロック及び速度発電機8のパルスの所
定数をカウントする毎に、あるいは波形整形回路12が
位置信号を発生する毎に、コンピュータ14に割込みを
かけ、後述するコンピュータ14のROM (リードオ
ンリメモリ)に記憶しである速度指令データを読出し、
これをD/A変侠器でアナログ量に変換して第3図(a
)の階段状に増大及び減少する指令とし、さらに平滑回
路で平滑して第3図(b)に示すような速度指令を作成
する。
In other words, the time required to obtain the acceleration command is
The position signal necessary for the deceleration command is calculated by counting the position signal of the waveform shaping circuit 12 and the pulses of the speed generator 8, and every time a predetermined number of pulses of the internal clock and the speed generator 8 are counted. , or every time the waveform shaping circuit 12 generates a position signal, interrupts the computer 14 and reads speed command data stored in a ROM (read only memory) of the computer 14, which will be described later.
This is converted into an analog quantity using a D/A converter and shown in Figure 3 (a).
) is set as a command that increases and decreases stepwise, and is further smoothed by a smoothing circuit to create a speed command as shown in FIG. 3(b).

ここで上記位置信号は、減速パターンの補正に用いるだ
めのもので、乗かご1に取付けられた位置検出器10.
11が塔内に設けられたしゃへい板を横切ったときに動
作するときの信号を波形整形回路12を介して得られた
ものである。
Here, the above-mentioned position signal is only used for correcting the deceleration pattern, and is detected by the position detector 10 attached to the car 1.
11 crosses a shield plate provided in the tower, a signal is obtained via the waveform shaping circuit 12.

上記コンピュータおよびその周辺装置を第4図の破線部
に示す。マイクロプロセッサ(略してMPU)20.こ
のMPUの動作タイミングを決定するクロックおよび特
定の時間間隔をMPUに知らせるタイマー33、プログ
ラム可能なカウンタ・タイマー要素(略してPTM)2
2、マイクロコンピュータ14とデジタルの外部信号を
やりとりするためのペリフェラルインターフェイス(P
IA)23,24,25、MPU20の動作の手順書が
書込まれているROM(リードオンリメモリ)26、M
PU200作業エリアとして一時記憶に用いられるRA
M(ランダムアクセスメモリ)27、各素子間のデータ
をやりとりするデータバス28、メモリ等のアドレスや
素子を選択したり、クロック、割込信号等をやりとりす
るコントロールパス29からなっている。
The computer and its peripheral devices are shown in the dashed line in FIG. Microprocessor (abbreviated MPU)20. A timer 33, a programmable counter-timer element (PTM for short) 2 that informs the MPU of a clock and a specific time interval that determines the timing of operation of this MPU.
2. Peripheral interface (P) for exchanging digital external signals with the microcomputer 14
IA) 23, 24, 25, ROM (read only memory) 26, M in which the operation manual of the MPU 20 is written
RA used for temporary storage as PU200 work area
It consists of an M (random access memory) 27, a data bus 28 for exchanging data between elements, and a control path 29 for selecting addresses and elements of the memory and exchanging clocks, interrupt signals, etc.

なお、前記PTM22は、通常プログラマブル・タイマ
ー・モジュールと称し、ここでは、交流速度発電機8か
らのパルスを入力して、カウンタの内容を減算し、零に
なった後さりにパルスが入ると最大値を示す値となる。
Note that the PTM 22 is usually called a programmable timer module, and here, the pulse from the AC speed generator 8 is input, the content of the counter is subtracted, and when the pulse enters after the counter reaches zero, the maximum value is reached. The value indicates the value.

このカラ/りの内容FiMPU20によっていつでも読
み出しできる。
The contents of this color can be read out by the FiMPU 20 at any time.

波形整形回路12からの位置信号は入出力装置32を介
してデジタル信号を入力とするように設定されるPIA
23に入力される。速度指令18は、PIA24の出力
であるデジタル信号をアナログ信号に変換するD/A変
換器30、フィルタ回路31を介して出力される。また
、エレベータ−の保守員の操作盤やエレベータ−の制御
回路19(第1図)からの入力も、入出力装置32を介
してPIA23に入力される。
The position signal from the waveform shaping circuit 12 is input to the PIA which is set to receive a digital signal via the input/output device 32.
23. The speed command 18 is outputted via a D/A converter 30 and a filter circuit 31 that convert a digital signal output from the PIA 24 into an analog signal. Inputs from the operation panel of the elevator maintenance personnel and the elevator control circuit 19 (FIG. 1) are also input to the PIA 23 via the input/output device 32.

このような回路構成によシ、マイクロコンピュタによる
エレベータ−の制御が行なわれる。
With such a circuit configuration, the elevator is controlled by a microcomputer.

エレベータ−の異常検出は、前記動作原理に基づき、こ
のマイクロコンピュータ14(7)ROM26に記憶し
である速度変化率の許容値とエレベータ−実速度の変化
率とを比較して、エレベータ−の制御装置が正常か否か
を検出することができる。しかしながらここでは、理解
を容易にし、かつコンピュータの負荷率を低減するため
、異常検出回路33を専用ハードで構成した場合につき
説明する。この回路33の構成および動作説明図を、第
5図〜第7図に示す。
Elevator abnormality detection is based on the operating principle described above, and the elevator is controlled by comparing the allowable speed change rate stored in the microcomputer 14 (7) ROM 26 with the elevator actual speed change rate. It is possible to detect whether the device is normal or not. However, here, in order to facilitate understanding and reduce the load factor on the computer, a case will be described in which the abnormality detection circuit 33 is configured with dedicated hardware. The configuration and operation diagrams of this circuit 33 are shown in FIGS. 5 to 7.

第5図は、第4図の波形成形回路130PG出力パルス
の間隔時間を検出する回路の一実施例である。図におい
て、51はg4図のMPU20の動作タイミングを決定
するクロック21の出力信号と等価なりロック信号であ
る。52は反転回路、53は論理積回路、54は時間遅
れ要素、55゜61.62はカウンタ、56,57Il
iラツチ、58はPG出力パルス信号、59.60はラ
ッチの出力を示している。
FIG. 5 shows an embodiment of a circuit that detects the interval time of the output pulses of the waveform shaping circuit 130PG shown in FIG. In the figure, 51 is a lock signal equivalent to the output signal of the clock 21 that determines the operation timing of the MPU 20 in figure g4. 52 is an inverting circuit, 53 is an AND circuit, 54 is a time delay element, 55°61.62 is a counter, 56, 57Il
i latch, 58 is the PG output pulse signal, and 59.60 is the output of the latch.

これに対して、エレベータ実速度の変化率の検出は、下
町のごとく行なわれる。
On the other hand, detection of the rate of change in the actual elevator speed is carried out as in the downtown area.

クツツク信号51の立ち下りWよりカウントを開始する
カウンタ55が一定値に達したときに出力信号を発して
、反転回路52の出力信号が発せられたとき、すなわち
、クロック信号51の立ち下りを一定の回数分カウント
されたときに論理積回路53が出力信号を発する。この
出力信号が発せられるとカウンタ55はリセットされ、
再び、上記のカウントを開始する。ゆえに、この回路に
より、第6図に示す、一定時間(たとえばTI)の割込
み信号71が作られる。
When the counter 55, which starts counting at the falling edge W of the clock signal 51, reaches a certain value, it issues an output signal, and when the output signal of the inverting circuit 52 is issued, that is, the falling edge of the clock signal 51 is kept constant. When the number of times has been counted, the AND circuit 53 issues an output signal. When this output signal is issued, the counter 55 is reset,
Start counting again. Therefore, this circuit generates an interrupt signal 71 of a fixed time (for example, TI) shown in FIG.

一方、PG出力パルス信号58の立ち下りを検出するカ
ウンタ62は、PG出力パルス信号58の立ち下りによ
りカウントを開始し、次のPG出力パルス信号の立ち下
りにより、カウンタ62のQ2より信号が出て、カウン
トを終了する。また、このカウンタ62は、割込み信号
71によりリセットされるため、割込み信号71の割込
み後の最初のPG出力パルス信号58の立ち下りから、
次の立ち下りまで、出力信号を出す。この信号と、クロ
ック信号51の立ち下りにより、カウンタ61はセット
される。この信号が第5図に示すA〜D点となる。ゆえ
に、カウンタ61は、第6図に示すクロック信号51を
A−B点まで、また6〜0点までカウントする。このカ
ウンタ61も、割込み信号71によりリセットされるた
め、A点および0点でのカウント値は、たとえば、A点
で$0000にリセットされており、PG出力パルスの
最初の立ち下りからカウントを開始し、B点では$0O
FF N D点では$0OFOとい、う値が、カウンタ
61でカウントされる。
On the other hand, the counter 62 that detects the fall of the PG output pulse signal 58 starts counting when the PG output pulse signal 58 falls, and when the next PG output pulse signal falls, a signal is output from Q2 of the counter 62. to end the count. Furthermore, since this counter 62 is reset by the interrupt signal 71, from the first fall of the PG output pulse signal 58 after the interruption of the interrupt signal 71,
Outputs the output signal until the next falling edge. The counter 61 is set by this signal and the fall of the clock signal 51. This signal becomes points A to D shown in FIG. Therefore, the counter 61 counts the clock signal 51 shown in FIG. 6 from point A to point B and from point 6 to point 0. This counter 61 is also reset by the interrupt signal 71, so the count values at points A and 0 are reset to, for example, $0000 at point A, and the count starts from the first fall of the PG output pulse. However, at point B it is $0O.
At the FFND point, a value of $0OFO is counted by the counter 61.

このカウント値を、割込み信号71によりゲートをたた
かれたランチ56に、入力する。ラッチ57も、同様に
、割込み信号71によりラッチ56からカウント値を読
み出す。
This count value is input to the launch 56 gated by the interrupt signal 71. Similarly, the latch 57 reads the count value from the latch 56 in response to the interrupt signal 71.

ここで、ラッチ56、ラッチ57、カウンタ61.62
のゲート信号、およびリセット信号は、時間遅れ要素5
4の分だけ、1つずつ遅れて入力される。したがって、
ラッチの内容59.60は、1つずつずれ、たとえば、
ラッチ56の出力59は1B点の値$0OFF、ラッチ
57の出力60はD点の値$00FOとなる。
Here, latch 56, latch 57, counter 61.62
The gate signal and reset signal of time delay element 5
The data is inputted one by one with a delay of 4. therefore,
The contents of the latch 59.60 are shifted by one, e.g.
The output 59 of the latch 56 is the value $0OFF at point 1B, and the output 60 of the latch 57 is the value $00FO at point D.

以上述べた、回路構成によれば、ラッチの内容59.6
0は、PG出力パルスの間隔時間となる。
According to the circuit configuration described above, the contents of the latch 59.6
0 is the interval time of PG output pulses.

ここで、ラッチの内容59をTPLl、ラッチの内容6
0をTPL2とすると、実速度の変化率は、TPLIと
TPL2の差を割込み信号71の割込み間隔時間T1で
除した値として求めることができる。したがって、上記
TPL1とTPL2をPIA25を介してコンピュータ
14へ入力し、その実速度の変化率を算出し、コンピユ
ータ14内部のROM26に予め書き込んである許容値
と比較して、許容値を越えたら、故障のフラグを立てる
ことにより異常検出を行なうことができる。
Here, the latch contents 59 are TPLl, the latch contents 6
If 0 is TPL2, the rate of change in the actual speed can be determined as the difference between TPLI and TPL2 divided by the interrupt interval time T1 of the interrupt signal 71. Therefore, the above TPL1 and TPL2 are input to the computer 14 via the PIA 25, the rate of change of the actual speed is calculated, and compared with the allowable value written in advance in the ROM 26 inside the computer 14. If the allowable value is exceeded, the failure occurs. Anomaly detection can be performed by setting a flag.

これによれば、マイクロコンピュータで少数点をもつ除
算を行なうため、100m5程度の演算時間遅れはある
が、上記TPL1と’I’PL2の算出処理が不要とな
る効果はある。
According to this, since division with a decimal point is performed by the microcomputer, there is a calculation time delay of about 100 m5, but there is an effect that the above-mentioned calculation process of TPL1 and 'I'PL2 is unnecessary.

しかしながらここでは、上記異常検出処理をも異常検出
回路33内で行なう場合について説明する。第7図はそ
の為の回路構成であり、ここでは除算機能を用いてない
で実現している。したがって、コンピュータで処理する
場合も、本方式を用いれば処理が容易となる。
However, here, a case will be described in which the above abnormality detection process is also performed within the abnormality detection circuit 33. FIG. 7 shows a circuit configuration for this purpose, which is realized here without using the division function. Therefore, even when processing with a computer, the processing becomes easy if this method is used.

図において、81は減算器、82は乗算器、83は倍数
器、84U比較器である。
In the figure, 81 is a subtracter, 82 is a multiplier, 83 is a multiplier, and 84U is a comparator.

との回路では、第6図で述べた、TPLlとTPL2の
差を減算器81で求め、TPLIとTPL2の積を乗算
器82で求め、さらにTPLIとTPL2の積に、実速
度の変化率の許容値をかける倍数器83により減算、乗
算を行なう。そして、減算器81と倍数器83の出力を
比較器84で比較することによって、減算器81の出力
が犬であれば、実速度の変化率が許容値を越えたと判断
して、異常検出信号ANを出力する。
In the circuit described in FIG. 6, the difference between TPLl and TPL2 is determined by the subtracter 81, the product of TPLI and TPL2 is determined by the multiplier 82, and the product of TPLI and TPL2 is added to the rate of change of the actual speed. Subtraction and multiplication are performed by a multiplier 83 that multiplies the allowable value. Then, by comparing the outputs of the subtracter 81 and the multiplier 83 with the comparator 84, if the output of the subtracter 81 is dog, it is determined that the rate of change of the actual speed has exceeded the allowable value, and an abnormality detection signal is sent. Output AN.

スナワち、TPLlおよびTPL2の逆数は速度に相当
し、許容値をPTとすると、 の関係が成り立つ。
The reciprocal of TPL1 and TPL2 corresponds to the speed, and when the allowable value is PT, the following relationship holds true.

そこで、この(1)式を変形すると1 、’、TPL2−TPLI>PT(TPLI・TPL2
)  ・・・(2)となる。
Therefore, if we transform this equation (1), we get 1,', TPL2-TPLI>PT(TPLI・TPLI2
)...(2).

そこで、上記回路は、この(2)式を実行することによ
シ、除算を不要としたわけである。
Therefore, the above circuit eliminates the need for division by executing equation (2).

したがって、図において、swlを加速時にオンする接
点、SW2を定走行1時にオンする接点、8W3を加速
時にオンする接点とし、倍数器83゜85.86の倍率
を夫々加速時の許容値PTI、定走行時の許容値PT2
、減速時の許容値PT3とすることにより、第1図(2
)に示した通りエレベータ−の状態に応じた異常検出を
行なうことができる。
Therefore, in the figure, swl is a contact that is turned on during acceleration, SW2 is a contact that is turned on during constant driving, and 8W3 is a contact that is turned on during acceleration. Tolerance value PT2 during constant running
, by setting the allowable value PT3 at the time of deceleration, Figure 1 (2
), it is possible to detect abnormalities according to the condition of the elevator.

さらにまた、上記倍数器83,85.86の夫夫に許容
値の上昇値(PH)および下限値(PL)を設定し、夫
々について算出して比較器84で比較判断するか、ある
いは倍数器83,85.86には標準的な許容値を設定
しておき、その算出値を比較器84にて所定の不感領域
を設けて比較判断することにより、第1図(5)に示し
た通り、速度変化率の上限(PH)および下限(P L
)についても異常判断することができる。
Furthermore, the increase value (PH) and the lower limit value (PL) of the allowable value are set for the husbands of the multipliers 83, 85. By setting standard tolerance values for 83, 85, and 86, and comparing and judging the calculated values with a predetermined dead area in the comparator 84, as shown in Fig. 1 (5), , upper limit (PH) and lower limit (P L
) can also be determined to be abnormal.

このようにして異常検出した信号ANを、PIA25を
介してコンピュータ14へ入力することにより、コンピ
ュータ14ではエレベータ−の保護装置を作動して、乗
客の安全を図る。
By inputting the signal AN detected in this manner to the computer 14 via the PIA 25, the computer 14 operates the elevator protection device to ensure the safety of passengers.

以上述べた実施例では、コンピュータ14の外部に専用
の異常検出回路33を設けている。したカッチ、コンピ
ュータ14の負荷率を低減するととができ、また、コン
ピュータ14の異常をも含めた異常検出が可能となる。
In the embodiment described above, a dedicated abnormality detection circuit 33 is provided outside the computer 14. It is possible to reduce the load factor of the computer 14, and also to detect abnormalities including abnormalities of the computer 14.

したがって、上記異常検出信号ANを、コンピュータ1
4へ入力することの外、この信号ANによって直接ブレ
ーキ等の安全装置を作動させることによシ、コンピュー
タ14の異常時にもエレベータ−の安全を図ることがで
きる。
Therefore, the abnormality detection signal AN is transmitted to the computer 1.
In addition to inputting the signal AN into the computer 14, the safety of the elevator can be ensured even in the event of an abnormality in the computer 14 by directly operating a safety device such as a brake using the signal AN.

しかしながら本発明は、このよりな一実施例に限定され
るものではなく、例えば第5図〜第7図の処理を、コン
ピュータ14のプログラムによって実行させることが容
易である。この場合、異常検出のためのハードが減少で
きる反面、その効果も失なわれる。
However, the present invention is not limited to this more specific embodiment, and for example, the processes shown in FIGS. 5 to 7 can be easily executed by a program of the computer 14. In this case, although the hardware for abnormality detection can be reduced, its effectiveness is also lost.

また、第6図に述べたように、割込み信号71の割込み
間隔の間にPG出力パルス間隔時間を1回分だけ測定す
るのではなく、例えば3個のPG出力パルス間隔時間を
検出して、その中で、大きいものと小さいものを除いた
PG出力パルス間隔時間を求め、次の割込み信号71が
入ったあとは、同様にして、比較することにより、エレ
ベータ−の振動などによる誤動作を防止して、安定した
異常検出を行なうことができる。
Furthermore, as described in FIG. 6, instead of measuring only one PG output pulse interval time during the interrupt interval of the interrupt signal 71, for example, three PG output pulse interval times are detected and the PG output pulse interval time is measured. Among them, the PG output pulse interval time excluding large and small ones is calculated, and after the next interrupt signal 71 is input, the same is compared to prevent malfunctions due to elevator vibrations, etc. , stable abnormality detection can be performed.

また、上記実施例では、速度を検出するためにPG出力
パルスの間隔時間をクロック信号を用いて測定すること
により、高精度の検出を可能としている。しかしながら
これに限らず、第8図に示すように、割込み信号71の
間に生じるPG出力パルス58のパルス数を計数するこ
とによっても、実速度を簡単に検出することができる。
Further, in the above embodiment, highly accurate detection is possible by measuring the interval time of PG output pulses using a clock signal in order to detect the speed. However, the present invention is not limited to this, and the actual speed can also be easily detected by counting the number of PG output pulses 58 generated during the interrupt signal 71, as shown in FIG.

以上述べたように、本発明によれば、エレベータ−の異
常を早く検出することができる。したがって、エレベー
タ−の安全性向上に大きく寄与することができる。
As described above, according to the present invention, an abnormality in an elevator can be detected quickly. Therefore, it can greatly contribute to improving elevator safety.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の詳細な説明図、第2図は本発明を適用
するエレベータ−制御装置の一ブロック図、第3図は速
度指令の発生方法説明図、第4図はコンピュータとその
周辺回路図、第5図は本発明による異常検出装置の実速
度検出部の一例図、第6図は第5図の動作説明図、第7
図は本発明による異常検出装置の異常判定部の一例図、
第8図は他の速度検出方法説明図である。 1・・・乗かご、14・・・コンピュータとその周辺回
路、15・・・移相器、33・・・異常検出回路、51
・・・クロッ・り信号、58・・・走行パルス、55,
61.62・・・カウンタ、56,57・・・ラッチ、
81・・・減算器、82・・・乗算器、83,85,8
6・・・倍数器、84・・・比較器、SW1〜SW3・
・・エレベータ−運転状第 1 z (A) l 篤 22 拓 3 凹 (υ) 峙閉 躬 412] 纂 S 口 娯  ら  〔〕 Iρρ06    $tpoip    10//6 
 Jρθfθも 7 口
Fig. 1 is a detailed explanatory diagram of the present invention, Fig. 2 is a block diagram of an elevator control device to which the present invention is applied, Fig. 3 is an explanatory diagram of a speed command generation method, and Fig. 4 is a computer and its surroundings. The circuit diagram, FIG. 5 is an example of the actual speed detection section of the abnormality detection device according to the present invention, FIG. 6 is an explanatory diagram of the operation of FIG. 5, and FIG.
The figure is an example diagram of the abnormality determination section of the abnormality detection device according to the present invention,
FIG. 8 is an explanatory diagram of another speed detection method. DESCRIPTION OF SYMBOLS 1... Car, 14... Computer and its peripheral circuit, 15... Phase shifter, 33... Abnormality detection circuit, 51
... clock signal, 58 ... running pulse, 55,
61.62...Counter, 56,57...Latch,
81... Subtractor, 82... Multiplier, 83, 85, 8
6... Multiplier, 84... Comparator, SW1 to SW3.
・・Elevator operating condition 1st z (A) l atsushi 22 taku 3 concave (υ) face closure 412] 纂 S 口口等 [] Iρρ06 $tpoip 10//6
Jρθfθ is also 7 mouths

Claims (1)

【特許請求の範囲】 ■、 多階床間を走行するエレベータ−において、複数
の時点間における上記エレベータ−の速度差に応じて変
化する変化要素、この変化要素が許容値を越えたことか
ら上記エレベータ−の異常を検出することを特徴とする
エレベータ−の異常検出装置。 2、上記変化要素は、単位時間当りの上記複数時点間に
おける速度差から求まる速度変化率とした特許請求の範
囲第1項記載のエレベータ−の異常検出装置。 3、上記エレベータ−の走行距離に応じたパルスを発生
する手段を備えたものにおいて、第1の時点における上
記パルス間隔時間と、この第1の時点から単位時間後の
第2の時点における上記パルス間隔時間との差から、上
記速度変化率を算出するようにした特許請求の範囲第2
項記載のエレベータの異常検出装置。 4、上記パルス間隔時間は、複数個のパルス間隔時間の
平均値とした特許請求の範囲第3項記載のエレベータ−
の異常検出装置。 5、上記許容値は、エレベータ−の運転状態に応じて変
化させるようにした特許請求の範囲第1項記載のエレベ
ータ−の異常検出装置。 6、上記エレベータ−の走行距離に応じたパルスを発生
する手段を備えたものにおいて、第1の時点における所
定時間内の上記パルス数と、この第1の時点から単位時
間後の第2の時点における上記パルス数との差から、上
記速度変化率を算出するようにした特許請求の範囲第2
項記載のエレベータ−の異常検出装置。 7、上記エレベータ−を制御するデジタルコンピュータ
を備えたものにおいて、このコンピュータとは別に設け
た専用回路により、上記エレベータ−の異常を検出する
ように構成した特許請求の範囲第1項記載のエレベータ
−の異常検出装置。 8、上記エレベータ−を制御するデジタルコンピュータ
を備えたものにおいて、このコンピュータにより、上記
エレベータ−の異常を検出するように構成した特許請求
の範囲第1項記載のエレベータ−の異常検出装置。
[Claims] (1) In an elevator that runs between multiple floors, a variable element that changes depending on the speed difference of the elevator between multiple points in time; An elevator abnormality detection device characterized by detecting an elevator abnormality. 2. The elevator abnormality detection device according to claim 1, wherein the change factor is a speed change rate determined from the speed difference between the plurality of points per unit time. 3. In the elevator equipped with a means for generating pulses according to the traveling distance of the elevator, the pulse interval time at a first point in time and the pulse at a second point in time after a unit time from this first point in time. Claim 2 wherein the speed change rate is calculated from the difference with the interval time.
Elevator abnormality detection device described in Section 1. 4. The elevator according to claim 3, wherein the pulse interval time is an average value of a plurality of pulse interval times.
Anomaly detection device. 5. The elevator abnormality detection device according to claim 1, wherein the permissible value is changed depending on the operating condition of the elevator. 6. In the elevator equipped with a means for generating pulses according to the travel distance of the elevator, the number of pulses within a predetermined time at a first point in time and a second point in time after a unit time from this first point in time. Claim 2, wherein the speed change rate is calculated from the difference between the pulse number and the pulse number.
An abnormality detection device for an elevator as described in Section 1. 7. The elevator according to claim 1, which is equipped with a digital computer for controlling the elevator, and is configured to detect abnormalities in the elevator by a dedicated circuit provided separately from the computer. Anomaly detection device. 8. An elevator abnormality detection device according to claim 1, comprising a digital computer for controlling the elevator, wherein the computer is configured to detect abnormalities in the elevator.
JP56117700A 1981-07-29 1981-07-29 Detector for abnormality of elevator Granted JPS5822283A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56117700A JPS5822283A (en) 1981-07-29 1981-07-29 Detector for abnormality of elevator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56117700A JPS5822283A (en) 1981-07-29 1981-07-29 Detector for abnormality of elevator

Publications (2)

Publication Number Publication Date
JPS5822283A true JPS5822283A (en) 1983-02-09
JPS6341829B2 JPS6341829B2 (en) 1988-08-18

Family

ID=14718134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56117700A Granted JPS5822283A (en) 1981-07-29 1981-07-29 Detector for abnormality of elevator

Country Status (1)

Country Link
JP (1) JPS5822283A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS614610A (en) * 1984-06-15 1986-01-10 Honda Motor Co Ltd Gun drill reamer
WO2005049468A1 (en) * 2003-11-21 2005-06-02 Mitsubishi Denki Kabushiki Kaisha Elevator system
JP4994837B2 (en) * 2004-05-31 2012-08-08 三菱電機株式会社 Elevator equipment

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442024U (en) * 1990-08-08 1992-04-09
JPH04123037U (en) * 1991-04-24 1992-11-06 アルパイン株式会社 operating device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51143243A (en) * 1975-06-02 1976-12-09 Michitaka Osuga Safety device for elevator
JPS556240A (en) * 1978-06-28 1980-01-17 Shinpo Kogyo Kk Digital tachometer
JPS5587956A (en) * 1978-12-26 1980-07-03 Nec Corp Revolution speed detection circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51143243A (en) * 1975-06-02 1976-12-09 Michitaka Osuga Safety device for elevator
JPS556240A (en) * 1978-06-28 1980-01-17 Shinpo Kogyo Kk Digital tachometer
JPS5587956A (en) * 1978-12-26 1980-07-03 Nec Corp Revolution speed detection circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS614610A (en) * 1984-06-15 1986-01-10 Honda Motor Co Ltd Gun drill reamer
JPS64171B2 (en) * 1984-06-15 1989-01-05 Honda Motor Co Ltd
WO2005049468A1 (en) * 2003-11-21 2005-06-02 Mitsubishi Denki Kabushiki Kaisha Elevator system
US7448472B2 (en) 2003-11-21 2008-11-11 Mitsubishi Denki Kabushiki Kaisha Elevator apparatus that detects an accurate running speed of an elevator car that operates over speed
US7575100B2 (en) 2003-11-21 2009-08-18 Mitsubishi Denki Kabushiki Kaisha Elevator apparatus that detects an accurate running speed of an elevator car that operates over speed
JP4994837B2 (en) * 2004-05-31 2012-08-08 三菱電機株式会社 Elevator equipment

Also Published As

Publication number Publication date
JPS6341829B2 (en) 1988-08-18

Similar Documents

Publication Publication Date Title
US7882937B2 (en) Elevating machine control apparatus
KR900000172B1 (en) The control devices of elevator
US4378059A (en) Abnormal elevator speed detector
KR920004309B1 (en) Control device for elevator
JPS602075A (en) Safety device of elevator
JPS5822283A (en) Detector for abnormality of elevator
JP4397721B2 (en) Elevator control device
JPH0416470A (en) Safety device for elevator
KR900003976B1 (en) Control system of elevator
JP4185619B2 (en) Torque monitoring method for inverter control motor in crane
JP2788369B2 (en) Elevator speed monitoring device
JPS6351953B2 (en)
JP2000016711A (en) Protector device for elevator
JPS59144382A (en) Controller for ac elevator
JPH01283079A (en) Braking device for induction motor
JPH03216476A (en) Control device for elevator
JPS61162477A (en) Controller for alternating current elevator
JPS60178175A (en) Controller for speed of elevator
JPS6389094A (en) Predicted stall prevention system for motor drive inverter
JPS60157483A (en) Controller for elevator
JPH0733222B2 (en) Elevator control equipment
JPS61150683A (en) Dc brake system of inverter drive induction motor
JPS60171982A (en) Controller for alternating current elevator
JPH0240587B2 (en)
JPS6253434B2 (en)