JP2932521B2 - Control circuit for liquid crystal display - Google Patents
Control circuit for liquid crystal displayInfo
- Publication number
- JP2932521B2 JP2932521B2 JP22991189A JP22991189A JP2932521B2 JP 2932521 B2 JP2932521 B2 JP 2932521B2 JP 22991189 A JP22991189 A JP 22991189A JP 22991189 A JP22991189 A JP 22991189A JP 2932521 B2 JP2932521 B2 JP 2932521B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- control circuit
- input
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は液晶表示装置の制御回路に係り、機器のリセ
ット信号が入力されている間、液晶に疑似的に交流化さ
れた信号を送り、液晶が破壊されるのを防ぐための制御
回路に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control circuit of a liquid crystal display device, and sends a pseudo-alternated signal to a liquid crystal while a reset signal of a device is being input, thereby causing the liquid crystal to be controlled. The present invention relates to a control circuit for preventing destruction.
従来の技術 従来の液晶表示装置の制御回路について、第３図を参
照しながら説明する。2. Description of the Related Art A conventional control circuit of a liquid crystal display device will be described with reference to FIG.
第３図において、１は液晶表示装置の液晶に交流化信
号を与える本交流化信号発生回路であり、入力端子12に
入力されるリセット信号が偽の状態で入力端子11に同期
信号が入力されると、出力端子13より交流化された信号
を出力し、上記リセット信号が真の状態で上記同期信号
が入力されると本交流化信号発生回路１は初期化され、
出力端子13から交流化されていない直流信号を出力する
構成になっている。In FIG. 3, reference numeral 1 denotes a main AC signal generating circuit for supplying an AC signal to the liquid crystal of the liquid crystal display device. When a reset signal input to the input terminal 12 is false, a synchronizing signal is input to the input terminal 11. Then, an AC signal is output from the output terminal 13, and when the reset signal is true and the synchronization signal is input, the AC signal generation circuit 1 is initialized,
The output terminal 13 is configured to output a non-AC-converted DC signal.
発明が解決しようとする課題 しかしながら、このような従来の液晶表示装置の制御
回路では、第４図に示すように機器のリセットボタンに
物があたってボタンが押され続けた等の原因でリセット
信号が真の状態で入力され続けた場合には、交流化の信
号が発生せず、液晶が交流化されずに直流電圧が印加さ
れ続け、液晶が破壊される恐れがあった。However, in such a conventional control circuit of a liquid crystal display device, as shown in FIG. 4, a reset signal is generated because an object hits the reset button of the device and the button is kept pressed. Is continuously input in a true state, an AC signal is not generated, the DC voltage is continuously applied without the AC of the liquid crystal, and the liquid crystal may be broken.
本発明はかかる点に鑑みてなされたもので、リセット
信号が真の状態で入力されている間、液晶に疑似的に交
流化の信号を送り、液晶が破壊されるのを防ぐ液晶表示
装置の制御回路を提供することを目的としている。The present invention has been made in view of such a point, and while a reset signal is input in a true state, a pseudo AC signal is sent to a liquid crystal to prevent the liquid crystal from being destroyed. It is intended to provide a control circuit.
課題を解決するための手段 上記目的を達成するために本発明はリセット信号によ
り初期化され、同期信号の入力により第１の交流化信号
を発生する第１の交流化信号発生回路と、前記リセット
信号により初期化されず、基準クロック信号の入力によ
り第２の交流化信号を発生する第２の交流化信号発生回
路とを具備し、前記第１の交流化信号と前記第２の交流
化信号と前記リセット信号との入力により前記リセット
信号が偽の状態では前記第１の交流化信号を出力し、前
記リセット信号が真の状態では前記第２の交流化信号を
出力する選択回路とを有する液晶表示装置の制御回路で
ある。Means for Solving the Problems In order to achieve the above object, the present invention is directed to a first AC signal generating circuit which is initialized by a reset signal and generates a first AC signal by input of a synchronization signal; A second alternating signal generating circuit that is not initialized by a signal and generates a second alternating signal in response to input of a reference clock signal, wherein the first alternating signal and the second alternating signal are provided. And a selection circuit that outputs the first AC signal when the reset signal is false by input of the reset signal and the reset signal, and outputs the second AC signal when the reset signal is true. It is a control circuit of the liquid crystal display device.
作 用 本発明は上記した構成により、リセット信号が真の状
態で入力されている間、液晶に疑似的に交流化の信号を
送り、液晶が破壊されるのを防ぐことができるものであ
る。According to the present invention, while the reset signal is input in a true state, the present invention sends a pseudo AC signal to the liquid crystal to prevent the liquid crystal from being destroyed.
実施例 第１図は本発明の一実施例における液晶表示装置の制
御回路を示すブロック図である。第１図において１は本
交流化信号発生回路であって、外部からの同期信号を入
力する入力端子11と、リセット信号を入力する入力端子
12と、液晶用の交流化信号を発生する出力端子13とを有
する。２は疑似交流化信号発生回路であって、外部から
のクロック信号を入力する入力端子21と、液晶用の疑似
交流化信号を出力する出力端子22とを有する。Embodiment FIG. 1 is a block diagram showing a control circuit of a liquid crystal display device according to an embodiment of the present invention. In FIG. 1, reference numeral 1 denotes an AC signal generating circuit, which has an input terminal 11 for inputting an external synchronization signal and an input terminal for inputting a reset signal.
It has an output terminal 13 for generating an alternating signal for liquid crystal. A pseudo-alternating signal generation circuit 2 has an input terminal 21 for inputting a clock signal from the outside and an output terminal 22 for outputting a pseudo-alternating signal for liquid crystal.
３は選択回路であって、前記リセット信号を入力する
入力端子31と、前記出力端子13と接続され、本交流化信
号を入力する入力端子32と、前記出力端子22と接続さ
れ、疑似交流化信号を入力する入力端子33と、液晶用の
交流化信号を出力する出力端子34とを有する。Reference numeral 3 denotes a selection circuit which is connected to the input terminal 31 for inputting the reset signal, the output terminal 13, and connected to the input terminal 32 for inputting the main AC signal, and the output terminal 22, and includes a pseudo AC It has an input terminal 33 for inputting a signal, and an output terminal 34 for outputting an alternating signal for liquid crystal.
以上のように構成された本実施例の制御回路につい
て、以下その動作を説明する。第２図は同実施例におけ
る制御回路のタイミングチャートである。第２図におい
て入力端子31のリセット信号が真の状態では、入力端子
33に入力された疑似交流化信号が液晶用交流化信号とし
て出力端子34から液晶表示装置に出力され、液晶に直流
電圧が印加されるのを防ぐ。前記リセット信号が偽の状
態では、入力端子32に入力された本交流化信号が液晶用
交流化信号として出力端子34から液晶表示装置に出力さ
れ、液晶に対しては本来の交流化が行われる。The operation of the control circuit of the present embodiment configured as described above will be described below. FIG. 2 is a timing chart of the control circuit in the embodiment. In FIG. 2, when the reset signal of the input terminal 31 is true,
The pseudo alternating signal input to 33 is output from the output terminal 34 to the liquid crystal display device as an alternating signal for liquid crystal to prevent the application of a DC voltage to the liquid crystal. In the false state of the reset signal, the main AC signal input to the input terminal 32 is output from the output terminal 34 to the liquid crystal display device as a liquid crystal AC signal, and the original AC is performed on the liquid crystal. .
発明の効果 以上のように、本発明によれば、リセット信号により
初期化される第１の交流化信号発生回路と、前記リセッ
ト信号に関与しない第２の交流化信号発生回路と、第１
の交流化信号と第２の交流化信号とをリセット信号の入
力状態に応じて選択する選択回路とを設けることによ
り、機器のリセットボタンに物があたってボタンが押さ
れ続けた等の原因でリセット信号が真の状態で入力され
続けた場合においても液晶に直流電圧が印加され続ける
ことによる液晶の破壊を防ぐことができる。Effects of the Invention As described above, according to the present invention, the first AC signal generation circuit initialized by the reset signal, the second AC signal generation circuit not related to the reset signal,
A selection circuit for selecting the AC signal and the second AC signal according to the input state of the reset signal is provided to prevent the reset button of the device from being hit by an object and keeping the button pressed. Even when the reset signal is continuously input in a true state, it is possible to prevent the liquid crystal from being broken due to the continuous application of the DC voltage to the liquid crystal.
第１図は本発明の一実施例における液晶表示装置の制御
回路を示すブロック図、第２図は同実施例における制御
回路のタイミングチャート、第３図は従来の液晶表示装
置の制御回路を示すブロック図、第４図は従来の制御回
路のタイミングチャートである。 １……本交流化信号発生回路、２……疑似交流化信号発
生回路、３……選択回路。FIG. 1 is a block diagram showing a control circuit of a liquid crystal display device in one embodiment of the present invention, FIG. 2 is a timing chart of the control circuit in the embodiment, and FIG. 3 shows a control circuit of a conventional liquid crystal display device. FIG. 4 is a timing chart of a conventional control circuit. 1 ... this AC signal generation circuit, 2 ... pseudo AC signal generation circuit, 3 ... selection circuit.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 3/18 G09G 3/36 G02F 1/133 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) G09G 3/18 G09G 3/36 G02F 1/133
Claims (1)
の入力により第１の交流化信号を発生する第１の交流化
信号発生回路と、前記リセット信号により初期化され
ず、基準クロック信号の入力により第２の交流化信号を
発生する第２の交流化信号発生回路とを具備し、前記第
１の交流化信号と前記第２の交流化信号と前記リセット
信号との入力により前記リセット信号が偽の状態では前
記第１の交流化信号を出力し、前記リセット信号が真の
状態では前記第２の交流化信号を出力する選択回路とを
有することを特徴とする液晶表示装置の制御回路。1. A first AC signal generating circuit which is initialized by a reset signal and generates a first AC signal by input of a synchronization signal, and a reference clock signal input which is not initialized by the reset signal A second AC signal generating circuit for generating a second AC signal according to the first and second AC signals, and the reset signal is generated by the input of the first AC signal, the second AC signal, and the reset signal. A control circuit for outputting the first AC signal in a false state, and outputting the second AC signal in a false state of the reset signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22991189A JP2932521B2 (en) | 1989-09-05 | 1989-09-05 | Control circuit for liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22991189A JP2932521B2 (en) | 1989-09-05 | 1989-09-05 | Control circuit for liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0392891A JPH0392891A (en) | 1991-04-18 |
| JP2932521B2 true JP2932521B2 (en) | 1999-08-09 |
Family
ID=16899670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22991189A Expired - Fee Related JP2932521B2 (en) | 1989-09-05 | 1989-09-05 | Control circuit for liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2932521B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017192A (en) * | 2006-07-06 | 2008-01-24 | Funai Electric Co Ltd | Remote controller |
| JP2008017191A (en) * | 2006-07-06 | 2008-01-24 | Funai Electric Co Ltd | Multi-remote controller |
-
1989
- 1989-09-05 JP JP22991189A patent/JP2932521B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0392891A (en) | 1991-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0347901A3 (en) | Digital waveform measuring apparatus having a shading-tone display function | |
| KR970067081A (en) | Liquid crystal display device | |
| KR830005799A (en) | Control output synthesis key signal generator for television receiver | |
| KR930015766A (en) | Sleep timer device for television receiver | |
| JP2932521B2 (en) | Control circuit for liquid crystal display | |
| ES555620A0 (en) | IMPROVEMENTS INTRODUCED IN A TELEVISION SYSTEM TO FORM AN IMAGE IN AN IMAGE PRESENTATION DEVICE | |
| JP2573573B2 (en) | Plasma display | |
| JP2890670B2 (en) | Synchronous operation compatible waveform generator | |
| KR0176543B1 (en) | Sync. signals generating apparatus | |
| KR200197411Y1 (en) | Osd control circuit for monitor | |
| JP3333559B2 (en) | Signal synchronization circuit | |
| KR19980060010A (en) | Control signal generation circuit synchronous with D.I signal | |
| KR940001842Y1 (en) | Selecting circuit for display type | |
| KR920001359Y1 (en) | Image output circuit of monitor | |
| JPH08221041A (en) | Synchronism control circuit for display device | |
| KR930018945A (en) | Locking method and device by remote control | |
| KR910020526A (en) | Vision automatic adjustment circuit | |
| SU1290332A1 (en) | Device for blocking and restarting electronic computers in case of power failures | |
| KR0152930B1 (en) | Circuit for stabilizing sync.signal | |
| JP2622189B2 (en) | Liquid crystal display signal processing circuit | |
| JPS62218989A (en) | Synchronous shift circuit | |
| JPH03486U (en) | ||
| JPS6460155A (en) | Image processor | |
| JPH04204889A (en) | Resetting circuit for lcd display device | |
| JPS6467080A (en) | Superimposing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |