KR920001359Y1 - Image output circuit of monitor - Google Patents

Image output circuit of monitor Download PDF

Info

Publication number
KR920001359Y1
KR920001359Y1 KR2019870023786U KR870023786U KR920001359Y1 KR 920001359 Y1 KR920001359 Y1 KR 920001359Y1 KR 2019870023786 U KR2019870023786 U KR 2019870023786U KR 870023786 U KR870023786 U KR 870023786U KR 920001359 Y1 KR920001359 Y1 KR 920001359Y1
Authority
KR
South Korea
Prior art keywords
square wave
inverting
image output
resistor
inverting terminal
Prior art date
Application number
KR2019870023786U
Other languages
Korean (ko)
Other versions
KR890015270U (en
Inventor
박승환
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019870023786U priority Critical patent/KR920001359Y1/en
Publication of KR890015270U publication Critical patent/KR890015270U/en
Application granted granted Critical
Publication of KR920001359Y1 publication Critical patent/KR920001359Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.No content.

Description

모니터의 영상출력 회로Video output circuit of monitor

제1도는 종래의 모니터 영상출력 회로의 회로도.1 is a circuit diagram of a conventional monitor image output circuit.

제2도는 본 고안에 의한 모니터 영상출력 회로의 회로도.2 is a circuit diagram of a monitor image output circuit according to the present invention.

제3도는 제2도의 각부 파형도.3 is a waveform diagram of each part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 영상출력부 20 : 구형파 발생부10: image output unit 20: square wave generator

30 : 반전증폭부 40 : 모드선택 스위치30: inverted amplifier 40: mode selection switch

50 : 수상관50: the award hall

본 고안은 모니터의 영상출력 회로에 관한 것으로, 특히 모스선택에 따라 영상신호의 레벨반전이 가능한 영상출력회로에 관한 것이다.The present invention relates to an image output circuit of a monitor, and more particularly, to an image output circuit capable of inverting the level of an image signal in accordance with a Morse selection.

최근, 컴퓨터 또는 산업용기에 많은 디스플레이 장치가 사용되고 있다. 디스플레이장치에 사용되고 있는 일반 모니터는 제1도에 도시된 바와같이 영상신호를 영상출력 호로를 통해 수상관의 캐소우드에 인가함으로써 영상신호의 레벨에 따른 전자비임의 증감을 제어하여 화면을 표시한다. 영상출력 회로는 영상신호가 베이스에 가해지는 영상증폭 트랜지스터(Q1)와, 이 영상증폭 트랜지스터(Q1)의 콜렉터 출력을 수상관을 히터 가열에 응답하여 캐소우드에 전달하기 위한 스우칭 트랜지스터(Q2)가 턴온된 상태에서, 영상 증폭 트랜지스터(Q1)의 베이스에 가해지는 영상신호의 레벨이 높아지면 콜렉터전위는 낮아지게 되므로 캐소우드전위가 낮아져서 전자비임의 양이 증가된다. 반대로 영상신호의 레벨이 낮아지면 콜렉터전위는 높아지게 되므로 캐소우드전위가 높아져서 전자비임의 양이 감소된다.Recently, many display devices have been used in computers or industrial machines. As shown in FIG. 1, a general monitor used in a display apparatus displays an image by controlling an increase or decrease of an electron beam according to the level of the image signal by applying the image signal to the cathode of the receiving tube through the image output arc. The image output circuit includes an image amplifying transistor Q1 to which a video signal is applied to the base, and a switching transistor Q2 for transferring the collector output of the image amplifying transistor Q1 to the cathode in response to the heater heating. In the turned-on state, when the level of the image signal applied to the base of the image amplifying transistor Q1 is increased, the collector potential is lowered, so that the cathode potential is lowered, thereby increasing the amount of the electron beam. On the contrary, when the level of the video signal is lowered, the collector potential is increased, so that the cathode potential is increased, thereby reducing the amount of electron beams.

이와같이 영상출력회로에서는 영상신호를 그대로 디스플레이시키고 있는데, 디스플레이 하는 도중에 필요한 부분의 영상화면을 레벨 반전시킬수 있다면 다양한 그래픽효과를 기대할수 있다.In this way, the image output circuit displays the image signal as it is, and various graphic effects can be expected if the image screen of the required part can be level inverted during display.

이와같은 점에 부응하고자 고안된 종래의 영상신호 반전기술로는 영산신호의 소스, 예컨대 컴퓨터용 모니터의 경우에는 중앙처리장치인 CPU에서 소프트웨어적으로 미리 반적된 영상신호를 발생하고 이 반전된 영상신호를 영상출력회로에 공급함으로써 영산신호의 레벨반전기능, 즉 인버스 디스플레이 기능을 수행하는 것이 있었다. 그러나 이 방식은 소프트웨어방식이므로 처리시간이 많이 소요될 뿐만 아니라 하드웨어적으로 구성이 복잡하다는 단점이 있었다.Conventional video signal reversal technology designed to meet such a problem is that the source of the Youngsan signal, for example, in the case of a computer monitor, generates a video signal that is pre-integrated in software from a CPU, a central processing unit, and converts the inverted video signal. In some cases, the inverted display function was performed by supplying the video output circuit to the level inversion function of the zero signal. However, since this method is a software method, it takes not only a lot of processing time but also a hardware configuration.

본 고안의 목적은 상기와 같은 종래기술의 결점을 해소하고자 안출된 것으로서, 영상출력신호에서 모드선택에 의해 영상반전을 할수 있는 모니터의 영상출력 회로를 제공하는데 있다.An object of the present invention is to provide a video output circuit of a monitor that can be reversed by selecting a mode in the video output signal to solve the drawbacks of the prior art as described above.

상기 목적을 달성하기 위하여 본 고안의 모니터 영상출력 회로는 영상출력부 (10)를 통하여 영상신호를 수상관(50)의 캐소우드에 인가하는 모니터의 영상출력회로에 있어서, 수직 및 수평 톱니타(VP)(HP)를 입력하여 상기 영상출력부(10)의 출력신호의 수직 및 수평 귀선 소거구간에 대응하는 펄스폭을 가지는 구형파를 발생하는 구형파 발생부(20); 상기 구형파 발생부(20)의 구형파에 응답하여 상기 영상출력부(10)의 출력신호중 수직 및 수평 귀선소거구간을 제외한 영상신호만을 반전증폭하여 출력하는 반전증폭부(30); 및 상기 영상출력부(10) 및 반전증폭부(30)의 출력을 상기 수상관(50)의 캐소우드에 선택적으로 연결하기 위한 모드선택 스위치 (40)를 구비한 것을 특징으로 한다.In order to achieve the above object, the monitor image output circuit of the present invention has a vertical and horizontal sawtooth in the image output circuit of the monitor that applies the image signal to the cathode of the water pipe 50 through the image output unit 10. A square wave generator 20 for generating a square wave having a pulse width corresponding to a vertical and horizontal blanking interval of the output signal of the image output unit 10 by inputting VP) (HP); An inverting amplifier unit 30 inverting and amplifying and outputting only an image signal except for vertical and horizontal blanking intervals among the output signals of the image output unit 10 in response to the square wave of the square wave generator 20; And a mode selection switch 40 for selectively connecting the outputs of the image output unit 10 and the inverting amplifier unit 30 to the cathode of the water pipe 50.

이하, 첨부한 도면을 참조하여 본 고안을 보다 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

제2도를 참조하면, 본 고안의 영상출력 회로는 기존의 영상출력부(10)와 수상관(50)의 캐소우드 사이에 모드 선택 스위치(40)르 개재시켜 모두선택 스위치 (40)의 공통단자는 캐소우드에 연결하고, 영상출력부(10)의 출력은 모든선택 스위치(40)의 일측단자(a)에 공급되도록 연결한다. 또한, 영상출력부(10)의 출력은 반전증폭부(30)를 통해서 모드선택 스위치(40)의 다른 일측단자(b)에 공급되도록 연결한다.Referring to FIG. 2, the image output circuit of the present invention has a common mode of the all selection switch 40 by interposing a mode selection switch 40 between the existing image output unit 10 and the cathode of the water pipe 50. The terminal is connected to the cathode, and the output of the image output unit 10 is connected to be supplied to one terminal (a) of all the selection switch 40. In addition, the output of the image output unit 10 is connected to be supplied to the other side terminal (b) of the mode selection switch 40 through the inversion amplifier 30.

반전증폭부(30)는 영상출력부(10)의 출력이 저항(R8)을 거쳐서 베이스에 인가되고 저항(R9)을 통해서 에미터가 접지되고, 저항(R10)을 통해서 전원전압(Vcc)에 콜렉터가 접속된 트랜지스터(Q3)로 구성한다. 트랜지스터(Q3)의 콜렉터는 모드선택 스위치(40)의 다른 일측단자(b)에 연결한다. 트랜지스터(Q3)의 에미터에는 구형파 발생부(20)의 출력이 공급되도록 연결된다.Inverting amplifier 30 is the output of the image output unit 10 is applied to the base via the resistor (R8), the emitter is grounded through the resistor (R9), and through the resistor (R10) to the power supply voltage (Vcc) It consists of transistor Q3 to which the collector was connected. The collector of the transistor Q3 is connected to the other terminal b of the mode selection switch 40. The emitter of the transistor Q3 is connected to supply the output of the square wave generator 20.

구형파 발생부(20)는 미도시된 수직편향부 및 수평편향부로 부터 각각 발생되는 톱니파(VP)(HP)를 입력하여 수평, 수직귀선소거 기간에 각각 대응하는 펄스폭을 가진 제1구형파와 제2구형파를 합성한 구형파를 발생한다. 이 구형파는 영상출력부(10)의 정상적인 영상 신호의 수평 및 수직 귀선소거 구간이 반전증폭부(30)를 거치면서 반전되어 벡레벨로 되는 것을 방지하기 위하여 수평 및 수직 귀선소거 구간에는 반전 증폭부(30)의 트랜지스터(Q3)를 차단상태로 만든다. 구형파발생부(20)는 수직귀선소거구간에 해당되는 펄스폭을 가지는 제3도 (b)의 제2구형파를 발생하기위해 소정전압이 비반전단자에 가해지는 연산증폭기(OP1) 및 저항들(R4)(R5)을 구비한다. 저항(R4)를 통해서 연산증폭기(OP1)의 반전단자에 미도시된 수직편향부의 톱니파(VP)를 입력한다. 저항(R5)는 연산증폭기(OP1)의 출력을 반전다단에 피드백 하기위한 것이다.The square wave generator 20 inputs a sawtooth wave (HP) generated from the vertical deflection portion and the horizontal deflection portion, respectively, to form a first square wave having a pulse width corresponding to the horizontal and vertical retrace periods, respectively. Generates a square wave synthesized from two square waves. The square wave includes an inverting and amplifying unit in the horizontal and vertical blanking sections in order to prevent the horizontal and vertical blanking sections of the normal video signal of the image output unit 10 from being inverted and become the back level through the inverting amplifier section 30. The transistor Q3 of (30) is made into a blocking state. The square wave generator 20 may include the operational amplifier OP1 and the resistors in which a predetermined voltage is applied to the non-inverting terminal to generate the second square wave of FIG. 3 (b) having a pulse width corresponding to the vertical blanking interval. R4) (R5) is provided. The sawtooth wave VP not shown in the vertical deflection portion is input to the inverting terminal of the operational amplifier OP1 through the resistor R4. The resistor R5 is for feeding back the output of the operational amplifier OP1 to the inverted stage.

구형파 발생기(20)는 또한 수평 귀선 소거구간에 해당되는 펄스폭을 가지는 제3도의 (c)의 제1구형파를 발생하기 위해 소정전압이 비반전단자에 가해지는 연산증폭기(OP2) 및 저항들(R6)(R7)을 구비한다.The square wave generator 20 also includes the operational amplifier OP2 and the resistors in which a predetermined voltage is applied to the non-inverting terminal to generate the first square wave of (c) of FIG. 3 having a pulse width corresponding to the horizontal blanking interval. R6) (R7).

저항(R6)을 통해서 연산증폭기(OP2)의 반전단자에 미도시된 수평 편향부의 톱니파(HP)를 입력한다. 저항(R7)은 연산증폭기(OP2)의 출력을 반전단자에 피드백하기 위한 것이다. 연산증폭기(OP1) 및 (OP2)의 출력단자 OR결산되어 반전증폭부(30)의 트랜지스터(Q3)의 에미터에 접속된다. 따라서 트랜지스터(Q3)의 에미터에는 제3도 (d)의 합성된 구형파가 가해진다.The sawtooth wave HP, not shown, is input to the inverting terminal of the operational amplifier OP2 through the resistor R6. The resistor R7 is for feeding back the output of the operational amplifier OP2 to the inverting terminal. The output terminals OR of the operational amplifiers OP1 and OP2 are OR-connected and connected to the emitter of the transistor Q3 of the inverting amplifier 30. Therefore, the synthesized square wave of FIG. 3d is applied to the emitter of the transistor Q3.

제3도를 참조하여, 상술한 본 고안의 영상출력회로의 동작을 설명하면, 먼저, 모드선택 스위치(40)의 공통단자가 일측단자 a와 접속되어 있을 때에는, 영상출력부(10)에서 출력되는 제3도 (a)의 영상신호는 그대로 수상관(50)의 캐소우드에 공급된다. 따라서 제3도 (a)파형의 P구간은 수직 귀선소거구간이고, q구간은 수평 귀선 소거구간이다. 그리고 기준선이 흑레벨이다.Referring to FIG. 3, the operation of the image output circuit described above will be described. First, when the common terminal of the mode selection switch 40 is connected to one side terminal a, the image output unit 10 outputs it. The video signal of FIG. 3A is supplied to the cathode of the water pipe 50 as it is. Accordingly, the P section of the waveform of FIG. 3 (a) is a vertical blanking section, and the q section is a horizontal blanking erasing section. And the baseline is the black level.

모드선택 스위치(40)의 공통단자가 다른 일측단자 b와 접속되어 있을 때에는 영상출력부(10)에서 출력되는 영상신호는 반전 증폭부(30)에서 위상반전되어 모드선택 스위치(40)의 다른 일측단자(b)에 공급된다. 이때 반전 증폭부(30)의 트랜지스터(Q3)는 구형파 발생기(20)의 구형파가 에미터에 공급될때에만 차단상태로 되어 전원전압(Vcc)이 b단자에 공급되고, 그외에는 위상반전된 영상신호가 b단자에 공급되게 된다. 따라서, 제3도 (e)파형이 수상관(50)의 캐소우드에 공급된다. 그러므로 수상관(50)에는 정상적인 영상신호의 어두운 부분이 밝게 디스플레이되고 밝은 부분이 어둡게 디스플레이 되게 된다.When the common terminal of the mode selection switch 40 is connected to the other terminal b, the image signal output from the image output unit 10 is phase-inverted by the inverting amplifier 30 so that the other side of the mode selection switch 40 is inverted. It is supplied to the terminal b. At this time, the transistor Q3 of the inverting amplifier 30 is cut off only when the square wave of the square wave generator 20 is supplied to the emitter, so that the power supply voltage Vcc is supplied to the b terminal. Is supplied to terminal b. Accordingly, the waveform of FIG. 3E is supplied to the cathode of the water pipe 50. Therefore, the dark part of the normal video signal is brightly displayed and the bright part is darkly displayed in the water pipe 50.

이상과 같이 본 고안에서는 모니터의 영상출력 회로에 간략한 회로를 추가하여 반전된 영상신호를 얻고 모드선택 스위치로 정상적인 영상신호와 반전된 영상신호를 선택함으로써 디스플레이 화면의 레벨반전을 손쉽게 달성 할수 있다.As described above, in the present invention, the inverted video signal is obtained by adding a simple circuit to the video output circuit of the monitor, and level inversion of the display screen can be easily achieved by selecting a normal video signal and an inverted video signal with a mode selection switch.

Claims (2)

영상출력부(10)를 통하여 영상신호를 수상관(50)의 캐소우드에 인가하는 모니터의 영상출력회로에 있어서, 수직 및 수평 톱니파(VP)(HP)를 입력하여 상기 영상출력부(10)의 출력신호의 수직 및 수평 귀선소거구간에 대응하는 펄스폭을 가지는 구형파를 발생하는 구형파 발생부(20); 상기 구형파발생부(20)의 구형파에 응답하여 상기 영상출력부(10)의 출력신호중 수직 및 수평 귀선소거 구간을 제외한 영상신호만을 반전증폭하여 출력하는 반전증폭부(30); 및 상기 영상출력부(10) 및 반전증폭부(30)의 출력을 상기 수상관(50)의 캐소우드에 선택적으로 연결하기 위한 모드선택 스위치(40)를 구비한 것을 특징으로 하는 모니터의 영상출력회로.In the video output circuit of the monitor for applying the video signal to the cathode of the water pipe 50 through the video output unit 10, the vertical and horizontal sawtooth (VP) (HP) is input to the video output unit 10 A square wave generator 20 for generating a square wave having a pulse width corresponding to vertical and horizontal blanking intervals of the output signal; An inverting amplifier unit 30 inverting and amplifying only an image signal except for vertical and horizontal blanking sections among the output signals of the image output unit 10 in response to the square wave of the square wave generator 20; And a mode selection switch 40 for selectively connecting the outputs of the image output unit 10 and the inverted amplifier unit 30 to the cathode of the water pipe 50. Circuit. 제1항에 있어서, 상기 구형파발생기(20)는 소정전압기 비반전 단자에 가해지고, 저항(R4)을 통해서는 상기 수직 톱니파(VP)가 반전단자에 가해지고, 저항(R5)를 통해서는 그의 출력이 상기 반전단자에 피드백되는 연산증폭기(OP1)와, 소정전압이 비반전단자에 가해지고, 저항(R6)을 통해서는 상기 수평톱니파(HP)가 반전단자에 가해지고, 저항(R7)을 통해서는 그의 출력이 상기 반전단자에 피드백되는 연산증폭기 (OP2)를 구비하고, 상기 연산증폭기(OP1)(OP2)의 출력단자를 연결한 것을 특징으로 하는 모니터의 영상출력회로.The method of claim 1, wherein the square wave generator 20 is applied to the non-inverting terminal of the predetermined voltage, the vertical sawtooth wave (VP) is applied to the inverting terminal through the resistor (R4), and through the resistor (R5) The operational amplifier OP1 whose output is fed back to the inverting terminal, a predetermined voltage is applied to the non-inverting terminal, the horizontal sawtooth wave HP is applied to the inverting terminal through the resistor R6, and the resistor R7. And an operational amplifier (OP2) whose output is fed back to the inverting terminal, and connected to the output terminals of the operational amplifier (OP1) (OP2).
KR2019870023786U 1987-12-30 1987-12-30 Image output circuit of monitor KR920001359Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870023786U KR920001359Y1 (en) 1987-12-30 1987-12-30 Image output circuit of monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870023786U KR920001359Y1 (en) 1987-12-30 1987-12-30 Image output circuit of monitor

Publications (2)

Publication Number Publication Date
KR890015270U KR890015270U (en) 1989-08-12
KR920001359Y1 true KR920001359Y1 (en) 1992-02-22

Family

ID=19271043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870023786U KR920001359Y1 (en) 1987-12-30 1987-12-30 Image output circuit of monitor

Country Status (1)

Country Link
KR (1) KR920001359Y1 (en)

Also Published As

Publication number Publication date
KR890015270U (en) 1989-08-12

Similar Documents

Publication Publication Date Title
KR930024445A (en) Nonlinear Image Signal Processor Using Pixel Analysis
KR900019002A (en) Combination circuit
KR940010823A (en) Comberance Compensation Device
KR900017293A (en) Audio and video switching device
KR970031997A (en) Video display device with on-screen display and its brightness control method
GB1009029A (en) Improvements in character display apparatus
KR920001359Y1 (en) Image output circuit of monitor
KR930015892A (en) Contour Compensator
KR840005642A (en) Video signal processing system
US5933129A (en) Signal waveform display system
KR860002197A (en) Automatic tube bias system
NL8801319A (en) DEVICE FOR SENDING A PICTURE TUBE.
US3706905A (en) Deflection compensation system
US4698681A (en) Dual intensity video circuit
JPH06197381A (en) Video signal processing unit
KR950010554A (en) Half Blanking Processing Circuit for On Screen Display
US3988634A (en) Controlled storage level for a storage cathode-ray tube
GB1332597A (en) Vector generator
KR200224853Y1 (en) Monitor with signal processor
US2887575A (en) Television transmission system
KR970005939B1 (en) Monitor on screen display
KR0137062Y1 (en) Self-diagnosis circuit of unknown signal on monitor
JP3131301B2 (en) Video signal processing device
KR940001842Y1 (en) Selecting circuit for display type
KR100335064B1 (en) Apparatus for controlling video of Monitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980123

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee