JP2928015B2 - Multiple resistance element structure - Google Patents

Multiple resistance element structure

Info

Publication number
JP2928015B2
JP2928015B2 JP4050096A JP5009692A JP2928015B2 JP 2928015 B2 JP2928015 B2 JP 2928015B2 JP 4050096 A JP4050096 A JP 4050096A JP 5009692 A JP5009692 A JP 5009692A JP 2928015 B2 JP2928015 B2 JP 2928015B2
Authority
JP
Japan
Prior art keywords
resistor
substrate
resistance element
electrodes
element structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4050096A
Other languages
Japanese (ja)
Other versions
JPH05251220A (en
Inventor
雅之 根来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4050096A priority Critical patent/JP2928015B2/en
Publication of JPH05251220A publication Critical patent/JPH05251220A/en
Application granted granted Critical
Publication of JP2928015B2 publication Critical patent/JP2928015B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、チップ多連抵抗器、ネ
ットワーク抵抗器、ハイブリッドIC等における多連抵
抗素子構造の改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a multiple resistor element structure in a chip multiple resistor, a network resistor, a hybrid IC and the like.

【0002】[0002]

【従来の技術】一般に多連抵抗素子は、多数の抵抗素子
が一定間隔を置いて配列されたものであり、チップ多連
抵抗器、ネットワーク抵抗器、ハイブリッドIC等に採
用されている。例えばチップ多連抵抗器は、図6(外観
斜視図)及び図7(図6の線A−Aにおける断面図)に
示すような構造である。この抵抗器は、対の電極11と
抵抗体15で構成された抵抗素子が2つ連なったもの
で、例えばアルミナ基板10と、基板10の対向両側に
一定間隔を置いて並設された二対の電極11と、各対の
電極11を接続する抵抗体15と、抵抗体15と電極1
1の一部を被覆する保護外装19とを備える。電極11
は、基板10の上面に設けられた対の内部電極12a、
12bと、この内部電極12a、12bにそれぞれ連続
すると共に基板10の側面に設けられた側面電極13
a、13bとからなる。又、保護外装19は、アンダー
コートガラス17と、オーバーコートガラス18とから
なる。
2. Description of the Related Art Generally, a multiple resistance element is one in which a large number of resistance elements are arranged at regular intervals, and is used for a chip multiple resistance element, a network resistor, a hybrid IC, and the like. For example, a chip multiple resistor has a structure as shown in FIG. 6 (an external perspective view) and FIG. 7 (a cross-sectional view along line AA in FIG. 6). This resistor is formed by connecting two resistive elements each composed of a pair of electrodes 11 and a resistor 15, for example, an alumina substrate 10, and two pairs arranged at regular intervals on both sides of the substrate 10 opposite to each other. Electrode 11, a resistor 15 connecting each pair of electrodes 11, a resistor 15 and the electrode 1
And a protective sheath 19 that covers a part of the cover 1. Electrode 11
Are a pair of internal electrodes 12a provided on the upper surface of the substrate 10,
12b, and a side electrode 13 continuous with the internal electrodes 12a and 12b and provided on the side of the substrate 10.
a and 13b. Further, the protective exterior 19 includes an undercoat glass 17 and an overcoat glass 18.

【0003】[0003]

【発明が解決しようとする課題】上記のような抵抗器で
は、その構造上、内部電極12a、12bと抵抗体15
は各抵抗素子毎に独立形成されており、抵抗素子間には
何も形成されない部分が存在し、この部分(即ち基板1
0の表面)と抵抗体15には段差(高低差)が生ずる。
そして、保護外装19は両素子に共通のため、保護外装
19には段差に応じた凹部ができ、完成後の製品におけ
る保護外装19の表面平滑性が損なわれることになる
(図7参照)。このような抵抗器は、普通は図8に示す
ように、実装機の吸着ノズル40内のエア41で吸引し
て基板に実装するが、抵抗器の表面が平坦でないと、吸
着ノズル40の先端面と保護外装19の表面との間に隙
間が発生する。このため、吸引されなかったり、十分な
吸引が行われなかったりし、基板に対する実装率が悪く
なる。
In the above resistor, the internal electrodes 12a and 12b and the resistor 15
Are formed independently for each resistance element, and there is a part where nothing is formed between the resistance elements.
A step (a height difference) occurs between the resistor 15 and the surface of the resistor 15.
Since the protective case 19 is common to both elements, a concave portion corresponding to the step is formed in the protective case 19, and the surface smoothness of the protective case 19 in the completed product is impaired (see FIG. 7). As shown in FIG. 8, such a resistor is usually mounted on a substrate by suctioning with air 41 in a suction nozzle 40 of a mounting machine, but if the surface of the resistor is not flat, the tip of the suction nozzle 40 A gap is generated between the surface and the surface of the protective case 19. For this reason, suction is not performed, sufficient suction is not performed, and the mounting rate on the substrate is deteriorated.

【0004】このようなことは、チップ多連抵抗器に限
らず、ネットワーク抵抗器やハイブリッドIC等にも当
て嵌まることである。従って、本発明の目的は、多数の
抵抗素子を配列してなる各種製品の表面平滑性を向上さ
せることができる多連抵抗素子構造を提供することにあ
る。
[0004] This applies not only to multiple chip resistors, but also to network resistors, hybrid ICs, and the like. Therefore, an object of the present invention is to provide a multiple resistance element structure that can improve the surface smoothness of various products in which a large number of resistance elements are arranged.

【0005】[0005]

【課題を解決するための手段】前記目的を達成するため
に、本発明の多連抵抗素子構造は、従来の構造におい
て、各対の電極と抵抗体とで構成される抵抗素子と抵抗
素子との間に、抵抗体と基板表面との段差を埋めるため
の補填層を設けたことを特徴とする。各抵抗素子間に設
けた補填層により、基板表面の凹凸がほぼなくなるた
め、保護外装の表面も平滑になる。従って、基板への実
装時に吸着ノズルのエアで吸引した場合、エア漏れを起
こさず、ノズルの吸着性が良くなる。
In order to achieve the above-mentioned object, a multiple resistance element structure according to the present invention comprises, in a conventional structure, a resistance element comprising a pair of electrodes and a resistor, and A filling layer for filling a step between the resistor and the substrate surface is provided between the first and second resistors. Since the compensation layer provided between the resistance elements substantially eliminates irregularities on the surface of the substrate, the surface of the protective exterior also becomes smooth. Therefore, when the air is sucked by the suction nozzle at the time of mounting on the substrate, no air leakage occurs, and the suction property of the nozzle is improved.

【0006】補填層は、抵抗体と基板表面との段差を埋
めることができればよいが、補填材が抵抗体や電極(内
部電極)に重なって形成されると、表面平滑性効果が弱
くなったり、抵抗体のトリミング工程で不具合が発生し
たりする可能性があるので、できるだけ補填層が抵抗体
や内部電極に重ならないように注意する必要がある。こ
の意味からも、チップ多連抵抗器では、補填材として
は、比較的粘度の高いガラスペーストが適している。
又、ネットワーク抵抗器やハイブリッドICの場合は、
補填材をガラスペーストにする必要はなく、樹脂等で代
用可能である。補填層を設けてネットワーク抵抗器やハ
イブリッドICの表面を平滑にすることで、モールドタ
イプの実装機を使用することができ、都合がよい。
It is sufficient that the filling layer can fill the step between the resistor and the substrate surface. However, if the filling material is formed so as to overlap with the resistor and the electrode (internal electrode), the surface smoothness effect may be weakened. Since there is a possibility that a trouble occurs in the trimming process of the resistor, it is necessary to pay attention so that the filling layer does not overlap the resistor and the internal electrode as much as possible. For this reason, a glass paste having a relatively high viscosity is suitable as a filler in the multiple chip resistor.
In the case of a network resistor or hybrid IC,
It is not necessary to use a filler as a glass paste, and a resin or the like can be used instead. By providing the supplementary layer and smoothing the surface of the network resistor or the hybrid IC, a mold type mounting machine can be used, which is convenient.

【0007】[0007]

【実施例】以下、本発明の多連抵抗素子構造を実施例に
基づいて説明する。図1は、その一例としてチップ多連
抵抗器の要部断面図を示す。この抵抗器の外観は図6に
示す一般的なものと変わらず、内部構造が従来と異な
る。従って、同じ構成要素には同一符号を付してある。
この抵抗器は、前述したように、アルミナ基板10と、
基板10の対向両側に設けられた対の電極11と、電極
11を接続する抵抗体15と、抵抗体15と電極11の
一部を被覆する保護外装19とを備える。そして、電極
11は、基板10の上面に設けられた内部電極12a、
12bと、この内部電極12a、12bにそれぞれ導通
する側面電極13a、13bとからなり、保護外装19
は、アンダーコートガラス17とオーバーコートガラス
18とで構成される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a multiple resistance element structure according to the present invention will be described based on embodiments. FIG. 1 is a sectional view of a main part of a chip multiple resistor as an example. The appearance of this resistor is not different from the general one shown in FIG. 6, and the internal structure is different from the conventional one. Therefore, the same components are denoted by the same reference numerals.
This resistor includes, as described above, the alumina substrate 10,
It includes a pair of electrodes 11 provided on opposite sides of the substrate 10, a resistor 15 for connecting the electrodes 11, and a protective sheath 19 covering a part of the resistor 15 and the electrodes 11. The electrode 11 includes an internal electrode 12a provided on the upper surface of the substrate 10,
12b and side electrodes 13a and 13b which are electrically connected to the internal electrodes 12a and 12b, respectively.
Is composed of an undercoat glass 17 and an overcoat glass 18.

【0008】本発明の特徴である補填層16は、内部電
極12a、12bと抵抗体15とで構成される抵抗素子
間に設けられ、抵抗体15と基板10の表面との段差を
埋める作用を有する。補填層16を設けることで、基板
10の表面上の凹凸が殆ど無くなるため、保護外装19
の表面は図1のように平坦になる。この結果、この抵抗
器を基板に実装する場合、図2において実装機の吸着ノ
ズル40のエア41で抵抗器を吸引しても、表面が平滑
であるからエア41が隙間から漏れるようなことはな
く、ノズルの吸着性が向上する。
[0008] The filling layer 16 which is a feature of the present invention is provided between the resistive elements composed of the internal electrodes 12 a and 12 b and the resistor 15, and has a function of filling a step between the resistor 15 and the surface of the substrate 10. Have. By providing the supplementary layer 16, there is almost no unevenness on the surface of the substrate 10.
Has a flat surface as shown in FIG. As a result, when this resistor is mounted on the substrate, even if the resistor is sucked by the air 41 of the suction nozzle 40 of the mounting machine in FIG. 2, the air 41 does not leak from the gap because the surface is smooth. In addition, the suction property of the nozzle is improved.

【0009】次に、上記チップ多連抵抗器の製造につい
て簡潔に述べる。まず、図3の(a)において、アルミ
ナ基板10に予め縦横に施されたブレイク用スリット2
0、21に沿って、基板10上に図のようなパターンで
内部電極材を印刷・焼成し、一定間隔を置いた対の内部
電極12a、12bを形成すると共に、電極12a間と
電極12b間に円形孔22を穿設する。
Next, the production of the chip multiple resistor will be briefly described. First, in FIG. 3A, the breaking slits 2 previously formed on the alumina substrate 10 vertically and horizontally are formed.
The internal electrode material is printed and fired on the substrate 10 in a pattern as shown in the figure along the lines 0 and 21 to form a pair of internal electrodes 12a and 12b at regular intervals, and between the electrodes 12a and 12b. , A circular hole 22 is formed.

【0010】次いで、同図の(b)に示すように、各対
の内部電極12a、12bに重なるように抵抗ペースト
を印刷し、これを焼成して内部電極12a、12bを接
続する抵抗体15を形成する。これにより、内部電極1
2a、12bと抵抗体15からなる抵抗素子が構成され
る。その後、両抵抗素子間にガラスペーストを印刷・焼
成し、補填層16とする〔同図の(c)参照〕。勿論、
この補填層16は抵抗体15と基板10の表面との段差
を埋めるためのもので、形成時に内部電極12a、12
bや抵抗体15に重ならないようにする。
Next, as shown in FIG. 1B, a resistor paste is printed so as to overlap with each pair of internal electrodes 12a and 12b, and baked to form a resistor 15 for connecting the internal electrodes 12a and 12b. To form Thereby, the internal electrode 1
A resistance element composed of 2a, 12b and the resistor 15 is configured. Thereafter, a glass paste is printed and baked between the two resistive elements to form a supplementary layer 16 (see (c) of FIG. 3). Of course,
The supplementary layer 16 is for filling a step between the resistor 15 and the surface of the substrate 10, and forms the internal electrodes 12 a, 12 a at the time of formation.
b and the resistor 15.

【0011】そして、図4の(d)において、内部電極
12a、12bの一部、抵抗体15及び補填層16を覆
うようにガラスペーストを印刷・焼成し、アンダーコー
トガラス17(図中の斜点線部分)とする。続いて、各
抵抗体15の抵抗値を所定値にするために、例えばレー
ザ光照射によりトリミングをアンダーコートガラス17
上から行う〔同図の(e)参照〕。このレーザトリミン
グによって、抵抗体15とアンダーコートガラス17に
は、溝25、25’が形成される。
Then, in FIG. 4D, a glass paste is printed and fired so as to cover a part of the internal electrodes 12a and 12b, the resistor 15 and the supplementary layer 16, and the undercoat glass 17 (in FIG. (Dotted line). Subsequently, in order to set the resistance value of each resistor 15 to a predetermined value, trimming is performed by, for example, irradiating a laser beam to the undercoat glass 17.
It is performed from above (see (e) of FIG. 3). By this laser trimming, grooves 25 and 25 ′ are formed in the resistor 15 and the undercoat glass 17.

【0012】次に、アンダーコートガラス17上に更に
ガラスペーストを印刷・焼成し、オーバーコートガラス
18とし、ガラス17、18からなる保護外装19を形
成する〔同図の(f)参照〕。この後、図5の(g)に
示すように、基板10に施してあるスリット20、21
から分割して個々の抵抗器とし、各抵抗素子に対して内
部電極12a、12bにそれぞれ接続された側面電極1
3a、13bを形成し、更に製品として仕上げる。
Next, a glass paste is further printed and baked on the undercoat glass 17 to form an overcoat glass 18, and a protective sheath 19 made of the glass 17, 18 is formed (see (f) in the figure). Thereafter, as shown in FIG. 5G, the slits 20 and 21 formed in the substrate 10 are formed.
From the side electrodes 1 connected to the internal electrodes 12a and 12b for each resistance element.
3a and 13b are formed and finished as a product.

【0013】なお、上記実施例はチップ多連抵抗器に関
するものであるが、ネットワーク抵抗器やハイブリッド
ICでも同様に補填層を設けることで、同等の作用効果
が得られる。
Although the above embodiment relates to a multiple chip resistor, the same effect can be obtained by providing a supplementary layer in a network resistor or a hybrid IC.

【0014】[0014]

【発明の効果】以上説明したように、本発明の多連抵抗
素子構造は、各抵抗素子間に抵抗体と基板表面との段差
を埋めるための補填層を設けたため、チップ多連抵抗器
やネットワーク抵抗器等の製品の表面が平滑になり、製
品を基板に実装する時に使用する実装機のノズル吸着性
が良くなる。このため、基板に対する実装率が高くな
り、部品の不良率が低減する。
As described above, in the multiple resistance element structure of the present invention, a complementary layer for filling the step between the resistor and the substrate surface is provided between each resistance element. The surface of a product such as a network resistor becomes smooth, and the nozzle suction of a mounting machine used when mounting the product on a substrate is improved. For this reason, the mounting rate on the substrate is increased, and the defective rate of components is reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例に係るチップ多連抵抗器の要
部断面図である。
FIG. 1 is a cross-sectional view of a main part of a multiple chip resistor according to an embodiment of the present invention.

【図2】図1に示す抵抗器を実装機の吸着ノズルで吸引
した時の図である。
FIG. 2 is a diagram when the resistor shown in FIG. 1 is sucked by a suction nozzle of a mounting machine.

【図3】図1に示す抵抗器の製造の第1〜第3工程図で
ある。
FIG. 3 is a first to third process charts for manufacturing the resistor shown in FIG. 1;

【図4】図1に示す抵抗器の製造の第4〜第6工程図で
ある。
FIG. 4 is a fourth to sixth process charts for manufacturing the resistor shown in FIG. 1;

【図5】図1に示す抵抗器の製造の第7工程図である。FIG. 5 is a seventh process chart for manufacturing the resistor shown in FIG. 1;

【図6】一般的なチップ多連抵抗器の外観斜視図であ
る。
FIG. 6 is an external perspective view of a general chip multiple resistor.

【図7】図6の線A−Aにおける断面図である。FIG. 7 is a sectional view taken along line AA in FIG. 6;

【図8】図7に示す抵抗器を実装機の吸着ノズルで吸引
した時の図である。
FIG. 8 is a diagram when the resistor shown in FIG. 7 is sucked by a suction nozzle of a mounting machine.

【符号の説明】[Explanation of symbols]

10 アルミナ基板 11 電極 12a、12b 内部電極 13a、13b 側面電極 15 抵抗体 16 補填層 17 アンダーコートガラス 18 オーバーコートガラス 19 保護外装 DESCRIPTION OF SYMBOLS 10 Alumina substrate 11 Electrode 12a, 12b Internal electrode 13a, 13b Side electrode 15 Resistor 16 Filler layer 17 Undercoat glass 18 Overcoat glass 19 Protective exterior

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板上に、対の電極を一定間隔を置いて並
設し、各対の電極を接続する抵抗体を設け、抵抗体と電
極の一部を被覆する保護外装を施した多連抵抗素子構造
において、 各対の電極と抵抗体とで構成される抵抗素子と抵抗素子
との間に、抵抗体と基板表面との段差を埋めるための補
填層を設けたことを特徴とする多連抵抗素子構造。
1. A multi-layer structure comprising: a pair of electrodes arranged side by side at regular intervals on a substrate; a resistor for connecting each pair of electrodes; and a protective sheath covering a part of the resistor and the electrodes. In the continuous resistance element structure, a supplementary layer for filling a step between the resistor and the substrate surface is provided between the resistor and the resistor formed by each pair of electrodes and the resistor. Multiple resistance element structure.
JP4050096A 1992-03-09 1992-03-09 Multiple resistance element structure Expired - Fee Related JP2928015B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4050096A JP2928015B2 (en) 1992-03-09 1992-03-09 Multiple resistance element structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4050096A JP2928015B2 (en) 1992-03-09 1992-03-09 Multiple resistance element structure

Publications (2)

Publication Number Publication Date
JPH05251220A JPH05251220A (en) 1993-09-28
JP2928015B2 true JP2928015B2 (en) 1999-07-28

Family

ID=12849537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4050096A Expired - Fee Related JP2928015B2 (en) 1992-03-09 1992-03-09 Multiple resistance element structure

Country Status (1)

Country Link
JP (1) JP2928015B2 (en)

Also Published As

Publication number Publication date
JPH05251220A (en) 1993-09-28

Similar Documents

Publication Publication Date Title
JPH07106729A (en) Manufacture of thick film circuit component
JP3756612B2 (en) Structure of chip resistor and manufacturing method thereof
JP2928015B2 (en) Multiple resistance element structure
JP4730805B2 (en) Thick film chip capacitor and manufacturing method thereof
JPH08310028A (en) Thermal head
JPH04372101A (en) Square-shaped chip resistor and its manufacture
JP2570815Y2 (en) Multiple chip resistors
JP2887581B2 (en) Chip type electronic components
JP3766493B2 (en) Structure of chip resistor and manufacturing method thereof
JP3443943B2 (en) Manufacturing method of electronic circuit components
JP3769859B2 (en) Resistor and manufacturing method thereof
JPH028772Y2 (en)
JP2003037001A (en) Chip resistor and manufacturing method therefor
JPS6248573A (en) Thick film type thermal recording head
JPS61244565A (en) Thick film type thermal head
JP3574258B2 (en) Network electronic component and method of manufacturing the same
JP2979290B2 (en) Chip type resistor and manufacturing method thereof
JPH02140934A (en) Semiconductor device
JPS6045095A (en) Method of producing thick film multilayer board
JPH0722221A (en) Production of fixed resistor
JPS62243349A (en) Hybrid integrated circuit substrate
JPH0695592B2 (en) Method of manufacturing thick film hybrid integrated circuit
JPS5948914A (en) Method of producing thick film composite part
JPS6060749A (en) Manufacture of hybrid integrated circuit
JPH07202376A (en) Circuit board having resistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees