JP2925152B2 - 集積回路を備えたデータ・キャリアの信頼性テスト方法 - Google Patents

集積回路を備えたデータ・キャリアの信頼性テスト方法

Info

Publication number
JP2925152B2
JP2925152B2 JP63508280A JP50828088A JP2925152B2 JP 2925152 B2 JP2925152 B2 JP 2925152B2 JP 63508280 A JP63508280 A JP 63508280A JP 50828088 A JP50828088 A JP 50828088A JP 2925152 B2 JP2925152 B2 JP 2925152B2
Authority
JP
Japan
Prior art keywords
memory
data
data carrier
key
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63508280A
Other languages
English (en)
Other versions
JPH02501961A (ja
Inventor
エフィング，ヴォルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GEE AA OO G FUYUURU AUTOMATSUIOON UNTO ORUGANIZATSUIOON MBH
Original Assignee
GEE AA OO G FUYUURU AUTOMATSUIOON UNTO ORUGANIZATSUIOON MBH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GEE AA OO G FUYUURU AUTOMATSUIOON UNTO ORUGANIZATSUIOON MBH filed Critical GEE AA OO G FUYUURU AUTOMATSUIOON UNTO ORUGANIZATSUIOON MBH
Publication of JPH02501961A publication Critical patent/JPH02501961A/ja
Application granted granted Critical
Publication of JP2925152B2 publication Critical patent/JP2925152B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3234—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving additional secure or trusted devices, e.g. TPM, smartcard, USB or software token
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/26—Testing cryptographic entity, e.g. testing integrity of encryption key or encryption algorithm
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/56—Financial cryptography, e.g. electronic payment or e-cash

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Business, Economics & Management (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Business, Economics & Management (AREA)
  • Strategic Management (AREA)
  • Theoretical Computer Science (AREA)
  • Accounting & Taxation (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)
  • Credit Cards Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、メモリーおよび論理装置、ならびにデータ
の入出力要素を有する少なくとも１つの集積回路を備え
たデータ・キャリアの信頼性（真正性：以下本文におい
て信頼性の用語は真正性を意味する）をテストする方法
に関する。
個々の機械で検出可能な各証書の特性を用いて、デー
タ・キャリア、即ち有価証書あるいは類似の金銭的な所
産の信頼性をテストすることはこれまで公知であった。
もし個々の特性即ち特徴が非常な技術的努力を払って
のみ偽造し得る特徴でありかつ各有価証書の特徴である
ならば、高度の安全基準を得る。このような個々の特性
は、例えば、製作のばら付きにより調製中にほとんど生
じることのない資質であり得る。
この点に関して、独国特許公開明細書24 58 705号
は、色彩および印刷特性、使用されたインクの厚さ、用
紙寸法あるいは用紙の特性を有価証書または銀行券の個
々の特性として測定することを提起している。自動的に
計測された個々の特徴は、暗証化された形態で証書に記
憶することができる。信頼性テストの間、個々の特性は
再び計測され、最初のテストにおいて決定され証書に記
憶された照合値との同一性についてテストされる。
別の提案（EP112 461）によれば、製造公差により変
動する個々の特徴として、この公知の提案における識別
カードに設けられたマイクロ波アンテナの特定の特性を
計測して集積回路の非接触操作を可能にする。計測され
る電気的に計測可能な量は、例えば、各アンテナに特有
の反射特性である。この計測された量は、秘密のアルゴ
リズムを介して１つのコード番号に暗証化され、この番
号が以降の信頼性テストのため集積回路のメモリーの照
合値として蓄積される。
この提起された方法においては、唯一の周辺装置の特
徴であるマイクロ波アンテナが、集積回路を有するデー
タ・キャリアの信頼性を判定するために計測される。こ
の回路自体は、この特徴を介する不正操作から保護され
ていない。就中、ここで提起された方法は、カードとテ
スト装置との間の対話がマイクロ波アンテナの如き適当
な接続要素を介して非接触的に生じる識別カードにおい
てのみ用いることができる。
今日実際に使用され、またおよらくは予見し得る将来
においても使用される集積回路を有する識別カードの大
部分は、従来の導電接触を用いて接触的に操作される。
このような接触方法は、たしかに技術的に実現が遥かに
容易でありかつ安価でる。
本発明が基礎とする問題は、認識操作を行なう時更に
信頼でき、かつ集積回路を備えた実質的に全てのデータ
・キャリアに対し使用することができる集積回路を備え
たデータ・キャリアの信頼性をテストする方法を提起す
ることにある。
この問題は、本発明によれば、文尾の請求の範囲の特
徴部分に記載される諸特徴によって解決される。
本発明は、集積回路生産に介在する完全主義と常に増
大する微小化、および基本材料の常に改善される品質お
よび純度にも拘らず、集積回路自体が依然として同じ型
式および同じ機能の回路から明瞭に区別できる「微細構
造」における特性の検出を可能にするという驚くべき発
見に基いている。このため、回路自体は、信頼性の特徴
として使用される一般条件を満たす各個の回路の個々の
データ特性を得ること可能にする。
信頼性テストのため使用される特性を選定する際、こ
れが生産技術、材料等の公差による各チップの「微細構
造」における充分な「個性」を有し、適正な労力による
計測技術により検出でき、温度の如き外部のパラメータ
から独立するかあるいは隔離でき、何回でも異なる場所
で如何なる問題もなく計測できかつ以前に取得され記録
された計測結果と比較できることを確認しなければなら
ない。
集積回路自体の１つ以上の個々の特性がテストされる
ため、このテスト方法を操作しようとする偽造者はチッ
プ自体に対しこれらの操作を行なわねばならず、このた
めには、例え目的を完全に実現し得ても、チップ技術分
野の膨大な知識および技術的習熟を必要とする。
本発明は、シミュレータ回路からの保護を達成するた
めその形式、レイアウト等により分類し得る許りではな
く、主として回路の生産中の製造のばら付きから結果と
して生じかつ各個の回路を個々に特徴付ける固有量を決
定し得ることをも示す。このような特徴は、例え対応す
るチップ技術の知識を有しこれに習熟する偽造犯人でも
真似ることは一般に不可能である。
回路の信頼性を証明するための回路の特に有利な固有
量は、例えば、個々のメモリー・セルに対するE2PROM
（EEPROM）メモリーにおいて必要とされる異なる最小限
度のプログラミング時間である。特に説明が容易なこの
事例は、回路の信頼性を判定するための対応する計測お
よびテスト法と共に、本発明を詳細に示すのに役立と
う。
これらEEPROMメモリーは益々多数が使用されるが、こ
れはおそらくは今日使用される集積回路を有するデータ
・キャリアの大部分において継続する傾向である。これ
らのメモリーは、非揮発性であり、電気的に多重のプロ
グラムが可能であり、かつ消去可能なメモリーである。
EEPROMメモリー・セルの固有の特徴は、薄い絶縁層に
よりその周囲から電気的に隔離された電荷区域を有し、
これによりこの区域に対して絶縁層を介し電荷を与え、
ここで蓄積しかつ再び電荷を放出するため「トンネル効
果」を利用できることである。
集積回路の個々のメモリー・セルの絶縁層は、例えば
各層の厚さおよび材料の品質または純度、および半導体
材料の同質性およびドーピング量、等における製造公差
によりある範囲内で非一様（ランダム）に変動する。こ
れらのパラメータにおける小さな変化でさえトンネル電
流の強さに大きな影響を及ぼすため、プログラム状態か
ら消去状態およびその逆の方向にメモリー・セルを切換
えるために必要な時間にある程度の変動がある。
従って、実施においては、常に監視せねばならずかつ
必要な最も長いプログラミング時間に合せたプログラミ
ング時間を規定する。このようにして、変化されるべき
全てのセルが確実にこの期間内に荷電されあるいは消去
されるに充分な長さとなる。
しかし、もし例えば８つのメモリー・セルからなるメ
モリー列（「メモリー・ワード」とも呼ばれる）を論理
値「０」から論理値「１」へ同時にプログラムして、プ
ログラミングの過程においてセルが「０」から「１」へ
切換わる順序および可能な限りスキュー時間を観察する
ならば、各メモリー・ワードに典型的な個々の「スイッ
チング・パターン」を得ることができる。
驚くべきことには、各メモリー・ワードがそれ自体の
スイッチング・パターンを持つこと、および各個のメモ
リー・ワード（メモリー列）のこのスイッチング・パタ
ーン特性が常に各プログラミング過程において同じ形態
で現れることが示された。
このようにして、このスイッチング・パターンは、メ
モリー・ワード間ばかりでなく回路間も非一様に変動す
るとともに、簡単な計測技術を用いて正確に再現し得る
回路の個々の特徴となる。
このような事実の故に、この特徴は集積回路の信頼性
（真正）の判定のため特に適している。
信頼性の特徴として用いることができる集積回路の別
の固有量は、例えば静的あるいは動的な入力特性であ
り、これは特に破壊範囲において回路間で大幅に変動
し、従って回路の特徴適な特性を構成する。同じ形式お
よび設計の集積回路におけるデータ回線、例えばバス回
線においては、チップの微細構造における差異に基く個
々に異なる遅れを充分な分解能を以て検出することがで
きる。これらの差異は、絶対適な遅れの計測により個々
の特性を得るため検出することができる。しかし、計測
技術に照して、１つの情報を並行処理用に設計されいく
つかの（８あるいは16の）ビットを含む１つのバス回線
へ同時に割当てることはより簡単である。ビット毎に、
即ち回線毎に変化する遅れの相対的計測により、各バス
回線の遅れ特性を決定することができる。ここでもま
た、回路の製造公差が回路において特徴的かつ不変であ
る遅れ特性を結果として生じることになる。
しかし、本発明の更に別の実施態様によれば、チップ
の表面構造を走査することもまた可能であり、これによ
り研摩しないチップの場合には、専ら鋸切り（sawing）
プロセスにより構成された背面がこの目的のため使用さ
れよう。
製造過程を通して生じる無作為の変化し得ない一義的
な特徴を利用するこれらの実施例と共に、集積回路に対
して一旦使用されると同じ形態で模倣することができず
またこのため特定の回路の個々の特徴として用いること
ができる無作為の構造を慎重に（意図的に）挿入するこ
とも可能である。このような特徴としては、例えば、チ
ップ内あるいはチップ上に置かれた無作為の表面構造を
持つ金属コーティングがある。従って、望ましくはいく
つかの場所での抵抗値の測定を介して、表面構造を「読
取る」ことができる。
本発明の解決法は、チップ・カードが使用されるほと
んど全ての技術的および商業的領域における信頼性テス
ト方法をもたらす可能性を提供する。データ・キャリア
が用いられる領域は、一般に、信頼性の特徴をテストす
るためどれだけの労力が経済的に妥当であるかを判定す
る。従って、この特徴は一般的に、この目的のためおよ
び必要とされる特定の安全レベルに必要なテストの労力
に対する観点を以て選定される。本発明は、集積回路の
適当なメモリー、制御および論理装置を用いて選定され
た個々の特徴のみでなくその評価に照しても多数の変更
態様を得ることを可能にする。このため、データ・キャ
リアの特定の利用領域および必要とされる安全レベルに
応じて、特に適合する個々の特徴を選定しかつ評価する
ことができるのである。
集積回路の信頼性を立証する個々の特徴は、用途に応
じて暗証（暗号）化させる暗証化されない形態で、チッ
プ自体あるいは外部、例えばホストに格納することがで
きる。信頼性テストの間、データはチップ自体、端末あ
るいはホストにおいて比較することができる。また、こ
れらの特徴をカード特有の形態でカードに格納すること
により、チップをそのキャリア即ちカードに結合するこ
ともできる。例えば、チップを特徴付けるデータをカー
ドの信頼性特徴とリンクし、そして（または）これらを
一緒に格納することによって、カードとチップの双方を
明瞭に検出可能にすることができる。
また、システムにおいてチップに対するこの信頼性の
特徴の使用方法に種々の可能性があり、例えばこれをユ
ーザがカードの使用毎に一緒に入力しなければならない
キー番号に処理するか、あるいはこれを他のデータ、例
えばカードのデータあるいは集積回路のデータを暗証化
するためのキーとして使用する。
望ましい実施態様においては、望ましくはメモリー装
置に接続されたマイクロプロセッサの形態の集積回路を
備えたデータ・キャリアは、これら個々の特徴を判定す
るための計測（測定）手段、ならびに暗証（暗号）化手
段が設けられ、またキーを形成するため他の電気的に格
納されたデータにより決定された特徴を組合せるための
手段が設けられる。マイクロプロセッサ、計測手段、暗
証化手段、キーい形成手段およびメモリーが全てICモジ
ュール（チップ）に集積されることが望ましい。
内部の計測手段により判定される特徴は、初期化中即
ちチップまたはチップを含むカードがユーザに対して発
行される前にのみ、平文で出力でき、後のテストのため
の変更不能で模倣不可能な「一連番号」として保護され
た環境（ホスト）に格納できることが望ましい。この目
的のために、チップはカードおよび（または）ソフトウ
ェア側においてこのデータ出力が１つの一義的な操作に
おいてのみ実施可能でありその後特性が１つのキーの形
成または暗証化のため内部でのみ使用できるような方法
で設計されている。例えば、これらのデータに対する出
力回線は、データの伝送後回復不能な状態で遮断される
内部ヒューズによって与えることができる。
この初期化は、個々の特性の記録のみならず、必要な
暗証化プログラム、キーまたはキーの断片およびデータ
（カード・データ等）のカードのメモリーに対するロー
ドをも含み得る。個別化、即ちおそらくは初期化プロセ
スとは独立的な第２のプロセスの間、カード所有者のデ
ータはメモリーに加えられ、ホストに格納された個々の
特徴が特定の所有者に対して割当てられる。もしこれが
対応するキーを処理するならば、このカードはシステム
の系列および信頼性についてオン・ライン、オフ・ライ
ン、あるいは任意にオンまたはオフ・ラインでテストす
ることができる。
オン・ラインの信頼性テストのための実施例によれ
ば、集積された計測装置および暗証化装置を備えたカー
ドは、例えば全てのカードで異なるかあるいは１つのシ
ステム、期間、銀行等の全てのカードで均等であるキー
が更にロードされる。カードの信頼性がテストされる取
引においては、このキーはチップにおいて決定された特
徴の暗証化のため使用され、また暗証化されたデータは
回線を経てホストへ送られる。次いでこのキーを処理す
るホストは、これらのデータを解読してこれらを関連す
るカードに対して格納された特徴と比較することができ
る。
暗証化の結果が取引毎に同じであることを防止するた
め、暗証中に可変データ、例えばホストにより送られる
乱数、日付けおよび（または）取引データを含むことが
望ましい。
同様に、このカードはまた、対話の相手が信頼できる
ことを確認するため暗証化のための乱数をメインフレー
ムに対して送ることもできる。
これらの特徴は一般にある期間のある限度内で変化し
得る製造公差から得られる無作為データであるため、予
め定めた程度までの偏差はデータのテスト中に受入れら
れる。２つのデータ・セットにおける類似性を検出する
は方法は、例えば種々の相関法の形態で周知である。時
間的な変化が確認されるならば、これは例えばメインフ
レームにおけるデータに格納された特徴セットを突合わ
せることにより、以降のテストのため記録することがで
きる。
信頼性テストおよび（または）識別システムにおける
これらの個々の特徴の別の使用方法は、キーを形成する
ための入力データとしてである。しかし、この場合、特
徴が正確に再現できるように計測可能であることが必要
であり、もし可能ならば、最終的に補正できない時間的
変化を受けない必要がある。もし１ビットのみが特徴セ
ットあるいはこれから形成されるキーにおいて変更され
るならば、これは既に完全に異なる暗証化の結果をもた
らす。特徴の同一性は、例えば、もしEEPROMセルのプロ
グラミング時が特徴として作用するならば、評価される
セルの適当な事前の選択により、あるいは計測された値
の所定の値への補正を一定時間後に可能にする別に格納
された検査桁により得ることができる。外部からアクセ
スできないメモリー領域における初期化の間決定される
特徴の別の電子的な記憶により、事前テストにおいて同
一性を確認することができる。
望ましい一実施態様においては、これらの個別の特徴
がチップに電子的に格納された値（オフセット）と組合
されて、後にいずれかのデータの暗証化のため使用され
るキーを形成する。カードの初期化の間生成されてチッ
プに格納されるこのオフセットは、特徴との組合せの後
複数のカード、例えば１つの銀行または信用会社の全て
のカードに対すると同じものである１つのキーが得られ
る。これらの１つ以上のキーは、次に、１つ以上の公の
メインフレームあるいは取引端末（現金引き出し機、PO
S端末、等）に組込まれ、望ましくはカードおよびメイ
ンフレームまたは端末が相互に暗証化されたデータを交
換（初期接続）することによって相互に識別できるよう
にする。この信頼性テストがメインフレームに格納され
た特徴を用いる代りに「広範な（グローバル）」キーの
使用を含むため、この方法は特にオフラインのテストに
適している。
データの暗証化のため、DESアルゴリズムまたは公用
（公開）キー・アルゴリズムの如き公知のアルゴリズム
を使用することができる（Meyer,Matyas著「暗証法：コ
ンピュータ・データ保全における新しい次元」（J.Vile
y ＆ Sons社、141〜165頁、New York1982年刊）、R.Sha
mir,Adelman著「ディジタル署名および公用キー暗証化
システムを得る方法」（Communication of the ACM、第
21号、120〜126頁、1978年刊）。
望ましい実施態様の以降の記述においては、用途の事
例が公用キー・アルゴリズムを用いて示される。
暗証化あるいはキー形成のための入力パラメータとし
てのチップのこれらの個々の特徴の使用は、例え外部者
が何等かの方法でハードウェアまたはソフトウェアに照
してチップのメモリー内容の読取りができても、カード
の複製が可能なための全ての情報は依然として取得でき
ないという利点を特に有する。暗証化のための情報ある
いはキー情報全体を手に入れるためには、個々の特徴を
形成するためのシステムを更に調べなければならない、
即ち、特定の特性システムの形式（EEPROMセル、バス回
線、等）および更に処理するたの特徴の計測、評価およ
び変換の方法を見出さなければならない。
このように、電子的に格納されたデータを技術的に判
定することをのみ目的とする単なるチップ分析は、通常
の電子的記憶とは技術的に完全に異なる方法における秘
密情報の一部の「格納」の故に、本発明のオペレーティ
ング・システムの場合には成功に至らないのである。
他の利点および有利な応用については、図面に関して
本発明の記述を考察することで見出すことができよう。
第１図は、集積回路を有する識別（ID）カードを示す
図、 第２図は、EEPROMセルの断面図、 第3a図乃至第3c図は、種々の段階即ち書込み（ａ）、
消去（ｂ）および読取り（ｃ）におけるEEPRMセルの回
路図、 第4a図乃至第4f図は、本発明の方法によるEEPROMセル
の荷電の時間的変化を示す図、 第５図は、異なるプログラミング時間を計測するため
の概略ブロック図、 第６図は、そのためのプロセス・シーケンスを示す
図、 第7a図乃至第7c図は、計測結果を示すグラフ、 第８図は、計測結果の概要表 第９図は、計測結果の別の概要表、 第10図は、オンライン信頼性テストのための初期化時
における本発明のシステム要素、カードおよびメインフ
レームを示す概略図、 第11図は、テスト段階（オンライン）におけるこれら
システム要素を示す図、 第12図は、オン／オフライン信頼性テストのための初
期化時における本発明のシステム要素、カードおよびメ
インフレームを示す概略図、 第13図は、オンライン・テスト時におけるシステム要
素、カードおよび端末を示す図、および 第14図は、オンライン・テスト時におけるシステム要
素、カードおよび端末を示す図である。
第１図は、例えば、現金によらない振替えにおいて使
用される如き、建物または施設に入るための資格カー
ド、あるいは本人であることの証拠として使用される如
き身分証明カード１の概略図を示している。このカード
は一般に、フィールド２にカード所持者の名前、顧客番
号等および例えば一連のカード番号の如きユーザと関連
するデータを有する。フィールド３は、例えば、カード
発行機関におけるデータが印刷される。このカードは更
に、外部の周辺装置（テスト装置）との接触面５を介し
て電気的に接続することができるカードの内部に埋め込
まれたICチップ４（点線で示される）を有する。この集
積回路は、制御回路および処理回路、および１つ以上の
メモリーを含み、このメモリーはEEPRM型の主記憶装
置、即ち非揮発性の電気的に多重プログラム可能かつ消
去可能なメモリーである。
本発明の望ましい実施態様によれば、メモリー・セル
毎に異なるプログラミング時間が決定されて各個のチッ
プを特徴付けるデータを生じ、これらのデータは個々の
信頼性の特徴として処理され格納される。このような特
徴の決定のためある記憶領域を空いた状態で保持するこ
とは必要ない。占有領域あるいは未占有領域を使用する
ことができ、これによりメモリー内容が既に占有された
領域の評価のためのみにこの特徴の決定時に他の場所に
一時的に格納されなければならない。技術的および物理
的背景および計測および評価方法については、以下にお
いて更に詳細に説明する。
第２図は、浮遊ゲート型のEEPROMセル６の断面図を示
している。この形式の場合は、異なるドーピング（Ｐ、
Ｎ＋）を施したシリコン基層７がその上に、所謂浮遊ゲ
ートと呼ばれる酸化物層８により分離された導電性層領
域を載置する。この浮遊ゲートは更に別の導電層10が挿
入されており、その頂部即ち制御ゲートは浮遊ゲートと
は異なり直接電気的に駆動することができる。書込みま
たは消去動作の間、対応して極性付けられた電圧差が頂
部即ち制御ゲート10とＮ＋領域との間に形成される時、
電子はＮ＋領域から浮遊ゲートまで通り抜けここに蓄積
される。反対の極性の場合には、電子は浮遊ゲートから
除去される（「消去操作」）。このトンネル作用につい
ては、ファウラー−ノルドハイム機構によって説明でき
る。浮遊ゲートにおいて蓄積される電子が大きな格子の
欠陥その他の擾乱により逃げ得ることによりメモリー・
セルを放電させる可能性最小限に押えるため、浮遊ゲー
トをＮ＋領域から分離する絶縁層が小さな領域17に保持
されトンネル作用を可能にする。有効なトンネル領域を
減少させることは、この領域に存在する大きな格子の欠
陥の可能性を低減する。
本例におけるような浮遊ゲート型のEEPROMメモリーの
みが使用できる訳ではなく、電子が非導電性物質に貯え
られる点で浮遊ゲート型とは基本的に異なるMNOS型の如
き他の形式のEEPROMメモリーもまた使用される。
第3a図乃至第3c図は、種々のスイッチング段階、即ち
書込み、消去および読取りにおけるEEPROMセルの基本回
路図を示している。各EEPROMセル11の選択的な駆動を可
能にするため、このセルは実際のメモリー・トランジス
タ12のみでなく選択トランジスタ13も含む。これらのト
ランジスタの回路は第３図に示されている。
書込み操作（第3a図）： 書込み操作においては、一般に20Vであるプログラ
ミング電圧Uppがプログラミング回線14へ加えられ、こ
れらは荷電トランジスタの頂部即ち制御ゲートへ流れ
る。この同じ電圧は選択回線15へ加えられ、電圧０が回
線16に加えられて列を定義する間、この電圧が対応する
メモリー・ワードを駆動して選択トランジスタを開路す
る。メモリー・トランジスタにおけるこれらの電圧差の
故に、電子がこの浮遊ゲートに通り抜けここに蓄積され
る。適当な数の電子がこの浮遊ゲートに達すると、この
トランジスタは非導通状態となる。
消去操作（第3b図） 消去装置においては、電圧の極性が然るべく反転さ
れ、即ち、0Vの電圧がプログラミング回線14に加えられ
るが、20Vの電圧は回線16に加えられて列を定義する。
逆の極性の電圧差の故に、電子はこの時この浮遊ゲート
から隣接するＮ＋領域へ通り抜ける。
読取り操作（第3c図）： 読取操作においては、例えば5Vの電圧が全ての回線
（プログラミング回線、選択回線および列を定義する回
線）に加えられ、トランジスタの状態、即ち導通状態か
非導通状態かが適当な補助要素（図示せず）を介して検
出される。
各セルに対する有効なプログラミング時間、即ち必要
数の電子を浮遊ゲートに運ぶ、即ちこれをリークしてト
ランジスタを遮断即ち開路させるに必要な時間は、絶縁
層の厚さ、その面積、その内部構造等に依存し、これに
よりこの内部構造が就中トンネル電流に影響する障壁の
電位カーブを決定する。これらの量は、避け難い製造公
差および材料の不均一性の故にセル毎に異なるため、こ
のような有効プログラミング時間もまたセル毎に異な
る。これらの異なるプログラミング時間は、例えばクロ
ックによる方法でプログラミング過程を実施することに
より、またクロック・パルス間の特定のセルの状態を調
べることによって検出することができる。
第4a図は、これを行なうための適当な手順の概略図を
示している。同図では、プログラミング電圧Uppが時間
に対してプロットされている。全てのセルがある最小の
プログラミング時間を要するため、比較的長いプログラ
ミング・パルスが最初に時間t0とt1との間で生じ得る。
この「遅れ時間」が過ぎると、プログラミングがt1とt2
との間の期間において遮断され、次いで短いプログラミ
ング・パルスが継続する。
第4b図は、これと平行に、再び非常に略図的な状態で
第１の選択されたセルの荷電状態の時間的な変化を示し
ている。プログラミング電圧が加えられる時この電荷の
状態が増大し、ここで時間t9の後荷電トランジスタの導
通あるいは非導通状態を決定する閾値を超える。このカ
ーブの勾配は、既に述べたように、酸化物層の厚さ、純
度、有効トンネル面積の如きパラメータによって影響を
受けるトンネル電流の大きさに依存する。
第4c図は、同様に時間の関数として第２のセルの電荷
の状態を示している。このセルは、既に時点t5において
閾値QSに達している。製造公差、材料およびこのセルの
異なる構造的特徴等により、トンネル電流はこれより大
きくなり、電荷の状態はこのため早く達する。１つのメ
モリー列のセルが切換え動作する種々の時点を検出する
ため、個々のプログラミング・パルス間のメモリー・セ
ルの特定の状態を検出する。
第4d図に示されるように、メモリー列は時点11、
12、、等において読取られ、これらの時点はプログラミ
ング・パルスの間隔にある。
第4e図は、第１のメモリー・セルにおいて論理値
「１」が読取り時点15のみにおいて通知されるが、第２
のセルは既に読取り時点13（第4f図）において論理値
「１」を表示していることを示している。
簡単にするため、僅かな数のプログラミングおよび読
取りパルスしかしこの非常に略図的な表示においては示
されていない。実際には、EEPROMセル毎に約10乃至50ミ
リ秒である総プログラミング時間が、望ましくは100乃
至200のプログラミング・パルスに分割されて、個々の
セルの切換え時間を必要な分解能で検出することを可能
にする。
第５図は、計測操作のため必要な装置を持つカードお
よび周辺装置のブロック図を示す。カード・ユニット20
は、１つの制御ロジック21を持ち、その後にメモリー23
の個々のメモリー・セル24を選択的に駆動するためのア
ドレス指定ロジック22がある。この駆動動作は、アドレ
ス指定されるべきメモリー列の特定の行および列を決定
する適当なデコーダ25、26を介して生じる。データ回線
27を介して、データは制御ロジックによってメモリーに
入力されあるいはこれから読取られる。
同図に示されたカードは、例えば６つの外部接続部、
即ちＴ（クロック）、I/O（データの入出力）、Ｒ（リ
セット）、Upp（プログラミング電圧）、Ucc（供給電
圧）、Uss（接地）を有する。あるカードにおいては、
プログラミング電圧Uppが最初に生成され、その結果外
部の電力が余分となる。
これらの外部接続部は、周辺装置即ちテスト装置28の
制御ロジック29と接続される。この制御ロジックを介し
て、他の装置19からの指令およびデータ（書込み／消去
指令、アドレス等）がカードへ送られる。この周辺装置
はまた、長さにおいて更にプログラム可能な書込みおよ
び消去パルスを生成するためのパルス・ゼネレータ（パ
ルス発生器）30を有する。最後に、周辺装置は、カード
から読取られたデータが記録されるカウンタおよびメモ
リー・ユニット32を有する。
第６図は、フローチャートの形態で計測のため履歴シ
ーケンスを示している。このプロセスの初めに、評価さ
れるメモリー・セルが最初に消去される（41）。この消
去操作は別の読取り（42）により調べられ、もしメモリ
ーが必要な程度まで消去さていなかったならば、この消
去操作は繰返される（43）。さもなければ、装置32に置
かれたカウンタが０を課され（44）、このメモリー・セ
ルが比較的長く続くプログラミング・パルスにより最初
に予めプログラムされる。この事前プログラミング・パ
ルスの持続時間は、この行におけるメモリー・セルを切
換えるためには不充分な如きものである。このことは、
メモリー・セルの別の読取りによって後のステップにお
いて調べることができ、カウンタの読み０と結合された
実際の読取り信号が装置32のメモリーに記録される。後
続のステップでは、カウンタの読みは１だけ増進され
（46）、このプログラミング過程は短い期間接続される
（47）。この短いプログラミング・パルスに続いて、メ
モリー・セルが再び読出され（48）、データ内容がメモ
リー・ユニット32に記憶されたその時の読みと共に読出
される（49）。ステップ46乃至49は、全てのメモリー・
セルが新しい状態（電荷の状態）に達するまで繰返され
る（50）。この計測過程から得たデータは、例えば表に
表わすことができる。
第８図は、EEPROMメモリー列の本発明の評価の間得た
計測結果の表を示している。表１は、最初の列における
カウンタの読みを示し、次いでこのカウンタの読みにお
いて読出された問題のメモリー列のデータ内容を示して
いる。８つの位置が、ワードとも呼ばれるこのメモリー
列８つのメモリー・セルと対応する。本表は、カウンタ
の読出しまで再プログラミングが行なわれず、74番目の
実行即ちカウンタの読み74に至って４番目のメモリー・
セルが論理値「１」に切換わったことを示す。更に２回
の実行後に、メモリー・セル６がカウンタ読出し76にお
いて切換った。このように、切換え時間が各メモリー・
セル毎に記録される。メモリーの状態における変化が実
際に生じたデータ記録のみが問題となるため、この表は
直ちにあるいは後で縮少することができる。
第８図の表２は、縮少されたデータ記録を示してい
る。これは、メモリー・セルの１つが切換わるカウンタ
読みのみを記憶している。その時のメモリー内容のみが
リストさせるのではなく、別の列において切換えが生じ
たカウンタの読み間の差異もリストされている。ここで
評価されるメモリー・ワードにおいては、切換えがカウ
ンタの読み74、76、85、95、100および116において生
じ、これによりこのメモリー・ワードのメモリー・セル
（１乃至８）が以下の順序、即ち５、７、３、４、６、
１、２、８の順序で切換った。
第7a図はこの計測結果のグラフによる表示であり、メ
モリー・セル１乃至８が横座標に記録され、特定のメモ
リー・セルが再びプログラムされたカウンタの読みは縦
座標に記録される。この「スイッチング・パターン」
は、各メモリー・ワードの回路図の特徴であってワード
毎に変化するが、新しいプログラミング過程毎のその個
々の回路図を保持するものである。
このように、これは各メモリー・ワードを特徴付けて
その基本的記述が外部からの影響を受け得ないという典
型的な特徴である。温度の如き環境のパラメータは全て
のセルに同じ過程の影響を及ぼすため、これらのパラメ
ータは縦座標における全体的なシフトおよびおそらくは
カーブの区間の圧縮または伸張をもたらすに過ぎない
が、明瞭な特性を変化させ得ない。
第7b図および第7c図は、２つの他のメモリー・セルに
おけるこのような明瞭なスイッチング・パターンを示し
ている。これらのメモリー・セルに対して計測されたデ
ータは、第９図に示される表に要約される。
メモリーの以後の信頼性テストのため、これらの回路
図の特徴が記憶され、用途に応じてこれを行なう方法が
異なる。このため、１つの行におけるメモリー・セルの
切換えの履歴の順序を知れば充分であろう。上記の表１
あるいは第7a図に示されたメモリー・セルにおいては、
この順序は番号順５、７、３、４、６、１、２、８とな
ろう。一方、この番号順に加えてずれの時点を記録する
ことができる。これは、ここに述べた事例において下記
の数列を生じることになる。即ち、 （5,0）；（7,2）；（3,9）；（4,4）；（6,1）；（1,
6）；（2,5）；（8,16） 各対の最初の番号はメモリー・セルを表わし、２番目の
番号は前の再プログラミング下等と比較した差異を示
す。カウンタの読み即ちこれらの差異は、既に述べたよ
うに周囲温度における変化の如き環境の影響による異な
る時点で計測される時全体としてシフトを生じ得るた
め、データの処理あるいは比較の実施の際適当な措置
（商の形成、スケーリング等）をとることによりこれら
のシフトを排除することができる。例えば公知の相関計
算を用いて、格納された切換えパターンに対するその時
計測された切換えパターンの類似性を明瞭に検出するこ
とができる。
EEPRMメモリーの更に別の明瞭な特徴は、例えば、ほ
とんど同時に切換わる複数のメモリー・ワードであるこ
とが望ましいメモリー・セルの記録である。例えば第８
図または第９図に示されるメモリー列においては、これ
らは最初のメモリー・ワードにおけるセル４および６、
２番目のメモリー・ワードにおけるセル１、２、６およ
び３番目のメモリー・ワードのセル３、４および６とな
ろう。
用途に応じて、ある特性を記録することができ、これ
により無論これらの特性と共に評価されるべきメモリー
・セルのアドレスを記録しなければならない。メモリー
自体は非常に多数のメモリー列を含むため、どのメモリ
ー・セルが信頼性の決定のため使用されるかの選択は、
任意あるいは秘密のキーに従って行なうことができ、そ
の結果外部の者にはどのメモリー・セルが信頼性の判定
のため評価されるかは判らない。この選定はまた、メモ
リー列の切換えパターンに照して行なうことができ、そ
の結果例えば明瞭に構成されたスイッチング・パターン
を有するメモリー列のみが評価されるが、メモリー・セ
ルが全て非常に短い期間内に切換わる他のメモリー列は
この選定から外される。
もし例えば切換えの履歴の順序のみを注目するなら
ば、ほとんど同時に切換わる２つのセルが反復される計
測の間その順序を逆にすることができることを確認しな
ければならない。もし読出し電圧における公差のみによ
るならば、メモリー・セルは１つの機会において導通状
態、また別の機会に非導通状態に規定されるおそれがあ
る。
別の計測法によれば、１つのメモリー・ワードの全て
のメモリー・セルの略々半分を再びプログラミングする
ため必要な平均プログラミング時間を最初に決定する。
もしプログラミング時間のこの「半分」の後メモリー内
容を読出すならば、このメモリー内容は特にこのワード
の数値を有する。第7a図に示される如きスイッチング・
パターンを持つメモリー・ワードの場合は、この平均プ
ログラミング時間は95クロック・パルスの時間に略々対
応することになる。もしこのメモリー・ワードがその時
クロックされる必要がないこの期間に放電された後荷電
されるならば、このメモリー・ワードの以後の読出しは
下記の２進情報、即ち、１、１、０、１、０、１、０、
１、を生じ、即ちメモリー・セル１、２、４、６および
８が切換わるが、メモリー・セル３、５および７は依然
としてその元の状態を有する。もし読出し電圧を増減す
るならば、メモリー・セル４および６が読出し電圧に応
じてメモリー・トランジスタの導通状態または非導通状
態を通知するため、これらメモリー・セルは丁度遮断領
域にあることを更に検出することができる。
個々のEEPROMメモリーのプログラミング時間を評価す
るためのここに述べた方法は、特に、アナログ・データ
を処理する必要がなくかつテスト装置とチップ間の対話
が既に存在する外部の接続回線を介して生じ得るという
利点を有する。従って、例えば、光学的な走査のための
別の装置を必要としない。従って、これは、集積回路の
個々の特性を判定するための、変化不能かつ不明瞭でな
い方法で各回路を識別する容易な計測法となる。
以下においては、集積回路の個々の特徴を含むオンラ
インおよび（または）オフライン操作においてカードの
信頼性テストが可能なシステムの事例を示す。
第10図は、カード51の重要な構成要素、即ちカード51
の初期化のためホスト52と接続されるこのカードの回路
を略図的に示している。
このカードは、外部からアクセス可能な領域と、秘密
の情報、キー等を格納するためのアクセス不能な領域と
からなるメモリー53を含む。このカードはまた、メモリ
ー53のEEPROMセルのプログラミング時間の如き個々の特
徴を決定するための計測回路54を有する。計測回路54
は、この目的のためメモリー53と接続され、計測された
データの処理、これらデータの内部テスト、等のための
手段を更に持つことができる。第10図には示されない制
御回路を介して、この計測回路54または評価されるある
EEPROMセルを選定するようにプログラムすることができ
る。回線56〜56aが計測回路から出力まで伸び、回線56a
は後で破壊可能なヒューズ57を含む。このヒューズもま
た、特徴の出力を検査し特に初期化プロセスの後はこれ
を阻止する外部からアクセス不能な変更不能メモリーに
おける適当な保護ビットをセットすることにより置換が
可能である。このような手段は、例えば独国「明細書」
第11 14 049号から基本的に公知である。第２の回線5
6〜56bは、これもコードに置かれた暗証化装置60まで伸
びている。このコードの更に別の要素は、これまた回線
59を介して暗証化装置60と接続されるレジスタ58であ
る。第１の外部アクセス回線61はこのレジスタ58まで伸
び、第２の回線62はデータ・メモリー53まで伸びてい
る。全ての上記の電子装置は、集積回路装置の構成要素
であることが望ましい。
ホストは、主記憶装置63、乱数ゼネレータ64、暗証化
装置65およびコンパレータ66を有する。
カードの初期化の間、個々の特徴Ｍ、例えばあるEEPR
OMメモリー・セルの個々に異なるプログラミング時間は
計測装置54によって判定され、回線56〜56aを介してチ
ップ・カードとリンクされたホストへ送られる。ここ
で、特徴Ｍは回線67を介して主記憶装置へ送られ、保護
された環境に格納する。ユーザと関連するデータおよび
使用のため必要なプログラムがカードに格納される時カ
ードの固有化と同時に行なうことができる。この初期化
の間、キーＫが同時にホストからカードのメモリーへ送
られる。このキーは、保護回線68〜68a〜62を介してカ
ードのメモリーへ送られる。このキーＫは、後でカード
とホストとの間の通信を保護するため役立つ。初期化プ
ロセスの間、回線56aはヒューズ57を焼失させることに
よりカード内で遮断され、その結果計測装置54により保
持される特徴は回線56bのみを介して暗証化装置60に達
することでき、もやは外部からは取出すことはできなく
なる。
第11図は、取引中のカード検証モードにおけるカード
およびホストを示している。このオンライン検証中、カ
ードは再び内部計測装置54によりメモリー53の個々の特
徴を判定し、これから得たデータを暗証化装置60へ送
る。第２の入力において、動的な時間的に変化する量、
例えばホストにおける乱数ゼネレータ64により生成さ
れ、レジスタ58に一時的に格納することができる乱数RN
が、回線59を介して暗証化のため得ることができる。乱
数の代りに、常に変化する量として日時あるいは取引日
を暗証中に含めることができる。この暗証は、格納され
たキーＫを用いて装置60内に生じ、暗証化の結果は回線
69〜70を介してホストの暗証化装置65へ送られ、ここで
キーＫにより、あるいは適当なキーのカウンター・パー
トＫ′を有する非対称性アルゴリズムを用いて解読され
る。これから得た特徴Ｍ′は、その時格納された特徴Ｍ
との同一性即ち類似性についてテストされる。解読され
た乱数をホストにより生成された乱数と比較することに
より、システムの関係をテストできる、即ちカードが適
正なキーＫを処理するかどうかを確認できる。このテス
トが乱数に照して同一性はあるが特徴Ｍが不適正である
ことを示すならば、即ちホストは問題のユーザ・データ
以外の格納された特徴Ｍを持つならば、このカードは複
製であるか、あるいは不適正なユーザ・データが与えら
れたものである。前者の場合即ち複製の場合は、模造さ
れたカードにユーザ・データを付し、信頼性のある有効
なカードの更に別のデータを付す。しかし模造されたカ
ードは信頼できるカードと異なる個々の特徴を持つ異な
る回路を有するため、このような複製は異なる特徴によ
るものと認識される。
第２の場合には、信頼性のある許容し得るカードにお
けるユーザ・データが、例えば第三者の勘定を借方にす
るように置換される。例えば、偽造がこのカードに許容
されたユーザのデータを付したものであっても、ユーザ
のデータと特徴間の比較もまたこの場合には否定的なも
のとなるため、このような不正操作は認識される。
オンライン接続を介して信頼性テストはまた、公的な
キー・アルゴリズムの助けにより行なうことができ、こ
れによりカード51は公的キーが与えられることが望まし
く、ホストはそのメモリーに対応する秘密キーを保有す
る。このため、各カードはこのような公的キーによりそ
の内部で決定された特徴を暗証化でき、再びホストのみ
がこの秘密のキーの助けにより特徴を解読してこの特徴
を内部に格納されたデータと比較することができる。
ホストにより送られる乱数もまた、種々の形態で、評
価されるEEPRMセルを選定するため使用することができ
る。この目的のため、それぞれ８つのメモリー・セルを
持つ１つ以上のメモリー列を含むことができる特徴の判
定を意図した記憶領域が消去され、その結果この領域の
全てのメモリー・セルは同じ論理値、例えば「０」をと
るようになる。２進形態で存在する乱数RN（例えば、01
100101）がこのメモリー列あるいはこれらメモリー列に
ロードされ、これにより各メモリー列に再びロードされ
るセルのプログラミング時間が記録される（本例では、
これらは２番目、３番目、６番目および８番目のセルで
ある）。これらの時間は次に暗証化形態で個々の特徴と
してホストへ送られる。格納された全てのメモリー・セ
ルのプログラミング時間を有するホストは、格納された
時間を乱数に従って再びプログラミングされたこれらの
セルの送られた時間と比較する。
このように、個々の特徴が取引毎で異なる、システム
を外部の者からは更に不透明なものにし偽造のため更に
接近不能なものにする。
ある場合、例えばクレジット・カードの場合は、取引
中に直ちにホストを介してカードの信頼性を検証するこ
とは絶対的に必要というわけではない。後で、例えばク
リアの間に信頼できる登録されたカードがこの取引中に
呈示されたかどうかをテストすれば充分である。この場
合、カードは、特徴をカードに入力された取引データ
（購買金額、日付け、連続番号、等）で内部的に暗証化
するため取引中にのみ使用されるに過ぎない。結果とし
て得る暗証結果は売上げ証票に記載され、あるいは電子
的な売上げ処理の場合には、取引データ・セットに付記
される。必要に応じ、あるいはクリアの際、ホストは何
でもデータの正確さを確認することができ、また矛盾の
ある場合には、あれこれの取引に対して信頼できるカー
ドか偽造のものが使用されたかを確実に明らかにする。
取引データの入力あるいは暗証化データの出力のため
には、データ入力キーボードおよびディスプレイを備え
た適当な端末にカードを挿入することができ、あるいは
それ自体にキーボードおよびディスプレイを装備するこ
とができる。
このカードはまた、オフライン検証のためにも付加的
にあるいは専用的に使用することもできる。
第12図は、オフライン・テストおよびオンライン・テ
ストの両方のためカードに適当なキーを装備した初期化
段階におけるカードおよびホストを再び非常に略図的に
示している。この目的のため、カード51は、メモリー5
1、内部計測装置54、暗証化装置60およびレジスタ58の
みならず、以下に説明するようにキーを生成するため使
用される別の装置71をも含む。ホストはまた、キー生成
のためのこのような装置72の処理を行なう。
初期化段階において、個々の特徴Ｍがカードの内部計
測装置により判定され、回線56、56aおよび67を介して
ホストの主記憶装置へ送られる。更に、これらの特徴は
ここでホストのキー生成装置72へ入力される。この生成
装置においては、予めセットされたキーSkが再び前記特
徴と組合せて判定できるような方法でこの予セットされ
たキーSkで始まるオフセット値X1が決定される。特徴Ｍ
は当然カード間で異なるが、これらのカードは、予めセ
ットされた均一のキーSkが内部的に各場合に生成される
ようにこのオフセットの助けにより設計することができ
る。このオフセット値X1は、回線73〜73a〜62を介して
キー形成装置72からカード51のメモリー53に入れられ
る。
特にオフライン検証の場合には、公的キー・アルゴリ
ズムを用いるのが有利であり、これによりこの場合秘密
のキーSkが量ＭおよびX1の助けによりカード内に生成さ
れる。この秘密のキーと対応する公的キーPKが次に販売
即ち取引業者の端末において格納される。
上記のキーの生成は、唯一のキーによる信頼性につい
ての多数のカードのテストのため使用することができ、
これはオフライン・システムの端末において必要なメモ
リーを著しく減少し、キーの管理および配分を簡素化す
る。
更に、カードには、第10図または第11図に示されるよ
うに、オンライン検証において使用されるキーＫをロー
ドすることもできる。
第13図は、カードのオフライン検証のため必要な手段
を備えたカード51および端末75を略図的に示している。
取引毎あるいはカードの使用毎に、個々の特徴が内部的
に判定され、処理および予備テストの後にカードのキー
形成装置61へ送られる。これと平行して、オフセットX1
がメモリー53から読出され、次いで特徴Ｍと組合せてあ
るグループの全てのカードに対して均一な秘密のキーSk
を生じる。このキーSkは、次に、暗証化装置60において
端末その他で生成される乱数RNを暗証化するため使用さ
れ、これと同時にこの暗証化された乱数は端末へ送られ
る。端末75においては、送られたデータが次にメモリー
78に格納された公的キーの助けにより装置76において解
読され、コンパレータ79において乱数ゼネレータ77で生
成された乱数と比較される。これらのデータの同一性が
カードの信頼性を確認する。
乱数の暗証化のため電子的に記憶されたキー・データ
のみを使用する公知の信頼性テスト方法と比較して、こ
の方法は、キーがカードに一時的に、即ちキーの形成時
から暗証化の終了までしか存在しないという利点を有す
る。さもなければ、このオフセットがカードに電子的に
格納されるに過ぎず、その知識のみでは秘密のキーを判
定するために不充分である。
前記の特徴は本方法においてはキー入力データとして
使用されるため、前に述べたように、これらの特徴が同
じ形態でキー形成毎に存在することを確認しなければな
らない。このような同一性は、例えば、メモリーの別の
検査桁に入力することにより得ることができ、これが必
要に応じて計測され処理された特徴の訂正およびテスト
を可能にする。
これらの訂正手段によってはもやは訂正ができない個
々の特徴に万一変更が生じるとすると、同じカードが、
オンライン・テストに供され、これにより第14図に示さ
れるように、特徴は可能であれば可変量と共に再び暗証
化のための入力データとなる。この可変量は再び、ホス
トにおける乱数ゼネレータ64において生成されてレジス
タ58を介してカードに送られる乱数にすることが可能で
ある。
次いで、特徴Ｍにおよびこの乱数RNは初期化の間格納
されたキーＫにより暗証化装置60で暗証化され、ホスト
52へ送られる。ホストはこれらのデータをこのホストに
与えられる同じキーＫあるいはこれと対応するキーによ
り解読し、これにより特徴およびこの乱数を平文に戻
す。
特徴は次にホストに格納された特徴により同一性につ
いてテストすることができ、これにより解読された特徴
が初期化中に格納されたデータとどの程度異なるかを明
瞭に確認することができる。この差異の程度に従って、
カードは信頼できるものかあるいは複製または偽造かに
分類することができる。もし送られた特徴が信頼性を確
認するに充分であるがオフセットを含めて再現可能なよ
うに所要の形態で秘密のキーを形成するには充分でなけ
れば、ホストにおいて変更された特徴を考慮に入れて新
しいオフセット値が計算され、この新しいオフセット値
がカードのメモリー53に格納されるべくカードへ送られ
る。
上記の方法においては、チップ・カードの回路の本発
明の信頼性テストに関して非常に多数の作業が非常に柔
軟的に解決できることが特に有利であることを証明す
る。事例に説明したように、用途に従って、オンライン
またはオフラインのいずれかによる信頼性の検証の可能
性が存在する。実際には、これら２つの可能性は、例え
ば、ある取引の値のみについて、そして（または）特定
の疑いのある因子のある場合においてのみ、取引をオン
ライン・テストすることにより使用することができる。
このように、個々の状況に等級を設けて多数のオンライ
ンの信頼性テストを行なうことができ、これによりテス
トを最小限度に抑える。しかし、厳密なオフライン・シ
ステムにおいては、カードの複製あるいは偽造されたカ
ード・データのいずれもシステムの信用を低下させない
こともまた保証される。
カードの生産過程においても、同じように、例えば１
つのバッチの全てのカードに共通の輸送コードのみを使
用するか、あるいは比較的危険の少ない方法のステップ
において個々のカードの特徴「Ｍ」の代りに１つの形式
のカードを使用することによって「等級を設けた保全措
置」を実現することができる。これまた不正な使用を防
止するが個々の信頼性テストを行なわないチップ・カー
ド技術における如きこの輸送コードは、チップおよびカ
ードの製造メーカの領域ではより容易かつ迅速な処理を
可能にする。カードの固有化の間のみ輸送コードが消去
され、この時点で１つのチップまたはチップ・カードが
厳正に個別化されるように、一義的な情報である「Ｍ」
で置換される。この方法は、信頼性テストの可能性を増
大するのみならず、更に「カードの生産」および「カー
ドの使用」の諸相を相互に切離して、その結果カードの
生産中に必要なテスト装置およびそのソフトウェアもま
たユーザ・レベルにおける誤用から保護されるようにす
る。
一義的な情報「Ｍ」はもし可能であっても限られた程
度にしかアクセスできず、如何なる手段でもテスト装置
レベルにおいては改変できないため、チップまたはカー
ドの個別化は明瞭でありかつ改竄し得ないことが保証さ
れる。データの変更およびチップの複製は、既に最も低
い保全レベル（オフライン）において明瞭に認識されて
いる。
カードの特徴「Ｍ」がチップ毎に生じるため、カード
・テスト装置においてそのための特殊なセンサは必要で
ない。従って、システムにおいて必要とされるハードウ
ェアは、保全性が比較的高いにも拘らず比較的簡単な構
造となる。
信頼性テストは、本発明によれば、チップの個々の特
性に基くものである。EEPROMメモリーを使用する際、そ
のロード回数に照してどんなメモリー・セルでも使用す
ることができる。この目的のため使用されるメモリー・
セルは前以て規定されなければならないが、基本的には
非常に自由に選定できるため、外部の者はメモリーのど
の要素がどんな方法で考えられるかを再現できない。こ
のため、一義的な情報の最適なカモフラージュを確保す
る。チップ固有の特性の使用の故に、このような情報を
生成するための特殊なゼネレータを使用することも不要
である。
もしカードの信頼性テストのため一方がチップの公差
に基くもの（一義的な情報「Ｍ」であり、他方が慎重に
生成され所謂「オフセット」として格納される２つの情
報からなるデータ・セットを使用するならば、この２つ
の情報は異なる物理的形態で存在し、その結果このデー
タ・セット全体を探り出すためには異なる手法が必要と
なる。このため、更に、情報全体への近接を妨げる。も
しEEPROMメモリー・セルの個性を用いるならば、オフセ
ットはまた一義的な情報「Ｍ」に対して用いられるメモ
リー・セルに直接書込むことができ、また信頼性テスト
の間連続的に読出すことができ、その結果両方の情報は
相互に切離された１つのメモリーに存在することにな
る。情報片がテストの間連続的に「読出」される本実施
例は、情報の特に高いパッキング度を可能にし、また信
頼性の情報の更なるカモフラージュを可能にする。
本発明の基本的概念は、多くの修正および組合せを可
能にする。しかし、この概念は、もし「チップの特性」
を特徴付ける情報がユーザ側において平文でカードから
読出しができず、またチップに与えられる秘密のキーSK
が実際に秘密の状態に維持されること、即ち外部からは
接近できないことを確証するならば、特に偽造不能であ
る。
もし信頼性テストのため必要なあ暗証化ロジックがハ
ードウェア（ハードワイヤド・ロジック）に照してチッ
プ内で実現されるならば、非常にコンパクトな構造のみ
でなく暗証化情報がチップの内部データ・バスに達しな
いことにより暗証化プロセスが探り出されることを阻止
するという利点もまた得られる。データの処理が逐次的
に生じる本実施例においては、動作の分析は更に必然的
に妨げられる。
理解されるように、本分に述べた信頼性テスト法はチ
ップまたはチップ・カードの信頼性テストに限定される
ものではない。もしカードが保全システムに用いられる
ならば、端末とチップのロジックとの間のオンライン法
における適正な連絡は端末等の信頼性の識別のためにも
使用することができる。
公衆電話回線網における電話カードのように今日使用
されるように、メモリー・カード本体と関連して信頼性
テストを使用することさえ可能である。この場合、カー
ドの番号および信頼性情報Ｍは中央のリストに格納され
る。この情報は、取引（カウント数）の間カードから取
出され、あるいは取引端末（カード・リーダを備えた電
話装置）に置かれた計測装置により決定され、中央のデ
ータと比較される。このような実施態様においては、電
話装置内に集積化されたカード・リーダは第三者の接近
から安全である、即ち装置のハードウェアは保護された
システムとが見做すことができる。この場合は、データ
回線上の情報に立入る点がほとんどなく、これは如何な
る方法でもシステムを危険に陥れることがない。このこ
とは、サービスが相当のものとして介在される時特に当
てはまり、また個々の取引（電話の通話）の値は偽造者
の側で如何に努力してもこれを見合わないものする。メ
モリー・カードの信頼性テストは、如何なる場合もこの
ようなシステムにおいてカードの複製が疑いもなく認識
され不正に個別化された信頼できるカードをシステムに
おいて使用できないことを保証するものであり、その結
果このような手段が正規の信頼できるカードしか使用で
きないことを保証するようになるのである。
フロントページの続き (56)参考文献 特開 昭62−93753（ＪＰ，Ａ) 特開 昭59−109397（ＪＰ，Ａ) 特開 昭59−120497（ＪＰ，Ａ) 特開 昭52−33444（ＪＰ，Ａ) 特表 昭57−500851（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 12/14 G06K 17/00

Claims (36)

    (57)【特許請求の範囲】
  1. 【請求項１】メモリーおよび論理手段ならびにデータの
    入出力のための要素を有する少なくとも１つの集積回路
    を備えたデータ・キャリアの真正性をテストする方法に
    おいて、集積回路自体に固有の物理的特性が評価され、
    集積回路を特徴付ける特徴として前記集積回路の真正性
    を判定するために使用されることを特徴とする方法。
  2. 【請求項２】集積回路の製造中の処理技術の公差および
    （または）材料に関連する公差により回路毎に異なる特
    性が評価されることを特徴とする請求の範囲第１項記載
    のデータ・キャリアの真正性をテストする方法。
  3. 【請求項３】前記メモリー手段がEEPROMメモリーを含
    み、個々のメモリー・セルに対し異なるプログラミング
    時間が前記回路特有の特徴として判定されることを特徴
    とする請求の範囲２項記載のデータ・キャリアの真正性
    をテストする方法。
  4. 【請求項４】１つ以上のメモリー列の形態にあることが
    望ましい１つのグループが、１つのメモリー・アレイの
    多数のメモリー・セルから評価のため選択されることを
    特徴とする請求の範囲３項記載の方法。
  5. 【請求項５】評価されるべき前記メモリー・セルの選択
    がランダムであることを特徴とする請求の範囲４項記載
    の方法。
  6. 【請求項６】評価されるべき前記メモリー・セルの選択
    が予め定めた秘密のルールに従って行なわれることを特
    徴とする請求の範囲４項記載の方法。
  7. 【請求項７】メモリー・セルの再プログラミングのため
    必要な予め定めた期間にわたるプログラミング時間が、
    一連の短い時間クロックに分割され、これにより前記プ
    ログラミング・プロセスがクロックに基くように起生
    し、かつ評価されるべきメモリー・セルのメモリー内容
    が２つのクロック間のプログラミング間隔において読出
    されることを特徴とする請求の範囲３乃至６のいずれか
    に記載の方法。
  8. 【請求項８】評価されるべき各メモリー列の個々のセル
    に対する再プログラミング・プロセスの履歴的な順序が
    前記集積回路を特徴付けるよう格納されることを特徴と
    する請求の範囲７項記載の方法。
  9. 【請求項９】２つの連続的な列の再プログラミング・プ
    ロセス間のスキュー時間あるいは該スキュー時間の対応
    する計測値が別の特性として更に格納されることを特徴
    とする請求の範囲８項記載の方法。
  10. 【請求項１０】ほとんど同じプログラミング時間を有す
    る１つ以上の前記メモリー・セルのデータが特性として
    格納されることを特徴とする請求の範囲７項記載の方
    法。
  11. 【請求項１１】１つのメモリー列の全てのメモリー・セ
    ルの再プログラミングには不充分なプログラミング時間
    が、該メモリー列のメモリー・セルの再プログラミング
    のため選定され、この短縮されたプログラミング時間後
    のメモリー列の内容が集積回路を特徴付けるため供され
    ることを特徴とする請求の範囲３乃至６のいずれかに記
    載の方法。
  12. 【請求項１２】前記メモリー・セルの読出し中、読出し
    電圧が、前記短縮プログラミング時間後、丁度前記再プ
    ログラミング・プロセスの遮断領域にあるメモリー・セ
    ルを決定するため変更されることを特徴とする請求の範
    囲11項記載の方法。
  13. 【請求項１３】前記集積回路の入力特性からの個々のデ
    ータが該集積回路の特徴として評価されることを特徴と
    する請求の範囲２項記載の方法。
  14. 【請求項１４】破壊領域またはその付近から直接生じる
    特性からのデータが評価されることを特徴とする請求の
    範囲13項記載の方法。
  15. 【請求項１５】前記集積回路の表面構造が走査され、個
    々の特徴として評価されることを特徴とする請求の範囲
    ２項記載の方法。
  16. 【請求項１６】形状が鋸切りプロセスにより影響を受け
    た集積回路の未研摩側が走査されることを特徴とする請
    求の範囲15項記載の方法。
  17. 【請求項１７】チップの製造中意図的に生じさせた微細
    構造が回路の個々の特性となる特徴として評価されるこ
    とを特徴とする請求の範囲１項記載の方法。
  18. 【請求項１８】意図的に生じさせた前記微細構造が、抵
    抗値の計測を介して走査され得るランダムの表面構造を
    有する導電性のあるコーティングであることを特徴とす
    る請求の範囲17載の方法。
  19. 【請求項１９】メモリーおよび論理手段ならびにデータ
    の入出力のための要素を有する少なくとも１つの集積回
    路を備えたデータ・キャリアにおいて、該データ・キャ
    リアが、専ら前記集積回路により決定され各回路毎に異
    なる物理的特性を決定するための計測手段（54）を含
    み、該特性が前記回路に対する個々の特徴（Ｍ）を形成
    するため用いることができることを特徴とするデータ・
    キャリア。
  20. 【請求項２０】前記データ・キャリアがマイクロプロセ
    ッサを含むことを特徴とする請求の範囲19項記載のデー
    タ・キャリア。
  21. 【請求項２１】前記データ・キャリアが、データを暗号
    化するための手段（60）を含むことを特徴とする請求の
    範囲20項記載のデータ・キャリア。
  22. 【請求項２２】前記データ・キャリアが、前記計測手段
    （54）から得たデータからキーを形成する手段（71）を
    含むことを特徴とする請求の範囲21項記載のデータ・キ
    ャリア。
  23. 【請求項２３】前記計測手段（54）が、前記集積回路の
    製造中処理技術の公差および（または）材料に伴なう公
    差により回路毎に異なる該集積回路の特性を評価するの
    に適することを特徴とする請求の範囲19項記載のデータ
    ・キャリア。
  24. 【請求項２４】前記メモリー手段（53）がEEPROMメモリ
    ーを含み、かつ前記計測手段（54）が、個々のメモリー
    ・セルの異なるプログラミング時間を決定するよう設計
    されることを特徴とする請求の範囲23項記載のデータ・
    キャリア。
  25. 【請求項２５】初期化段階において、 前記計測手段（54）が前記集積回路の個々の特徴（Ｍ）
    を決定し、 該特徴（Ｍ）が前記データ・キャリア（51）から取出さ
    れ、前記データ・キャリアの外部の保護環境（63）に格
    納され、 該特徴（Ｍ）の出力が前記データ・キャリアに設けられ
    た手段（57）を介して取消し不能な形態で阻止され、 キーとして働く１つの情報（Ｋ）が前記データ・キャリ
    アのメモリー（53）に格納され、 かつ該データ・キャリアの真正性テスト中、 前記特徴（Ｍ）が前記データ・キャリアにおいて内部的
    に決定され、 該特徴が格納された前記キー（Ｋ）により暗号化され、 暗号化された該結果が前記データ・キャリアから取出さ
    れ、 ホスト（52）において解読され、かつこれに格納された
    データと比較されることを特徴とする請求の範囲19乃至
    24のいずれかに記載のデータ・キャリアの真正性をテス
    トするシステム。
  26. 【請求項２６】取引間で異なる１つの量（RN）が前記特
    徴（Ｍ）の暗号化に含まれることを特徴とする請求の範
    囲25項記載の真正性テスト・システム。
  27. 【請求項２７】１つのデータ・キャリアの真正性のテス
    トが、遠隔のデータ伝送手段を介してオンラインで遠隔
    のホスト（52）において行なわれることを特徴とする請
    求の範囲25または26に記載の真正性テスト・システム。
  28. 【請求項２８】前記データ・キャリアにおいて決定され
    た暗号化結果が、例えば端末に、あるいは異なるデータ
    ・キャリア（売上げ証票、等）において一時的に格納さ
    れ、後で解読されて訂正のためテストされることを特徴
    とする請求の範囲25または26項記載の真正性テスト・シ
    ステム。
  29. 【請求項２９】対称的なキー・アルゴリズム（DES）が
    使用されることを特徴とする請求の範囲25項記載の真正
    性テスト・システム。
  30. 【請求項３０】非対称的なキー・アルゴリズム（公開的
    キー、RSA）が使用されることにより公開キーがデータ
    ・キャリアに格納されることを特徴とする請求の範囲25
    項記載の真正性テスト・システム。
  31. 【請求項３１】評価されるべき特別のEEPROMメモリーの
    選択決定中に、前記可変量（RN）を個々の特徴（Ｍ）の
    決定のため使用することを特徴とする請求の範囲26項記
    載の真正性テスト・システム。
  32. 【請求項３２】初期化段階において、 前記計測手段（54）が個々の特徴（Ｍ）を決定し、 これら特徴（Ｍ）が外部回線（56、56a）を介して外部
    から取出され、 前記特徴（Ｍ）について、該特徴（Ｍ）とリンクされて
    １つの予セットされたキー（SK）を生じる１つの量（オ
    フセットX1）が決定され、 このオフセット（X1）が前記データ・キャリア（51）に
    おける１つのメモリー（53）に置かれ、 前記データ・キャリアのテスト中、 前記特徴（Ｍ）が再び内部的に決定され、 該特徴がデータ・キャリアに含まれるキー形成装置（7
    1）におけるオフセットとリンクされてプリセット・キ
    ー（SK）を形成し、 このキー（SK）が外部的および（または）内部的に得ら
    れるデータ（RN）を暗号化するため使用され、 暗号化された結果が前記データ・キャリアから取出さ
    れ、 該取出されたデータが再び解読され、暗号化のため使用
    できるデータとの対応性についてテストされることを特
    徴とする請求の範囲19乃至24のいずれかに記載の真正性
    テスト・システム。
  33. 【請求項３３】取引毎に異なる量（RN）、例えば乱数が
    暗号化のため使用されることを特徴とする請求の範囲32
    項記載の真正性テスト・システム。
  34. 【請求項３４】非対称的な暗号化アルゴリズム（公開キ
    ー）が秘密に保持されるべきキー（SK）および公開的に
    アクセスできるキー（PK）を用いて与えられることを特
    徴とする請求の範囲32または33項記載の真正性テスト・
    システム。
  35. 【請求項３５】前記秘密キー（SK）が前記データ・キャ
    リアにおいて形成され、前記データの解読が公開的キー
    （PK）を有するデータ・キャリアの外部で行なわれるこ
    とを特徴とする請求の範囲34項記載の真正性テスト・シ
    ステム。
  36. 【請求項３６】前記初期化段階において、１つの別のキ
    ー（Ｋ）が前記データ・キャリアのメモリー（53）に更
    にロードされ、前記特徴（Ｍ）が保護された環境（63）
    において前記データ・キャリアの外部に格納され、かつ
    前記真正性テストが該キー（Ｋ）および前記計測手段
    （54）により決定される前記特徴（Ｍ）の暗号化を用い
    てオンラインで行なわれることを特徴とする請求の範囲
    32項記載の真正性テスト・システム。
JP63508280A 1987-10-30 1988-10-18 集積回路を備えたデータ・キャリアの信頼性テスト方法 Expired - Fee Related JP2925152B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3736882A DE3736882C2 (de) 1987-10-30 1987-10-30 Verfahren zur Echtheitsprüfung eines Datenträgers mit integriertem Schaltkreis
DE3736882.6 1987-10-30

Publications (2)

Publication Number Publication Date
JPH02501961A JPH02501961A (ja) 1990-06-28
JP2925152B2 true JP2925152B2 (ja) 1999-07-28

Family

ID=6339472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63508280A Expired - Fee Related JP2925152B2 (ja) 1987-10-30 1988-10-18 集積回路を備えたデータ・キャリアの信頼性テスト方法

Country Status (8)

Country Link
US (1) US5818738A (ja)
EP (1) EP0313967B1 (ja)
JP (1) JP2925152B2 (ja)
AT (1) ATE87383T1 (ja)
DE (2) DE3736882C2 (ja)
ES (1) ES2039551T3 (ja)
HK (1) HK60395A (ja)
WO (1) WO1989004022A1 (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4242579C2 (de) * 1992-12-16 1997-08-21 Siemens Ag Verfahren zur Echtheitserkennung von Datenträgern
DE4243888A1 (de) * 1992-12-23 1994-06-30 Gao Ges Automation Org Datenträger und Verfahren zur Echtheitsprüfung eines Datenträgers
US5644636A (en) * 1994-12-30 1997-07-01 Xtec, Incorporated Method and apparatus for securing data stored in semiconductor memory cells
DE19645084A1 (de) * 1996-11-01 1998-05-07 Austria Card Gmbh Identifikationskarte mit zusätzlichen Sicherheitsmerkmalen und Verfahren zu deren Herstellung
JP3980706B2 (ja) * 1997-05-23 2007-09-26 危機管理株式会社 Ｉｃカードおよびその認証装置
FR2764413B1 (fr) * 1997-06-10 1999-07-09 Sgs Thomson Microelectronics Procede d'authentification de circuit integre
TW381057B (en) * 1997-08-07 2000-02-01 Hitachi Ltd Semiconductor device
DE19734507C2 (de) * 1997-08-08 2000-04-27 Siemens Ag Verfahren zur Echtheitsprüfung eines Datenträgers
DE19737693A1 (de) * 1997-08-29 1999-03-04 Philips Patentverwaltung Verfahren zur Überprüfung der Unverfälschtheit einer elektrischen Schaltung
EP0924600B1 (fr) * 1997-12-15 2003-03-26 Koninklijke Philips Electronics N.V. Appareil électronique comportant un dispositif de protection pour une mémoire et procédé pour protéger des données dans une mémoire
DE19843424A1 (de) * 1998-09-22 2000-03-23 Fraunhofer Ges Forschung Vorrichtung zum Liefern von Ausgangsdaten als Reaktion auf Eingangsdaten und Verfahren zum Überprüfen der Authentizität und Verfahren zum verschlüsselten Übertragen von Informationen
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
DE19913326A1 (de) * 1999-03-24 2000-10-05 Giesecke & Devrient Gmbh Vorrichtung zur Prüfung der Echtheit eines tragbaren Datenträgers
TW518497B (en) * 1999-03-30 2003-01-21 Sony Corp Information processing system
US6697947B1 (en) * 1999-06-17 2004-02-24 International Business Machines Corporation Biometric based multi-party authentication
DE50014713D1 (de) * 2000-01-11 2007-11-22 Infineon Technologies Ag Halbleiterchip mit eindeutiger identität und verfahren zur festlegung der eindeutigen identität eines halbleiterchips
AU2001277170A1 (en) * 2000-07-25 2002-02-05 Authentisure, Inc. Unified trust model providing secure identification, authentication and validation of physical products and entities, and processing, storage, and exchange of information
US20020049910A1 (en) * 2000-07-25 2002-04-25 Salomon Allen Michael Unified trust model providing secure identification, authentication and validation of physical products and entities, and processing, storage and exchange of information
DE10041669A1 (de) * 2000-08-10 2002-02-21 Deutsche Telekom Ag Verfahren und Vorrichtung zum Prüfen der Echtheit einer Chipkarte
FR2823397A1 (fr) * 2001-04-04 2002-10-11 St Microelectronics Sa Diversification d'un identifiant unique d'un circuit integre
FR2823401A1 (fr) * 2001-04-04 2002-10-11 St Microelectronics Sa Regeneration d'une quantite secrete a partir d'un identifiant d'un circuit integre
FR2823398B1 (fr) * 2001-04-04 2003-08-15 St Microelectronics Sa Extraction d'une donnee privee pour authentification d'un circuit integre
FR2825873A1 (fr) * 2001-06-11 2002-12-13 St Microelectronics Sa Stockage protege d'une donnee dans un circuit integre
US6662091B2 (en) 2001-06-29 2003-12-09 Battelle Memorial Institute Diagnostics/prognostics using wireless links
US6889165B2 (en) 2001-07-02 2005-05-03 Battelle Memorial Institute Application specific intelligent microsensors
US8281129B1 (en) 2001-08-29 2012-10-02 Nader Asghari-Kamrani Direct authentication system and method via trusted authenticators
US7444676B1 (en) 2001-08-29 2008-10-28 Nader Asghari-Kamrani Direct authentication and authorization system and method for trusted network of financial institutions
FR2829645A1 (fr) * 2001-09-10 2003-03-14 St Microelectronics Sa Protocole d'authentification a verification d'integrite de memoire
EP1391853A1 (fr) * 2001-11-30 2004-02-25 STMicroelectronics S.A. Diversification d'un identifiant unique d'un circuit intégré
EP1359550A1 (fr) * 2001-11-30 2003-11-05 STMicroelectronics S.A. Régéneration d'une quantité secrète à partir d'un identifiant d'un circuit intégré
FR2833119A1 (fr) * 2001-11-30 2003-06-06 St Microelectronics Sa Generation de quantites secretes d'identification d'un circuit integre
DE10201645B4 (de) * 2002-01-17 2007-04-26 Infineon Technologies Ag Verfahren zur Codierung und Authentifizierung von Halbleiterschaltungen
FR2835947A1 (fr) * 2002-02-11 2003-08-15 St Microelectronics Sa Extraction d'un code binaire a partir de parametres physiques d'un circuit integre
FR2838206A1 (fr) * 2002-04-08 2003-10-10 Canal Plus Technologies Procede et dispositif de protection de donnees numeriques stockees dans une memoire
US7840803B2 (en) 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
US6802447B2 (en) * 2002-08-26 2004-10-12 Icid, Llc Method of authenticating an object or entity using a random binary ID code subject to bit drift
DE10248954A1 (de) * 2002-10-21 2004-04-29 Giesecke & Devrient Gmbh Sicherheitselement für Ausweis- und Wertdokumente
US6889305B2 (en) 2003-02-14 2005-05-03 Hewlett-Packard Development Company, L.P. Device identification using a memory profile
DE102004047614A1 (de) * 2004-09-30 2006-04-20 Giesecke & Devrient Gmbh Tragbarer Datenträger mit einem integrierten Schaltkreis und Endgerät für einen Datenträger
WO2006071380A2 (en) * 2004-11-12 2006-07-06 Pufco, Inc. Securely field configurable device
DE102005024379A1 (de) * 2005-05-27 2006-11-30 Universität Mannheim Verfahren zur Erzeugung und/oder Einprägung eines wiedergewinnbaren kryptographischen Schlüssels bei der Herstellung einer topographischen Struktur
CN101213786A (zh) * 2005-07-07 2008-07-02 皇家飞利浦电子股份有限公司 检验对象真伪的方法、设备和系统
JP5248328B2 (ja) 2006-01-24 2013-07-31 ヴェラヨ インク 信号発生器をベースとした装置セキュリティ
EP2011123B1 (en) * 2006-04-13 2015-03-04 Nxp B.V. Semiconductor device identifier generation method and semiconductor device
US7787034B2 (en) * 2006-04-27 2010-08-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Identification of integrated circuits using pixel or memory cell characteristics
EP1928056A1 (en) * 2006-11-28 2008-06-04 Saab AB Method for designing array antennas
US8041030B2 (en) * 2007-01-09 2011-10-18 Mastercard International Incorporated Techniques for evaluating live payment terminals in a payment system
US20100177898A1 (en) * 2007-06-14 2010-07-15 Intrinsic Id Bv Device and method for providing authentication
WO2009016589A2 (en) * 2007-08-02 2009-02-05 Nxp B.V. Tamper-resistant semiconductor device and methods of manufacturing thereof
EP2214117B1 (en) * 2007-09-19 2012-02-01 Verayo, Inc. Authentication with physical unclonable functions
US7893699B2 (en) * 2007-12-03 2011-02-22 Infineon Technologies Ag Method for identifying electronic circuits and identification device
KR101184953B1 (ko) * 2007-12-21 2012-10-02 램버스 인코포레이티드 플래시 메모리 타이밍 사전-특성화
US8683210B2 (en) * 2008-11-21 2014-03-25 Verayo, Inc. Non-networked RFID-PUF authentication
CN102265395B (zh) * 2008-12-29 2013-10-16 Nxp股份有限公司 用于物理不可复制功能的物理结构
US8811615B2 (en) * 2009-08-05 2014-08-19 Verayo, Inc. Index-based coding with a pseudo-random source
US8468186B2 (en) * 2009-08-05 2013-06-18 Verayo, Inc. Combination of values from a pseudo-random source
US8819409B2 (en) 2009-10-21 2014-08-26 Intrinsic Id B.V. Distribution system and method for distributing digital information
WO2011089143A1 (en) 2010-01-20 2011-07-28 Intrinsic Id B.V. Device and method for obtaining a cryptographic key
US8457919B2 (en) * 2010-03-31 2013-06-04 Inside Secure Process for testing the resistance of an integrated circuit to a side channel analysis
DE102010010950A1 (de) * 2010-03-10 2011-09-15 Giesecke & Devrient Gmbh Verfahren zum Authentisieren eines portablen Datenträgers
DE102010020460B4 (de) 2010-05-11 2023-12-21 Bundesdruckerei Gmbh Sicherheits- oder Wertdokument, Verfahren zu dessen Herstellung und zu dessen Verifikation
DE102010035098A1 (de) * 2010-08-23 2012-02-23 Giesecke & Devrient Gmbh Verfahren zum Authentisieren eines portablen Datenträgers
DE102010055699A1 (de) * 2010-12-22 2012-06-28 Giesecke & Devrient Gmbh Kryptographisches Verfahren
EP2747335B1 (en) * 2011-08-16 2017-01-11 ICTK Co., Ltd. Device and method for puf-based inter-device security authentication in machine-to-machine communication
FR2988197B1 (fr) * 2012-03-19 2015-01-02 Morpho Procede de generation et de verification d'identite portant l'unicite d'un couple porteur-objet
DE102012019513A1 (de) * 2012-10-05 2014-04-10 Giesecke & Devrient Gmbh Verfahren zur Erkennung eines kopierten Speicherabbilds
JP6037450B2 (ja) * 2013-05-20 2016-12-07 日本電気株式会社 端末認証システムおよび端末認証方法
US9900769B2 (en) 2015-05-29 2018-02-20 Nagravision S.A. Methods and systems for establishing an encrypted-audio session
US10122767B2 (en) 2015-05-29 2018-11-06 Nagravision S.A. Systems and methods for conducting secure VOIP multi-party calls
US9891882B2 (en) 2015-06-01 2018-02-13 Nagravision S.A. Methods and systems for conveying encrypted data to a communication device
US10356059B2 (en) 2015-06-04 2019-07-16 Nagravision S.A. Methods and systems for communication-session arrangement on behalf of cryptographic endpoints
JP6794297B2 (ja) * 2016-05-25 2020-12-02 ヌヴォトンテクノロジージャパン株式会社 認証装置および認証方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2635795B2 (de) * 1975-09-09 1980-08-21 Dasy Inter S.A., Genf (Schweiz) Verfahren und Vorrichtung zur EchtheitskontroHe von Identifuierungskarten u.dgl. Dokumenten
US4529870A (en) * 1980-03-10 1985-07-16 David Chaum Cryptographic identification, financial transaction, and credential device
BR8108661A (pt) * 1980-06-23 1982-05-25 Light Signatures Inc Dispositivo autenticador, aparelho de teste para o mesmo, sistema e processo para produzilo, esistema para verfica-lo
SE425704B (sv) * 1981-03-18 1982-10-25 Loefberg Bo Databerare
US4523087A (en) * 1981-04-07 1985-06-11 Benton William M Transaction verification system using optical coupling data communication link
US4454577A (en) * 1981-06-18 1984-06-12 The Bendix Corporation Linked data systems
FR2523789B1 (fr) * 1982-03-19 1985-01-04 Thomson Csf Dispositif de generation de signaux de test d'equipements electroniques
DE3243758C2 (de) * 1982-11-26 1985-08-22 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren zum Erhöhen der Fälschungssicherheit einer Identitätskarte
JPH068077B2 (ja) * 1982-12-28 1994-02-02 大日本印刷株式会社 カ−ド及びカ−ドの真偽判定方法
DE3347483A1 (de) * 1983-12-29 1985-07-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Vorrichtung zur sicherung geheimer informationen
US4630224A (en) * 1984-04-19 1986-12-16 The United States Of America As Represented By The Secretary Of The Navy Automation initialization of reconfigurable on-line automatic test system
JPS61139873A (ja) * 1984-12-13 1986-06-27 Casio Comput Co Ltd 認証方式
JPS6293753A (ja) * 1985-10-18 1987-04-30 Omron Tateisi Electronics Co カ−ド及びカ−ド真偽判別装置
FR2606199B1 (fr) * 1986-11-04 1988-12-09 Eurotechnique Sa Circuit integre du type circuit logique comportant une memoire non volatile programmable electriquement

Also Published As

Publication number Publication date
ATE87383T1 (de) 1993-04-15
WO1989004022A1 (en) 1989-05-05
EP0313967A1 (de) 1989-05-03
ES2039551T3 (es) 1993-10-01
EP0313967B1 (de) 1993-03-24
DE3736882A1 (de) 1989-07-13
DE3736882C2 (de) 1997-04-30
JPH02501961A (ja) 1990-06-28
US5818738A (en) 1998-10-06
HK60395A (en) 1995-04-28
DE3879616D1 (de) 1993-04-29

Similar Documents

Publication Publication Date Title
JP2925152B2 (ja) 集積回路を備えたデータ・キャリアの信頼性テスト方法
US4816656A (en) IC card system
US6993130B1 (en) Methods and apparatus for mediametric data cryptoprocessing
CA2238309C (en) Method and apparatus for securing data stored in semiconductor memory cells
US5148534A (en) Hardware cartridge representing verifiable, use-once authorization
US6615351B1 (en) Method for checking the authenticity of a data medium
JPS6256556B2 (ja)
US7877712B2 (en) System for and method of verifying IC authenticity
KR20010032465A (ko) 위조 방지를 갖는 보안 메모리
US20030131210A1 (en) Method and arrangement for the verification of NV fuses as well as a corresponding computer program product and a corresponding computer-readable storage medium
US6678823B1 (en) Methods and apparatus for authenticating data stored in semiconductor memory cells
JPH08507164A (ja) データキャリアの信憑性を検査するためのシステム
US5841786A (en) Testing of memory content
JP2005524915A (ja) システムおよび認証方法
JP2003233790A (ja) デジタル回路部品保護方法及び保護構成
JPH0822517A (ja) ハイブリッドカードの改ざん防止方式
JPS59140580A (ja) キ−カ−ドおよびキ−カ−ドを用いた使用者適格識別方法
JPH10326334A (ja) Ｉｃカードおよびその認証装置
WO2001084767A1 (en) Methods and apparatus for mediametric data cryptoprocessing
JP2712148B2 (ja) テストプログラム起動方法及びテストプログラム起動装置
JP2712149B2 (ja) テストプログラム起動方法及びテストプログラム起動装置
KR100187518B1 (ko) 듀얼카드를 이용한 ic카드 단말기의 상호 인증 장치
JPS62211756A (ja) Ｉｃカ−ドのテスト方式
JPS63259785A (ja) Ｉｃカ−ド認証方式
JPH0656632B2 (ja) 識別カード利用システム

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees