JP2921835B2 - Heterojunction field effect transistor - Google Patents

Heterojunction field effect transistor

Info

Publication number
JP2921835B2
JP2921835B2 JP63024225A JP2422588A JP2921835B2 JP 2921835 B2 JP2921835 B2 JP 2921835B2 JP 63024225 A JP63024225 A JP 63024225A JP 2422588 A JP2422588 A JP 2422588A JP 2921835 B2 JP2921835 B2 JP 2921835B2
Authority
JP
Japan
Prior art keywords
layer
gaas
algaas
doped
heterojunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63024225A
Other languages
Japanese (ja)
Other versions
JPH01199474A (en
Inventor
薫 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63024225A priority Critical patent/JP2921835B2/en
Publication of JPH01199474A publication Critical patent/JPH01199474A/en
Application granted granted Critical
Publication of JP2921835B2 publication Critical patent/JP2921835B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ヘテロ接合構造を用いた電界効果型トラン
ジスタの改良に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a field effect transistor using a heterojunction structure.

従来の技術 AlGaAsとGaAsのヘテロ接合を用いたヘテロ接合型の電
界効果トランジスタ(FET)は高速スイッチング素子や
マイクロ波用トランジスタとして広く使われている。ヘ
テロ接合FETの代表的なものは、ノンドープのGaAs層上
にN型AlGaAs層を形成し、ヘテロ接合界面のGaAs側にた
まる高易動度の2次元電子ガスを用いる高電子移動度ト
ランジスタ(HEMT)と呼ばれるものであるがN型AlGaAs
層を介して2次元電子ガスとオーミック接触を得ること
に困難な点があることから、これわ改良した逆HEMT構造
が考えられている。第2図a,bに、逆HEMT構造の断面構
造図とそのエネルギーバンド図を示す。第2図aにおい
て、1は半絶縁性GaAs基板、2は膜厚が100nm程度のノ
ンドープGaAsバッファー層、3は膜厚が100nmから200nm
のノンドープAlGaAs層、4は膜厚が10nm程度のN型AlGa
As層、5はノンドープAlGaAsスペーサ層、6はノンドー
プGaAsチャンネル層、7は低濃度(〜1017/cm3)にN型
不純物が添加されたN型GaAs層、8は高濃度(>1018/c
m3)にN型不純物が添加されたN+型GaAs層である。この
構造において、層5と6のへテロ接合2のGaAs側に2次
元電子ガスがたまるが、層2と層3のへテロ接合1には
2次元電子がたまらないようにする必要があることか
ら、層2のGaAs層の厚さを100nm程度と薄く、層3のAlG
aAs層の厚さを100〜200nmと比較的厚く形成し、第2図
bのエネルギーバンド図に示すように、ヘテロ接合1に
おいてGaAsの伝導帯の底がフェルミレベルよりも高くな
るようにしなければならない。
2. Description of the Related Art A heterojunction field effect transistor (FET) using a heterojunction of AlGaAs and GaAs is widely used as a high-speed switching element or a microwave transistor. A typical heterojunction FET is a high electron mobility transistor (HEMT) that forms an N-type AlGaAs layer on a non-doped GaAs layer and uses a high mobility two-dimensional electron gas that accumulates on the GaAs side of the heterojunction interface. N-type AlGaAs
Since there is a difficulty in obtaining ohmic contact with the two-dimensional electron gas through the layer, an improved inverted HEMT structure has been considered. 2a and 2b show a cross-sectional structure diagram and an energy band diagram of the inverted HEMT structure. In FIG. 2a, 1 is a semi-insulating GaAs substrate, 2 is a non-doped GaAs buffer layer having a thickness of about 100 nm, and 3 is a thickness of 100 to 200 nm.
Non-doped AlGaAs layer 4 is an N-type AlGa
As layer, 5 is a non-doped AlGaAs spacer layer, 6 is a non-doped GaAs channel layer, 7 is an N-type GaAs layer doped with an N-type impurity at a low concentration (濃度 10 17 / cm 3 ), and 8 is a high-concentration (> 10 18) / c
m 3 ) is an N + -type GaAs layer in which an N-type impurity is added. In this structure, two-dimensional electron gas accumulates on the GaAs side of the heterojunction 2 between the layers 5 and 6, but it is necessary to prevent the two-dimensional electrons from accumulating at the heterojunction 1 between the layers 2 and 3. The thickness of the GaAs layer of layer 2 is as thin as about 100 nm,
The thickness of the aAs layer must be relatively thick, 100 to 200 nm, and the bottom of the GaAs conduction band in the heterojunction 1 must be higher than the Fermi level as shown in the energy band diagram of FIG. No.

発明が解決しようとする課題 以上のように逆HEMT構造では、2次元電子ガスから上
の層がGaAs層であるので表面から2次元電子ガスとのオ
ーミック接触を得る場合にオーミック接触抵抗を低減で
きるという利点があるものの、層構造にいくつかの制約
が課せられるという欠点がある。特に、GaAsバッファー
層2が薄いことはエピタキシャル層全体が薄くなり基板
と層2の界面の悪影響を受けやすい。また、ノンドープ
のAlGaAs層3が100nm〜200nmと厚いので、ヘテロ接合2
の界面凹凸が大きくなることからチャンネル層のGaAsの
結晶品質が低下し、2次元電子ガスの移動度が低下する
という問題が生じる。
As described above, in the inverted HEMT structure, since the layer above the two-dimensional electron gas is a GaAs layer, the ohmic contact resistance can be reduced when the ohmic contact with the two-dimensional electron gas is obtained from the surface. However, there is a disadvantage in that some restrictions are imposed on the layer structure. In particular, when the GaAs buffer layer 2 is thin, the entire epitaxial layer becomes thin, and the interface between the substrate and the layer 2 is easily affected. Since the non-doped AlGaAs layer 3 is as thick as 100 nm to 200 nm, the heterojunction 2
Since the interface unevenness becomes large, the crystal quality of GaAs in the channel layer is reduced, and the mobility of the two-dimensional electron gas is reduced.

さらに、ヘテロ接合界面2と平行方向に高電界を印加
し、電子をチャンネル層に沿って走行させる場合に電界
により電子は熱くなりAlGaAs層3,4および5にあふれ出
すが、AlGaAs層3,4および5が厚いため電子は長くAlGaA
s層中を走行する確率が増え、このため電子の平均速度
が低下することが考えられるという問題が生じる。
Further, when a high electric field is applied in a direction parallel to the heterojunction interface 2 and electrons are caused to travel along the channel layer, the electrons become hot due to the electric field and overflow into the AlGaAs layers 3, 4, and 5, but the AlGaAs layers 3, 4, Electrons are longer due to thicker AlGaA
There is a problem that the probability of traveling in the s layer increases, which may reduce the average speed of electrons.

課題を解決するための手段 本発明では以上の様な逆HEMT構造に伴う問題点を解決
するために次の様な手段を用いる。すなわち、半絶縁性
GaAs基板と、前記半絶縁性GaAs基板上に形成されたGaAs
バッファー層と、前記GaAsバッファー層上に形成され、
N型不純物が部分的に層状に添加された薄いAlXGa1-XAs
層を含む、厚さ20nm以下の電子供給層と、InyGa1-yAs層
(0<y≦0.2)よりなるチャンネル層と、前記チャン
ネル層上に形成されたGaAs層とが順次形成されたヘテロ
接合構造を有するヘテロ接合型電界効果トランジスタと
する。
Means for Solving the Problems The present invention uses the following means in order to solve the problems associated with the above-described inverted HEMT structure. That is, semi-insulating
GaAs substrate and GaAs formed on the semi-insulating GaAs substrate
A buffer layer, formed on the GaAs buffer layer,
Thin Al X Ga 1-X As partially doped with N-type impurities
An electron supply layer having a thickness of 20 nm or less, a channel layer composed of an In y Ga 1-y As layer (0 <y ≦ 0.2), and a GaAs layer formed on the channel layer. Heterojunction field effect transistor having a heterojunction structure.

作用 チャンネル層にInyGa1-yAs層を用いることにより、逆
HEMT構造における構造上の制約が解決する。すなわち、
InyGa1-yAs層を第2図の層6に用いると、InyGa1-yAs層
の伝導帯エネルギーの底はGaAsのそれより常にエネルギ
ー的に低くなるため、N型AlGaAs層4より供給される電
子は大部分、InyGa1-yAs層に入り、GaAsバッファー層2
が厚くとも、またAlGaAs層3が薄くともヘテロ接合1の
方へは殆んど電子は供給されなくなる。
The reverse effect is achieved by using the In y Ga 1-y As layer for the channel layer.
The structural constraints in the HEMT structure are solved. That is,
When the In y Ga 1-y As layer is used as the layer 6 in FIG. 2, the bottom of the conduction band energy of the In y Ga 1-y As layer is always lower in energy than that of GaAs. Most of the electrons supplied from the GaAs buffer layer 2 enter the In y Ga 1-y As layer.
Even if the thickness is large or the AlGaAs layer 3 is thin, almost no electrons are supplied to the heterojunction 1.

このことを考慮に入れ、GaAsバッファー層を厚く形成
することによって基板とエピタキシャル層の界面の悪影
響が低減されることになる。また、AlGaAs層3,4および
5の全体の膜厚を薄くすることにより、AlGaAs層上のエ
ピタキシャル層の結晶性の向上と界面の凹凸の低減が図
れることになる。さらに、高電界印加時に熱くなった2
次元電子ガスは、すみやかに薄いAlGaAs層通り抜け、エ
ネルギー的に低いGaAsバッファー層を走行する確率が増
加するので、電子の平均速度が向上することになる。
Taking this into consideration, the adverse effect of the interface between the substrate and the epitaxial layer is reduced by forming the GaAs buffer layer thick. Also, by reducing the overall thickness of the AlGaAs layers 3, 4, and 5, it is possible to improve the crystallinity of the epitaxial layer on the AlGaAs layer and reduce the unevenness at the interface. Furthermore, it became hot when a high electric field was applied.
The two-dimensional electron gas quickly passes through the thin AlGaAs layer and increases the probability of traveling through the low energy GaAs buffer layer, thereby improving the average electron velocity.

実 施 例 本発明の実施例を第1図a,bを用いて詳細に説明す
る。第1図aは、本発明に基く、逆HEMT構造断面図であ
り、第1図bは、そのエネルギーバンド図である。第1
図aにおいて、1は半絶縁性GaAs基板、2はノンドープ
のGaAsバッファー層である。ノンドープGaAsバッファー
層2の厚さは、InyGa1-yAsチャンネル層13に電子が十分
に供給されるようにするために、ある程度厚くする必要
があり、最低限300nmが必要である。実施例では500nmと
した。上限は特にないが、エピタキシャル成長に要する
時間との兼ね合いから1000nm程度が妥当である。このノ
ンドープGaAsバッファー層2の上に電子供給層となるAl
GaAs層10,11および12を形成する。10および12はノンド
ープのAlGaAsスペーサ層であり、膜厚は2〜5nm程度が
適切である。11はN型AlGaAs層であり膜厚は、N型不純
物のドーピング量により量により多少異なるが、不純物
濃度NDと膜厚dの積で、 ND・d1.2〜1.6×1012/cm2となるように決定すればよ
い。実施例では、ND=2×1018/cm3とした。従って膜厚
は6〜8nmである。13はノンドープInyGa1-yAs層であ
り、この層がFETのチャンネル層となり、2次元電子ガ
スがたまる層となる、InyGa1-yAs層13は、AlGaAs層およ
びGaAs層と本来格子整合が取れないが、薄い場合には、
歪をその内部にたくわえたまま良好な結晶となる。チャ
ンネル層の厚さとしては、10nm〜20nmが適切であると考
えられるので、Inの組成比yはInyGa1-yAs層の臨界膜厚
を考慮して0.2以下とすれば良い。14はノンドープまた
は1017/cm3程度のN型不純物がドープされたGaAs層、15
は良好なオーミックコンタクトを得るためのN+型GaAs層
である。実施例では14はノンドープGaAs層とした。
Embodiment An embodiment of the present invention will be described in detail with reference to FIGS. FIG. 1a is a cross-sectional view of an inverted HEMT structure according to the present invention, and FIG. 1b is an energy band diagram thereof. First
In FIG. 1A, 1 is a semi-insulating GaAs substrate, and 2 is a non-doped GaAs buffer layer. The thickness of the non-doped GaAs buffer layer 2 needs to be increased to some extent in order to sufficiently supply electrons to the In y Ga 1-y As channel layer 13, and at least 300 nm is required. In the embodiment, the thickness is set to 500 nm. Although there is no particular upper limit, about 1000 nm is appropriate in consideration of the time required for epitaxial growth. On the non-doped GaAs buffer layer 2, Al serving as an electron supply layer is formed.
GaAs layers 10, 11 and 12 are formed. Reference numerals 10 and 12 denote non-doped AlGaAs spacer layers, whose thickness is suitably about 2 to 5 nm. 11 the film thickness is an N-type AlGaAs layer is somewhat varied depending on the amount by doping amount of N-type impurity, the product of the impurity concentration N D and the thickness d, N D · d1.2~1.6 × 10 12 / cm What is necessary is just to determine so that it may become two . In the embodiment, N D = 2 × 10 18 / cm 3 . Therefore, the film thickness is 6 to 8 nm. Reference numeral 13 denotes a non-doped In y Ga 1-y As layer, which serves as a channel layer of the FET and serves as a layer in which a two-dimensional electron gas accumulates. The In y Ga 1-y As layer 13 includes an AlGaAs layer and a GaAs layer. Although lattice matching cannot be achieved originally,
A good crystal is obtained while keeping the strain inside. Since the thickness of the channel layer is considered to be appropriately 10 nm to 20 nm, the composition ratio y of In may be set to 0.2 or less in consideration of the critical thickness of the In y Ga 1-y As layer. 14 is a non-doped or GaAs layer doped with about 10 17 / cm 3 of N-type impurity,
Is an N + -type GaAs layer for obtaining a good ohmic contact. In the embodiment, 14 is a non-doped GaAs layer.

本実施例のヘテロ構造の伝導帯エネルギーバンド図を
第1図bに示すが、InyGa1-yAs層13AlGaAs層12との伝導
帯エネルギー不連続値GaAs層2とAlGaAs層10とのそれよ
りも、100〜200meV大きいために、N型AlGaAs層11から
供給される電子は大部分InyGa1-yAs層の方へたまること
になる。この電子濃度としては約1.5×1012/cm2以上の
高い値が得られた。なお、本実施例のAlGaAs中のAl組成
比は0.15〜0.3のものを用いた。
FIG. 1B shows the conduction band energy band diagram of the heterostructure of this embodiment. The conduction band energy discontinuity of the In y Ga 1-y As layer 13 AlGaAs layer 12 and that of the GaAs layer 2 and AlGaAs layer 10 are shown. Therefore, most of the electrons supplied from the N-type AlGaAs layer 11 accumulate toward the In y Ga 1-y As layer. As this electron concentration, a high value of about 1.5 × 10 12 / cm 2 or more was obtained. Note that the Al composition ratio in AlGaAs of this embodiment was 0.15 to 0.3.

発明の効果 本発明によれば、逆HEMT構造において問題となったバ
ッファー層の厚さの制約が解決され、GaAsバッファー層
を、500nm程度以上に厚く形成することが可能であり、
半絶縁性GaAs基板とエピタキシャル層の界面の悪影響が
低減できる。また、電子供給層となるAlGaAs層の全体の
厚さを10nm〜20nmと従来に比べ非常に薄くすることがで
きるので、AlGaAs層上のエピタキシャル層の結晶性を向
上でき、両者の界面の凹凸も低減できる。またAlGaAs層
が薄いことにより、高電界印加時にAlGaAs層側へあふれ
出す熱い電子は、すみやかにAlGaAs層を通過しGaAsバッ
ファー層に移るため、電子の平均速度の劣化が従来に比
べ低減できるなど、本発明による逆HEMT構造は従来に比
べ設計に制約が少ないばかりでなく、ヘテロ接合FETの
特性改善に大いに有用である。
According to the present invention, the constraint on the thickness of the buffer layer, which is a problem in the inverted HEMT structure, is solved, and the GaAs buffer layer can be formed to be as thick as about 500 nm or more.
The adverse effect of the interface between the semi-insulating GaAs substrate and the epitaxial layer can be reduced. In addition, the entire thickness of the AlGaAs layer serving as the electron supply layer can be made extremely thin as 10 nm to 20 nm as compared with the conventional one, so that the crystallinity of the epitaxial layer on the AlGaAs layer can be improved, and unevenness at the interface between them can be reduced. Can be reduced. Also, since the AlGaAs layer is thin, hot electrons that overflow to the AlGaAs layer side when a high electric field is applied pass through the AlGaAs layer immediately and move to the GaAs buffer layer, so that the average electron speed degradation can be reduced compared to the conventional method. The inverted HEMT structure according to the present invention not only has less restrictions on the design as compared with the conventional one, but is also very useful for improving the characteristics of the heterojunction FET.

【図面の簡単な説明】[Brief description of the drawings]

第1図aは本発明の一実施例の電界効果型トランジスタ
の断面図、第1図bは同トランジスタの伝導帯エネルギ
ーバンド図、第2図aは従来の電界効果型トランジスタ
の断面図、第2図bは同トランジスタの伝導帯エネルギ
ーバンド図である。 1……半絶縁性GaAs基板、2……ノンドープGaAsバッフ
ァー層、10,12……ノンドープAlGaAsスペーサ層、11…
…N型AlGaAs層、13……ノンドープInyGa1-yAs層、14…
…ノンドープGaAs層、15……N+型GaAs層。
FIG. 1a is a sectional view of a field-effect transistor according to one embodiment of the present invention, FIG. 1b is a conduction band energy band diagram of the transistor, FIG. 2a is a sectional view of a conventional field-effect transistor, FIG. 2b is a conduction band energy band diagram of the transistor. 1 ... Semi-insulating GaAs substrate, 2 ... Non-doped GaAs buffer layer, 10,12 ... Non-doped AlGaAs spacer layer, 11 ...
... N-type AlGaAs layer, 13 ... Non-doped In y Ga 1-y As layer, 14 ...
... Non-doped GaAs layer, 15 ... N + type GaAs layer.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−100577(JP,A) 特開 昭60−231366(JP,A) 特開 昭60−12773(JP,A) 特開 昭61−3464(JP,A) 特開 昭62−256477(JP,A) 特開 昭62−276882(JP,A) ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-59-100577 (JP, A) JP-A-60-231366 (JP, A) JP-A-60-12773 (JP, A) JP-A-61-100 3464 (JP, A) JP-A-62-256477 (JP, A) JP-A-62-276882 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半絶縁性GaAs基板と、 前記半絶縁性GaAs基板上に形成されたGaAsバッファー層
と、 前記GaAsバッファー層上に形成され、N型不純物が部分
的に層状に添加された薄いAlXGa1-XAs層を含む、厚さ20
nm以下の電子供給層と、 InyGa1-yAs層(0<y≦0.2)よりなるチャンネル層
と、 前記チャンネル層上に形成されたGaAs層と、 が順次形成されたヘテロ接合構造を有するヘテロ接合型
電界効果トランジスタ。
A semi-insulating GaAs substrate, a GaAs buffer layer formed on the semi-insulating GaAs substrate, a thin GaAs buffer layer formed on the GaAs buffer layer and partially doped with N-type impurities. 20 thickness including Al X Ga 1-X As layer
nm, a channel layer composed of an In y Ga 1-y As layer (0 <y ≦ 0.2), and a GaAs layer formed on the channel layer. Having a heterojunction field effect transistor.
JP63024225A 1988-02-04 1988-02-04 Heterojunction field effect transistor Expired - Lifetime JP2921835B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63024225A JP2921835B2 (en) 1988-02-04 1988-02-04 Heterojunction field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63024225A JP2921835B2 (en) 1988-02-04 1988-02-04 Heterojunction field effect transistor

Publications (2)

Publication Number Publication Date
JPH01199474A JPH01199474A (en) 1989-08-10
JP2921835B2 true JP2921835B2 (en) 1999-07-19

Family

ID=12132327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63024225A Expired - Lifetime JP2921835B2 (en) 1988-02-04 1988-02-04 Heterojunction field effect transistor

Country Status (1)

Country Link
JP (1) JP2921835B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075744A (en) * 1990-12-03 1991-12-24 Motorola, Inc. GaAs heterostructure having a GaAsy P1-y stress-compensating layer
KR100320448B1 (en) * 1994-06-14 2002-04-06 구자홍 High mobility transistors and fabrication methods
KR100436019B1 (en) * 2001-12-26 2004-06-12 광주과학기술원 Method for manufacturing MSM photodetector using a HEMT structure incorporating a low-temperature-grown compound semiconductor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59100577A (en) * 1982-11-30 1984-06-09 Fujitsu Ltd Semiconductor device
JPS6012773A (en) * 1983-07-02 1985-01-23 Agency Of Ind Science & Technol Manufacture of semiconductor element
JPS60231366A (en) * 1984-04-28 1985-11-16 Agency Of Ind Science & Technol Field effect transistor
JPH07120790B2 (en) * 1984-06-18 1995-12-20 株式会社日立製作所 Semiconductor device
JP2703885B2 (en) * 1986-02-14 1998-01-26 日本電気株式会社 Semiconductor device
JPH0783027B2 (en) * 1986-04-30 1995-09-06 株式会社日立製作所 Semiconductor device

Also Published As

Publication number Publication date
JPH01199474A (en) 1989-08-10

Similar Documents

Publication Publication Date Title
US5105241A (en) Field effect transistor
US5621228A (en) Heterojunction field effect transistor with non-alloy ohmic contact electrodes
JPH0783107B2 (en) Field effect transistor
JP3173080B2 (en) Field effect transistor
US4980731A (en) Atomic planar-doped field-effect transistor
JPH07183494A (en) Heterojunction fet
JP2679396B2 (en) Field effect transistor
JP2804041B2 (en) Field-effect transistor
JP2921835B2 (en) Heterojunction field effect transistor
EP0558011B1 (en) High electron mobility transistor
JP2500459B2 (en) Heterojunction field effect transistor
JP3625954B2 (en) High electron mobility transistor
JP2572484B2 (en) Field effect transistor
JP2730511B2 (en) Heterojunction field effect transistor
JP2679127B2 (en) Field effect transistor
JP3054216B2 (en) Semiconductor device
JP2687937B2 (en) Field effect transistor
JPH05315365A (en) Field effect transistor
JPH04326734A (en) Field-effect transistor
JPH0261149B2 (en)
JPH06151469A (en) Compound semiconductor device
JP2614490B2 (en) Heterojunction field effect transistor
JPH0684960A (en) Field effect transistor
JPS6317563A (en) Semiconductor device
JPH06252175A (en) Transistor having high electron mobility

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term