JP2921685B2 - Image data correction device - Google Patents

Image data correction device

Info

Publication number
JP2921685B2
JP2921685B2 JP1180439A JP18043989A JP2921685B2 JP 2921685 B2 JP2921685 B2 JP 2921685B2 JP 1180439 A JP1180439 A JP 1180439A JP 18043989 A JP18043989 A JP 18043989A JP 2921685 B2 JP2921685 B2 JP 2921685B2
Authority
JP
Japan
Prior art keywords
image data
line
bits
image
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1180439A
Other languages
Japanese (ja)
Other versions
JPH0346461A (en
Inventor
洋之 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP1180439A priority Critical patent/JP2921685B2/en
Publication of JPH0346461A publication Critical patent/JPH0346461A/en
Application granted granted Critical
Publication of JP2921685B2 publication Critical patent/JP2921685B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、各画素が2値で示される画データを補正す
る画データ補正装置に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image data correction device for correcting image data in which each pixel is represented by a binary value.

[従来の技術] ラインイメージセンサにより原稿画像を1ラインづつ
読み取って得られた画信号を2値化し、黒白画像を得る
画像読取装置がよく知られている。
2. Description of the Related Art An image reading apparatus that obtains a black-and-white image by binarizing an image signal obtained by reading a document image line by line by a line image sensor and obtaining a black-and-white image is well known.

このような画像読取装置で、一定濃度の画像を読み取
る場合、原稿を照す光源の光量のムラやラインイメージ
センサからの画信号を処理する回路のノイズなどの影響
により、読取画像の一部の画素の白黒が反転しまう場合
があった。
When reading an image of a fixed density with such an image reading apparatus, a part of the read image is affected by the unevenness of the light amount of the light source illuminating the original and the noise of the circuit for processing the image signal from the line image sensor. There was a case where the black and white of the pixel was reversed.

[発明が解決しようとする課題] 従来は、このように部分的に白黒反転した画像を補正
する場合、一旦画像メモリに画データを1ページ分格納
して、マイクロコンピュータによりデータ理を行なうよ
うにしていた。
[Problems to be Solved by the Invention] Conventionally, when correcting an image which is partially black-and-white inverted, image data for one page is temporarily stored in an image memory, and data processing is performed by a microcomputer. I was

このため、画情報を補正する装置の構成の複雑になり
コストが上昇するという問題があった。
For this reason, there has been a problem that the configuration of the device for correcting the image information becomes complicated and the cost increases.

本発明は、上記の問題を解決し、装置構成が簡単でコ
ストを低下させることができる画データ補正装置を提供
することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an image data correction apparatus which solves the above-described problem, has a simple apparatus configuration, and can reduce cost.

[課題を解決するための手段] このために本発明は、画データを1ライン目の先頭か
ら順次一定ビット数づつ入力して、直前に入力した少な
くとも2ライン分をメモリに格納する一方、その画デー
タの入力ごとに、1ライン前および2ライン前の同一位
置の一定ビット数の画データをメモリより読み出し、い
ま入力した画データおよびその2ライン前の画データ
が、それぞれ一定ビット数全て同一値で、かつ、1ライ
ン前の画データが、その両端部の2ビットを除く1ビッ
トのみ他のビットと値の異なる場合に、その1ビットを
他のビットと同一値に訂正して、その訂正した1ライン
前の画データを補正画データとして順次出力するように
したことを特徴としている。
[Means for Solving the Problems] For this purpose, the present invention provides a method of sequentially inputting image data by a fixed number of bits from the beginning of the first line and storing at least two lines immediately before input in a memory. Each time the image data is input, the image data of a certain number of bits at the same position one line before and two lines before are read out from the memory, and the image data just input and the image data two lines before the same are all the same number of bits each. If the value of the image data of the previous line is different from that of the other bits by one bit except the two bits at both ends, the one bit is corrected to the same value as the other bits, and It is characterized in that the corrected image data one line before is sequentially output as corrected image data.

[作用] 1ページ分の画データを一旦格納する大容量の画像メ
モリや、データ処理を行なうマイクロコンピュータなど
が不要になるので、装置の構成が簡単になり、そのコス
トを低下させることができるようになる。
[Operation] Since a large-capacity image memory for temporarily storing image data for one page and a microcomputer for performing data processing are not required, the configuration of the apparatus can be simplified and the cost can be reduced. become.

[実施例] 以下、添付図面を参照しながら、本発明の実施例を詳
細に説明する。
Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

第1図は、本発明の一実施例な係る画データ補正装置
のブロック構成図を示したものである。この画データ補
正装置は、ファクシミリ装置に配設されており、図示せ
ぬ画像受信部により受信して再生された画データを補正
して、画像記録するプロッタに出力するものである。
FIG. 1 is a block diagram showing an image data correcting apparatus according to an embodiment of the present invention. This image data correction device is provided in a facsimile device, corrects image data received and reproduced by an image receiving unit (not shown), and outputs the corrected image data to a plotter that records an image.

図において、ラッチ回路1は、画像受信部より転送さ
れる画データを1バイトづつ保持するものである。バッ
ファメモリ2は、ラッチ回路1が保持する画データを順
次入力して直前の2ライン分を記憶するものである。ラ
ッチ回路およびラッチ回路4は、バッファメモリ2より
読み出される画データをそれぞれ1バイトづつ保持する
ものである。
In the figure, a latch circuit 1 holds image data transferred from an image receiving unit for each byte. The buffer memory 2 is for sequentially inputting image data held by the latch circuit 1 and storing the immediately preceding two lines. The latch circuit and the latch circuit 4 hold the image data read from the buffer memory 2 one byte at a time.

P/S(パラレル/シリアル)変換回路5は、ラッチ回
路3に保持された画データをシリアル信号に変換するも
ので、セレクタ6は、そのシリアル信号と後述する回路
により補正された画データとを選択するものである。判
定テーブル7は、例えば、ROM(リードオンリーメモ
リ)ICや論理回路により構成され、ラッチ回路1,3,4に
保持されたそれぞれの画データのビットパターンに応じ
て、データ補正の要否および補正データを判定するもの
である。ビット補正回路8は、その判定結果に基づい
て、セレクタ6を切り換え制御して、必要に応じて所定
の補正データを出力するものである。
The P / S (parallel / serial) conversion circuit 5 converts the image data held in the latch circuit 3 into a serial signal, and the selector 6 converts the serial signal and the image data corrected by a circuit described later. To choose. The determination table 7 is composed of, for example, a ROM (Read Only Memory) IC or a logic circuit, and determines whether or not data correction is necessary and in accordance with the bit pattern of each image data held in the latch circuits 1, 3, and 4. This is for determining data. The bit correction circuit 8 controls switching of the selector 6 based on the determination result, and outputs predetermined correction data as needed.

以上の構成で、図示せぬファクシミリ装置が受信動作
を開始すると、この画データ補正装置には、受信した1
ページの画データが、1ライン目から最終ライン目まで
1バイトづつ順次入力される。
With the above configuration, when the facsimile apparatus (not shown) starts the receiving operation, the image data correcting apparatus
The image data of the page is sequentially input one byte at a time from the first line to the last line.

ラッチ回路1は、入力される画データを保持し、バッ
ファメモリ2はその画データを順次記憶する。
The latch circuit 1 holds input image data, and the buffer memory 2 sequentially stores the image data.

そして、2ライン目の画データが入力されるようにな
ると、ラッチ回路1が1バイトづつ画データD2を出力す
るタイミングに同期して、バッファメモリ2は、1ライ
ン目の同一位置の1バイトの画データD1を出力し、ラッ
チ回路3は、その画データD1を保持する。
Then, 2 when the line of image data is to be input, the latch circuit 1 in synchronism with the timing of outputting the byte by byte image data D 2, the buffer memory 2, the first line of 1 byte in the same position outputs the image data D 1, the latch circuit 3 holds the image data D 1.

P/S変換回路5は、その画データD1をシリアル信号に
変換する。セレクタ6は、通常P/S変換回路5側を選択
しており、そのシリアル信号に変換された画データD1
図示せぬプロッタに出力する。これにより、そのプロッ
タで1ライン目の受信画像が記録される。
P / S conversion circuit 5 converts the image data D 1 into a serial signal. The selector 6 is usually has selected the P / S conversion circuit 5 side, and outputs to a plotter (not shown) the image data D 1 that has been converted into the serial signal. Thus, the received image of the first line is recorded by the plotter.

次に、3ライン目以降の画データが入力されるように
なると、第2図に示すように、画データの補正動作が開
始される。すなわち、いま、ラインiの画データが1バ
イト入力されたとすると(処理101)、バッファメモリ
2は、上記と同様に、1ライン前の同一位置の1バイト
の画データDi-1を出力すると同時に、2ライン前の同一
位置の1バイトの画データDi-2を出力する。そして、そ
の画データDi-1をラッチ回路3が、画データDi-2をラッ
チ回路4がそれぞれ保持する(処理102)。
Next, when the image data of the third and subsequent lines comes to be input, the operation of correcting the image data is started as shown in FIG. That is, assuming that one byte of the image data of the line i is input (process 101), the buffer memory 2 outputs the one-byte image data Di-1 at the same position one line before, as described above. At the same time, 1-byte image data Di-2 at the same position two lines before is output. Then, the image data D i-1 is a latch circuit 3, the image data D i-2 latch circuit 4 holds each (process 102).

次いで、判定テーブル7は、それらの画データDi,D
i-1,Di-2に対して、次のような判定を行なう。すなわ
ち、まず、ラインi−2の画データDi-2をチェックし
(処理103)、その1バイトの全ビットがオール“0"ま
たはオール“1"であると(処理103のY)、次にライン
iの画データDiをチェックする(処理104)。
Next, the determination table 7 determines that the image data Di , D
The following determination is made for i-1 and Di-2 . That is, first, to check the image data D i-2 of the line i-2 (Y of process 103) (processing 103), and all bits of the byte is all "0" or all "1", the following Check image data D i of line i (the processing 104).

その画データがDiがオール“0"またはオール“1"で、
かつ上記画データDi-2と異なる値である場合(処理104
Y)、次にラインi−1の画データDi-1をチェックする
(処理105)。ここで、そのバイトの内の1ビットのみ
が他の7ビットと値が異なる場合(処理105のY)、次
に値が異なるビットの位置をチェックする(処理10
6)。
In the image data D i is all "0" or all "1",
If the value is different from the image data Di-2 (step 104
Y) Then, the image data Di-1 of the line i -1 is checked (process 105). Here, if only one bit of the byte has a different value from the other 7 bits (Y in step 105), then the position of the bit having a different value is checked (step 10).
6).

そして、そのビットが1バイトの内の2ビット目から
7ビット目までの6ビット内にある場合(処理106の
Y)、画データDi-1の中の上記1ビットをエラービット
と判定する。そして、例えば、他のビットが“1"のとき
には上記1ビットを“1"に補正させ、他のビットが“0"
のときには“0"に補正させる所定の補正信号をビット補
正回路8に出力する。
If the bit is within 6 bits from the second bit to the seventh bit in one byte (Y in process 106), the one bit in the image data Di-1 is determined to be an error bit. . For example, when the other bit is “1”, the one bit is corrected to “1”, and the other bit is set to “0”.
At this time, a predetermined correction signal to be corrected to “0” is output to the bit correction circuit 8.

ビット補正回路8は、その補正信号が入力されるとセ
レクタ6をビット補正回路8側に切り換え、1バイト分
のオール“0"またはオール“1"のデータを出力する。こ
れにより、セレクタ6からラインi−1の補正された画
データDi-1が1バイト図示せぬプロッタに出力される
(以上、処理107)。
When the correction signal is input, the bit correction circuit 8 switches the selector 6 to the bit correction circuit 8 side, and outputs one byte of all “0” or all “1” data. Thus, the image data D i-1 to the corrected line i-1 from the selector 6 is output to the plotter, not 1 byte shown (above, process 107).

上記動作により、例えば、第3図(a)に示すよう
に、白画像と黒画像の境界となる1ラインで画データが
1ビット反転していた場合、それぞれ同図(b)に示す
ように補正されるようになる。
By the above operation, for example, as shown in FIG. 3A, when the image data is inverted by one bit in one line at the boundary between the white image and the black image, as shown in FIG. It will be corrected.

一方、前記において、画データDi-2の1バイトがオー
ル“0"またはオール“1"でなかった場合や(処理103の
N)、画データDiが、同様にオール“0"やオール“1"で
なかったり上記画データDi-2と同一値であった場合(処
理104のN)、あるいは画データDi-1の全ビットが同一
値または2ビット以上異なるビットがあった場合(処理
105のN)、さらには値の異なるビットが中の6ビット
になかった場合(処理106のN)、判定テーブル7は前
記補正信号を出力しない。この場合、ビット補正回路8
はセレクタ6をP/S変換回路5側を選択した状態に保持
する。これにより、ラインi−1の画データDi-1がその
ままプラッタに出力される(処理108)。
On the other hand, in the above case, when one byte of the image data Di-2 is not all "0" or all "1" (N in the processing 103), the image data Di is similarly all "0" or all "1". If it is not "1" or has the same value as the image data Di-2 (N in process 104), or if all the bits of the image data Di-1 have the same value or two or more different bits (processing
If (N in 105) and there are no bits having different values in the middle 6 bits (N in process 106), the determination table 7 does not output the correction signal. In this case, the bit correction circuit 8
Holds the selector 6 in a state where the P / S conversion circuit 5 side is selected. Thus, the image data D i-1 of line i-1 is output as it is to the platter (processing 108).

いま、例えば、第4図(a)に示すように、ラインi
−1の2つの画素e1とe2とが反転した画像を受信して、
この装置により、各ラインの画データが、同図Bj,Bj+1,
Bj+2というように、順次1バイトづつ判定されたとす
る。すると、ラインi−1の画データは、バイトBjとB
j+2のときに、それぞれ画素e1とe2とが補正され、プロ
ッタでは、同図(b)に示すように正しい画像が記録さ
れるようになる。
Now, for example, as shown in FIG.
Receiving an image in which two pixels e 1 and e 2 of −1 are inverted,
With this device, the image data of each line is converted into B j , B j + 1 ,
It is assumed that the determination is sequentially performed for each byte, such as B j + 2 . Then, the image data of line i-1 is bytes Bj and B
when j + 2, are respectively the pixel e 1 and the e 2 is corrected, the plotter will correct the image as shown in FIG. 5 (b) is recorded.

このように、主走査方向の直線や画像の輪敦部に白黒
反転した画素があると、その画素が補正されて、自然な
画像が得られるようになる。
As described above, if there is a pixel that has been inverted in black and white on the straight line in the main scanning direction or in the portion of the image, the pixel is corrected, and a natural image can be obtained.

また、本実施例では、従来のような大容量の画像メモ
リやマイクロコンピュータを用いず、簡単なハードウェ
アのみで装置を構成している。これにより、装置の構成
が簡単になり、そのコストを低下させることができるよ
うになる。
Further, in the present embodiment, the apparatus is configured only with simple hardware without using a large-capacity image memory or microcomputer as in the related art. This simplifies the configuration of the device and reduces its cost.

なお、上述の実施例では、第2図で説明したように、
ラインiとラインi−2の画データが、オール“1"とオ
ール“0"の場合に、ラインi−1の画データを補正する
ようにしたが、ラインiとラインi−2の画データが、
ともにオール“1"またはオール“0"の場合に、同様に画
データのビット補正を行なうようにしてもよい。その場
合も、第4図に示したような画像補正は同様に実行でき
ると共に、第5図(a)に示すように、白画像の中に1
つ反転した画素e3があったり、黒画像の中に1画素e4
あった場合、同図(b)に示すように、それらが補正さ
れるようになる。
In the above-described embodiment, as described in FIG.
When the image data of the line i and the line i-2 are all "1" and all "0", the image data of the line i-1 is corrected, but the image data of the line i and the line i-2 are corrected. But,
If both are all “1” or all “0”, the bit correction of the image data may be similarly performed. In this case as well, the image correction as shown in FIG. 4 can be executed in the same manner, and as shown in FIG.
One inversion or have pixels e 3 that, when there is 1 pixel e 4 in the black image, as shown in FIG. (B), so that they are corrected.

また、上述の実施例では、各ラインの画データは、1
バイトづつずらせながら順次チェックし、各チェックに
おいて1バイトの両端のビットの反転については無視す
るようにしたので、その両端のビットは補正不能にな
る。そこで、両端のビットも補正するようにして1バイ
トチェックすると、1ビットづらせた状態で、同様に1
バイトチェックするようにすれば、全ビットに対して補
正することができるようになる。
In the above embodiment, the image data of each line is 1
The checks are sequentially performed while shifting the bytes, and in each check, the inversion of the bits at both ends of one byte is ignored, so that the bits at both ends cannot be corrected. Therefore, when one byte is checked so as to correct the bits at both ends, one bit is shifted in the same manner.
If byte checking is performed, correction can be performed for all bits.

[発明の効果] 以上のように、本発明によれば、画データを順次一定
ビット数づつ入力して、直前に入力した2ライン分をメ
モリに格納する一方、その画データの入力ごとに、その
画データ,その1ライン前および2ライン前のそれぞれ
画データの状態を判定して、一定条件を満足する場合に
は、1ライン前の画データに対して所定のビット訂正を
行なって補正画データとして取り出すようにしたので、
装置の構成が簡単になり、そのコストを低下させること
ができるようになる。
[Effects of the Invention] As described above, according to the present invention, image data is sequentially input by a fixed number of bits, and two lines input immediately before are stored in the memory. The state of the image data, the image data of the previous one line and the image data of the previous two lines is determined, and if a predetermined condition is satisfied, a predetermined bit correction is performed on the image data of the previous line to correct the image. Since it was taken out as data,
The configuration of the device is simplified, and its cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例に係る画データ画データ補正
装置のブロック構成図、第2図は画データの補正処理を
示す動作フローチャート、第3図は補正される画データ
の例を示す説明図、第4図は補正される受信画像の一例
を示す説明図、第5図は他の実施例において補正される
受信画像の一例を示す説明図である。 1,3,4……ラッチ回路、2……バッファメモリ、5……P
/S(シリアル/パラレル)変換回路、6……セレクタ、
7……判定テーブル、8……ビット補正回路。
FIG. 1 is a block diagram of an image data image data correcting apparatus according to one embodiment of the present invention, FIG. 2 is an operation flowchart showing image data correction processing, and FIG. 3 shows an example of image data to be corrected. FIG. 4 is an explanatory diagram showing an example of a received image to be corrected, and FIG. 5 is an explanatory diagram showing an example of a received image corrected in another embodiment. 1,3,4 ... Latch circuit, 2 ... Buffer memory, 5 ... P
/ S (serial / parallel) conversion circuit, 6 ... selector,
7... Judgment table, 8... Bit correction circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】2値化された画素からなるライン毎の画デ
ータを前後のラインの画素状態に応じて補正する画デー
タ補正装置において、 画データをiライン目の先頭から重複することなく、か
つ、飛ばすことなく全ビットを一定ビットずつ取り出
し、それらを順次入力していく画データ入力手段と、 現在入力しているiライン目の画データの直前に入力し
た(i−1),(i−2)ラインの2ライン分の画デー
タを格納するメモリと、 iライン目の画データを一定ビット数入力する毎に(i
−1)ライン目及び(i−2)ライン目の対応する位置
の一定ビット数の画データを前記メモリより読み出す画
データ読出手段と、 前記入力したiライン目の一定ビット数の画データが全
て同一値であること、前記メモリより読み出した(i−
2)ライン目の対応する一定ビット数の画データが全て
同一値であること、及び、前記メモリより読み出した
(i−1)ライン目の対応する一定ビット数の画データ
の内の両端部の2ビットを除く1ビットを検査対象とし
て、当該1ビットのみが前記(i−1)ライン目の対応
する一定ビット数の内の他の画素と値を異にすることを
条件として、当該1ビットを前記他の画素と同一値に訂
正する画データ訂正手段と、 前記(i−1)ライン目の画データを前記画データ訂正
手段により訂正して出力するか、そのまま出力するか選
択して順次出力する画データ出力手段とを備えているこ
とを特徴とする画データ補正装置。
An image data correcting apparatus for correcting image data for each line composed of binarized pixels according to pixel states of preceding and succeeding lines, without overlapping image data from the head of the i-th line. Further, image data input means for taking out all the bits at a constant rate without skipping and sequentially inputting them, and (i-1), (i) input immediately before the currently input i-th line of image data -2) a memory for storing image data for two lines of lines, and every time a fixed number of bits of image data for the i-th line are input (i
-1) image data reading means for reading out image data of a fixed number of bits at a position corresponding to the line and (i-2) th line from the memory; Read out from the memory (i-
2) The image data of the fixed number of bits corresponding to the line are all the same value, and both ends of the image data of the fixed number of bits corresponding to the line (i-1) read out from the memory. One bit excluding two bits is to be inspected, and the condition is that only the one bit has a different value from the other pixels of the corresponding fixed number of bits of the (i-1) th line. Data correcting means for correcting the image data to the same value as the other pixels, and selecting whether to correct and output the image data of the (i-1) th line by the image data correcting means or to output as it is, and sequentially. An image data correction device, comprising: image data output means for outputting.
JP1180439A 1989-07-14 1989-07-14 Image data correction device Expired - Fee Related JP2921685B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1180439A JP2921685B2 (en) 1989-07-14 1989-07-14 Image data correction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1180439A JP2921685B2 (en) 1989-07-14 1989-07-14 Image data correction device

Publications (2)

Publication Number Publication Date
JPH0346461A JPH0346461A (en) 1991-02-27
JP2921685B2 true JP2921685B2 (en) 1999-07-19

Family

ID=16083258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1180439A Expired - Fee Related JP2921685B2 (en) 1989-07-14 1989-07-14 Image data correction device

Country Status (1)

Country Link
JP (1) JP2921685B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3886727B2 (en) * 1999-02-25 2007-02-28 富士通株式会社 Image processing device

Also Published As

Publication number Publication date
JPH0346461A (en) 1991-02-27

Similar Documents

Publication Publication Date Title
JPS59156070A (en) Picture processing device
US4667251A (en) Method and apparatus for encoding and transmitting picture information of half tones
US5177623A (en) Image processing apparatus and method
JP2921685B2 (en) Image data correction device
JPH1093819A (en) Picture processor
US20020024525A1 (en) Image encoding apparatus and method
US5369506A (en) Circuit arrangement for selecting an image data correction scheme, writing the correction scheme to a correction table and correcting image data gradation
JP2899284B2 (en) Image data encoding device
JP3825134B2 (en) Image correction apparatus and image correction method
JP3303990B2 (en) Image signal processing device
JP2985303B2 (en) Recording device area recognition method
JPH0131344B2 (en)
JP2577797B2 (en) Pixel density conversion circuit
JP3221152B2 (en) Facsimile machine
JPH0371326A (en) Scanning adding device
JPH03120951A (en) Picture reader
JPS589469A (en) Correcting system of picture signal
JPH07254983A (en) Facsimile equipment
JPH0670145A (en) Halftone binarizing device
JPH0738682B2 (en) Image signal processing processor
JPS6276962A (en) Original recognition device
JPS60206369A (en) Picture signal correcting system
JPH11175719A (en) Method and processor for image processing
JPH0828819B2 (en) Image data encoder
JP2001148790A (en) Coding method and coding unit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees