JP2921503B2 - Manufacturing method of electrical contact - Google Patents
Manufacturing method of electrical contactInfo
- Publication number
- JP2921503B2 JP2921503B2 JP21860196A JP21860196A JP2921503B2 JP 2921503 B2 JP2921503 B2 JP 2921503B2 JP 21860196 A JP21860196 A JP 21860196A JP 21860196 A JP21860196 A JP 21860196A JP 2921503 B2 JP2921503 B2 JP 2921503B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- chromium
- electrical contact
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
【0001】[0001]
【発明の属する技術分野】この発明は、電気的コンタク
トの製造方法に係り、例えば、アクティブマトリクスカ
ラー液晶ディスプレイのTFTアレイ基板製造の際のア
ルミニウム配線工程において用いて好適な電気的コンタ
クトの製造方法に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a method of manufacturing an electrical contact, and more particularly to a method of manufacturing an electrical contact suitable for use in an aluminum wiring step in manufacturing a TFT array substrate of an active matrix color liquid crystal display. .
【0002】[0002]
【従来の技術】従来、例えば、図5に示すように、横の
走査線群と縦の信号線群とが格子状のマトリクスを形成
し、各交差点に透明ドット電極101a,101a,…
を駆動するためのTFT(thin-film transisitor)ス
イッチ101b,101b,…が接続されてなるTFT
アレイ基板101と、RGB原色に染め分けたカラーフ
ィルタ基板102とが対抗して配置され、両基板間に液
晶103が封入され、カラーフィルタ基板102の表面
には全面に共通電極104が形成されてなる液晶パネル
105の両側に、偏光板106,106が配置され、さ
らに、背後にバックライトが配置されてなるアクティブ
マトリクスカラー液晶ディスプレイ107を製造する際
のTFTアレイ基板101の製造工程においては、次の
ような方法で、TFTアレイ基板101の各TFTスイ
ッチ101bのゲート電極を構成するクロム膜(下層導
体膜)と上記走査線を構成するアルミニウム膜(上層導
体膜)との間の電気的コンタクトを形成している。すな
わち、図6(a)に示すように、まず、ガラス基板20
1上に、クロム膜202を、スパッタリング法によって
成膜した後、所定の形状に加工して形成する。次に、プ
ラズマCVD(chemical vapor deposition)法によっ
て、シリコン窒化膜203を成膜し、シリコン窒化膜2
03の上に、フォトレジストを塗布し、フォトリソグラ
フィの技法によって所定のパターンをフォトレジストに
転写して、フォトレジストマスク204を形成する。次
に、弗素系のエッチングガスを用いたドライエッチング
法によって、シリコン窒化膜203をエッチングして、
コンタクト窓を形成した後、フォトレジストマスク20
4を剥離し、同図(b)に示すように、アルミニウム膜
205をスパッタリング法によって成膜する。2. Description of the Related Art Conventionally, for example, as shown in FIG. 5, a horizontal scanning line group and a vertical signal line group form a grid-like matrix, and transparent dot electrodes 101a, 101a,.
(Thin-film transisitor) switches 101b, 101b,.
An array substrate 101 and a color filter substrate 102 dyed in RGB primary colors are opposed to each other, a liquid crystal 103 is sealed between the two substrates, and a common electrode 104 is formed on the entire surface of the color filter substrate 102. In the manufacturing process of the TFT array substrate 101 when manufacturing the active matrix color liquid crystal display 107 in which the polarizing plates 106 and 106 are disposed on both sides of the liquid crystal panel 105 and the backlight is disposed behind the liquid crystal panel 105, the following process is performed. By such a method, an electrical contact is formed between the chromium film (lower conductor film) constituting the gate electrode of each TFT switch 101b of the TFT array substrate 101 and the aluminum film (upper conductor film) constituting the scanning line. doing. That is, as shown in FIG.
A chromium film 202 is formed on the substrate 1 by sputtering and then processed into a predetermined shape. Next, a silicon nitride film 203 is formed by plasma CVD (chemical vapor deposition).
A photoresist is applied on the substrate 03, and a predetermined pattern is transferred to the photoresist by a photolithography technique to form a photoresist mask 204. Next, the silicon nitride film 203 is etched by a dry etching method using a fluorine-based etching gas,
After forming the contact window, the photoresist mask 20
4 is peeled off, and an aluminum film 205 is formed by a sputtering method as shown in FIG.
【0003】ところが、上記方法によって製造された電
気的コンタクトは、抵抗が高くなってしまい、良好な状
態となっていなかった。そこで、この出願に係る発明者
等が、クロム膜102とアルミニウム膜105との界面
近傍の成分組成を分析するために、X線照射による電子
分光法(ESCA(electron spectroscopy for chemic
al analysis))によって、被処理体表面からの深さに
対する各成分のスペクトル強度を測定したところ、図7
に示すように、上記界面近傍に、弗素が多量に存在して
いることが確認され、弗素がクロム膜202表面へ付着
して変質層206(図6(b)参照)が形成されること
によって電気的コンタクトの高抵抗化を招いていること
が判明した。However, the electrical contact manufactured by the above method has a high resistance and is not in a good condition. In order to analyze the composition of the components near the interface between the chromium film 102 and the aluminum film 105, the inventors of the present application conducted electron spectroscopy (ESCA) using X-ray irradiation.
al analysis)), the spectral intensity of each component with respect to the depth from the surface of the object was measured.
As shown in FIG. 6, it is confirmed that a large amount of fluorine exists in the vicinity of the interface, and the fluorine adheres to the surface of the chromium film 202 to form the altered layer 206 (see FIG. 6B). It has been found that the resistance of the electrical contact has been increased.
【0004】クロム膜表面が変質してしまったまま、電
気的コンタクトを形成して、コンタクト不良を招くこと
を回避するために、例えば、特開平1−101661号
公報に記載されているような方法が提案されている。す
なわち、図8に示すように、透明基板301上に、クロ
ム膜302を、真空蒸着によって成膜した後、パターン
ニングして形成する。次に、酸化タンタル膜303をス
パッタリング法によって成膜する。さらに、例えば、ス
イッチング素子を形成するために、プラズマCVD法に
よって、略300℃で、アモルファスシリコン(a−S
i)膜を形成する高温プロセスを経る。次に、酸化タン
タル膜303上にフォトレジストを塗布し、フォトリソ
グラフィの技法によって所定のパターンをフォトレジス
トに転写して、フォトレジストマスクを形成し、この後
に、CF4ガスを用いたドライエッチング法により、コ
ンタクト窓304を形成する。次に、弗化水素酸−硝酸
系エッチング液に略20sec浸漬することによって、
クロム膜302と酸化タンタル膜303との間の界面近
傍に、上記高温プロセスで形成された変質層を除去す
る。この後、フォトレジストマスクを除去し、MoSi
/Al膜305及び対向電極306を形成する。[0004] In order to avoid the occurrence of contact failure by forming an electrical contact while the surface of the chromium film is deteriorated, for example, a method as described in JP-A-1-101661 is used. Has been proposed. That is, as shown in FIG. 8, a chromium film 302 is formed on a transparent substrate 301 by vacuum evaporation and then patterned. Next, a tantalum oxide film 303 is formed by a sputtering method. Furthermore, for example, in order to form a switching element, amorphous silicon (a-S
i) Through a high temperature process to form a film. Next, a photoresist is applied on the tantalum oxide film 303, a predetermined pattern is transferred to the photoresist by a photolithography technique to form a photoresist mask, and thereafter, a dry etching method using CF 4 gas is performed. Thereby, a contact window 304 is formed. Next, by immersing in a hydrofluoric acid-nitric acid etching solution for approximately 20 seconds,
The altered layer formed by the high-temperature process near the interface between the chromium film 302 and the tantalum oxide film 303 is removed. Thereafter, the photoresist mask is removed, and MoSi is removed.
/ Al film 305 and counter electrode 306 are formed.
【0005】また、特開平5−232491号公報に記
載されている方法によれば、まず、図9(a)に示すよ
うに、ガラス基板401上に所定のパターンのクロム膜
402を成膜した後に、ITO(indium tin oxide)膜
403を形成する。次に、プラズマCVD法によって、
シリコン窒化膜404を成膜し、このシリコン窒化膜4
04上にフォトレジストを塗布し、フォトリソグラフィ
の技法を用いることによって、所定のパターンをフォト
レジストに転写して、フォトレジストマスク405を形
成する。この後、同図(b)に示すように、シリコン窒
化膜404をバッファード弗化水素酸によってウェット
エッチングし、ITO膜403表面を露出させてコンタ
クト窓を作成した後、電気的コンタクトを形成する。According to the method described in Japanese Patent Application Laid-Open No. Hei 5-232491, first, a chromium film 402 having a predetermined pattern is formed on a glass substrate 401 as shown in FIG. Later, an ITO (indium tin oxide) film 403 is formed. Next, by the plasma CVD method,
A silicon nitride film 404 is formed.
A photoresist is coated on the substrate 04, and a predetermined pattern is transferred to the photoresist by using a photolithography technique to form a photoresist mask 405. Thereafter, as shown in FIG. 3B, the silicon nitride film 404 is wet-etched with buffered hydrofluoric acid to expose a surface of the ITO film 403 to form a contact window, and thereafter, an electrical contact is formed. .
【0006】[0006]
【発明が解決しようとする課題】しかしながら、上記特
開平1−101661号公報記載の方法によると、クロ
ム膜302表面の変質層を除去するために、エッチング
液に浸漬する工程が必要となり、このため、専用のエッ
チング液及びエッチング装置が必要となる。また、特開
平5−232491号公報記載の方法によっても、バッ
ファード弗化水素酸による酸化防止のためのITO膜4
03を形成する成膜工程、さらに、パターニングするた
めのフォトリソグラフィ工程が必要となり、煩雑となる
ほか、欠陥箇所も増加させることになってしまう。However, according to the method described in JP-A-1-101661, a step of immersion in an etching solution is required to remove the altered layer on the surface of the chromium film 302. In addition, a dedicated etching solution and etching apparatus are required. Also, an ITO film 4 for preventing oxidation by buffered hydrofluoric acid can be produced by the method described in JP-A-5-232491.
A film forming step for forming the layer 03 and a photolithography step for patterning are required, which is complicated and increases the number of defective portions.
【0007】この発明は、上述の事情に鑑みてなされた
もので、簡易な工程を付加するのみで、信頼性の高いコ
ンタクトを得ることのできる電気的コンタクトの製造方
法を提供することを目的としている。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a method of manufacturing an electrical contact that can obtain a highly reliable contact only by adding a simple process. I have.
【0008】[0008]
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、基板上に下層導体膜として
形成されたクロム膜と、該クロム膜の上に形成された絶
縁膜と、該絶縁膜に開口されたコンタクト窓を通じて上
記クロム膜と電気的に接続されている上層導体膜とから
なる電気的コンタクトを製造する方法に係り、上記基板
上に上記クロム膜を形成した後に、該クロム膜表面を酸
化させて厚さ1nm以上9nm以下の酸化クロム膜を形
成し、次いで、該酸化クロム膜の上に上記絶縁膜を形成
し、この後、フッ素系のエッチングガスを用いて、上記
絶縁膜に上記コンタクト窓を、上記酸化クロム膜が上記
コンタクト窓の底に残存する態様で、開口することを特
徴としている。In order to solve the above-mentioned problems, the present invention is directed to a chromium film formed as a lower conductive film on a substrate and an insulating film formed on the chromium film. And a method of manufacturing an electrical contact consisting of an upper conductive film electrically connected to the chromium film through a contact window opened in the insulating film, after forming the chromium film on the substrate. Oxidizing the surface of the chromium film to form a chromium oxide film having a thickness of 1 nm or more and 9 nm or less, then forming the insulating film on the chromium oxide film, and then using a fluorine-based etching gas. And opening the contact window in the insulating film such that the chromium oxide film remains at the bottom of the contact window.
【0009】また、請求項2記載の発明は、請求項1記
載の電気的コンタクトの製造方法に係り、上記基板が、
透明基板であることを特徴としている。According to a second aspect of the present invention, there is provided a method of manufacturing an electrical contact according to the first aspect, wherein the substrate comprises:
It is characterized by being a transparent substrate.
【0010】また、請求項3記載の発明は、請求項1記
載の電気的コンタクトの製造方法に係り、上記上層導体
膜が、アルミニウム膜であることを特徴としている。According to a third aspect of the present invention, there is provided the method for manufacturing an electrical contact according to the first aspect, wherein the upper conductive film is an aluminum film.
【0011】また、請求項4記載の発明は、請求項1記
載の電気的コンタクトの製造方法に係り、上記絶縁膜
が、シリコン窒化膜であることを特徴としている。According to a fourth aspect of the present invention, there is provided the method for manufacturing an electrical contact according to the first aspect, wherein the insulating film is a silicon nitride film.
【0012】[0012]
【0013】[0013]
【0014】[0014]
【0015】[0015]
【作用】この発明の構成によれば、下層導体膜としてク
ロム膜の表面に形成された酸化クロム膜が、絶縁膜のエ
ッチングを行う際に、クロム膜表面が変質してしまうの
を防止すると共に、形成された酸化クロム膜は極めて薄
い膜であるので、電気抵抗の低い良好な電気的コンタク
トを製造することができる。According to the structure of the present invention, the chromium oxide film formed on the surface of the chromium film as the lower conductor film prevents the surface of the chromium film from being deteriorated when the insulating film is etched. Since the formed chromium oxide film is an extremely thin film, a good electrical contact with low electric resistance can be manufactured.
【0016】[0016]
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第1実施例 図1及び図2は、この発明の第1実施例である電気的コ
ンタクトの製造方法を説明するための工程図、また、図
3は、被処理体表面からの深さと該深さにおける被処理
体を構成する各成分のスペクトル強度との関係を示す特
性図である。この例の電気的コンタクトの製造方法は、
「従来の技術」の項で述べたように、例えば、アクティ
ブマトリクスカラー液晶ディスプレイにおいて採用され
るTFTアレイ基板のTFTスイッチのゲート電極を構
成するクロム膜(下層導体膜)と走査線を構成するアル
ミニウム膜(上層導体膜)との間の電気的コンタクトを
形成する際に用いられる。Embodiments of the present invention will be described below with reference to the drawings. The description will be specifically made using an embodiment. First Embodiment FIGS. 1 and 2 are process diagrams for explaining a method of manufacturing an electrical contact according to a first embodiment of the present invention. FIG. 3 is a diagram showing the depth from the surface of the object to be processed. FIG. 4 is a characteristic diagram illustrating a relationship between a depth and a spectrum intensity of each component included in an object to be processed. The manufacturing method of the electrical contact of this example is as follows.
As described in the section of "Prior Art", for example, a chromium film (lower conductive film) constituting a gate electrode of a TFT switch of a TFT array substrate and an aluminum constituting a scanning line employed in an active matrix color liquid crystal display. It is used when forming an electrical contact with the film (upper conductor film).
【0017】まず、図1(a)に示すように、ガラス基
板1上に厚さが数100nmとなるようにクロム膜2を
スパッタリング法によって形成する。ここで、スパッタ
リングの条件は、温度を略300℃、真空度を略0.3
Pa、放電ガスとしてのアルゴン(Ar)の流量を略1
00sccm(standard cubic centimeter per minut
e)としている。次に、クロム膜2の上に、レジスト塗
布用スピナを用いて、所定の回転数でファトレジストを
塗布して、略1.5μmの膜厚とし、露光工程で所定の
マスクパターンをフォトレジストに転写した後、現像工
程でアルカリ溶液でフォトレジストを溶解させることに
より、同図(b)に示すように、フォトレジストマスク
3を形成する。そして、塩素系エッチングガスを用いた
ドライエッチング法によって、フォトレジストマスク3
に覆われていない箇所のクロム膜2を除去する。この
後、DMSO(dimethyl sulfoxide)とモノエタノール
アミンとからなる剥離液を用いることによって、同図
(c)に示すように、クロム膜2上のフォトレジストマ
スク3を除去する。First, as shown in FIG. 1A, a chromium film 2 is formed on a glass substrate 1 so as to have a thickness of several hundred nm by a sputtering method. Here, the sputtering conditions are as follows: a temperature of about 300 ° C. and a degree of vacuum of about 0.3.
Pa, the flow rate of argon (Ar) as a discharge gas is approximately 1
00sccm (standard cubic centimeter per minut
e). Next, a photoresist is applied on the chromium film 2 at a predetermined rotation speed using a resist coating spinner to a thickness of about 1.5 μm, and a predetermined mask pattern is applied to the photoresist in an exposure step. After the transfer, the photoresist is dissolved with an alkaline solution in a developing step, thereby forming a photoresist mask 3 as shown in FIG. Then, the photoresist mask 3 is formed by a dry etching method using a chlorine-based etching gas.
The chromium film 2 not covered with the chrome film 2 is removed. Thereafter, the photoresist mask 3 on the chromium film 2 is removed by using a stripping solution composed of DMSO (dimethyl sulfoxide) and monoethanolamine, as shown in FIG.
【0018】次に、このガラス基板1上にパターニング
されたクロム膜2が形成されてなる処理体を、略200
℃以上250℃以下の範囲に設定された大気雰囲気中で
略30min放置することにより、クロム膜2の表面を
酸化させ、同図(d)に示すように、膜厚が略数nmの
酸化クロム膜4を形成する。なお、この出願に係る発明
者等が、クロム膜2表面の酸化の条件を様々に変えて酸
化クロム膜4の膜厚を制御し、電気的コンタクトを形成
して電気抵抗値等の測定を行ったところ、略1nm未満
の膜厚では、後述するシリコン窒化膜をエッチングする
工程で、弗素のクロム膜2表面への付着を防止する効果
が認められず、それ故、所望の低抵抗値が得られなかっ
た。また、逆に、略10nm以上の膜厚では、酸化クロ
ム膜4が電気伝導の妨げとなってしまって、むしろ、高
抵抗値が測定された。したがって、この酸化クロム膜4
の膜厚は、略1nm以上9nm以下の範囲とする必要が
あることがわかった。次に、シランガスとアンモニアガ
スとの混合ガスを用いて、プラズマCVD法によって、
図2(e)に示すように、酸化クロム膜4の上に、膜厚
が略数100nmのシリコン窒化膜5を形成し、さら
に、シリコン窒化膜5の上に、フォトレジストを塗布
し、フォトリソグラフィの技法によって所定のパターン
をフォトレジストに転写して、フォトレジストマスク6
を形成する。ここで、成膜の条件は、温度を略250
℃、真空度を略120Pa、シランガス及びアンモニア
ガスの流量を、それぞれ、略100sccm、略200
sccmとしている。Next, a processing body in which the patterned chromium film 2 is formed on the glass substrate 1 is moved to approximately 200 mm.
The surface of the chromium film 2 is oxidized by being left for about 30 minutes in an air atmosphere set to a range of not less than 250 ° C. and not more than 250 ° C., and as shown in FIG. The film 4 is formed. Note that the inventors of the present application control the thickness of the chromium oxide film 4 by changing the oxidation conditions of the surface of the chromium film 2 in various ways, form electrical contacts, and measure the electrical resistance and the like. However, when the thickness is less than about 1 nm, the effect of preventing fluorine from adhering to the surface of the chromium film 2 in the step of etching the silicon nitride film described later is not recognized, and therefore, a desired low resistance value is obtained. I couldn't. Conversely, when the film thickness was about 10 nm or more, the chromium oxide film 4 hindered electric conduction, and rather, a high resistance value was measured. Therefore, this chromium oxide film 4
It has been found that the film thickness needs to be in the range of about 1 nm to 9 nm. Next, using a mixed gas of silane gas and ammonia gas, by a plasma CVD method,
As shown in FIG. 2E, a silicon nitride film 5 having a thickness of about several hundred nm is formed on the chromium oxide film 4, and a photoresist is applied on the silicon nitride film 5 to form a photoresist. A predetermined pattern is transferred to a photoresist by a lithography technique to form a photoresist mask 6.
To form Here, the conditions for the film formation are as follows.
° C, the degree of vacuum is about 120 Pa, and the flow rates of the silane gas and the ammonia gas are about 100 sccm and about 200
sccm.
【0019】次に、弗素系エッチングガスを用いたドラ
イエッチング法によって、シリコン窒化膜5をエッチン
グして、同図(f)に示すように、コンタクト窓Hを形
成し、剥離液に浸してフォトレジストマスク6を除去す
る。この後、同図(g)に示すように、シリコン窒化膜
5等の上に厚さが数100nmとなるようにアルミニウ
ム膜7をスパッタリング法によって形成する。ここで、
スパッタリングの条件は、温度を略200℃、真空度を
略0.4Pa、放電ガスとしてのアルゴン(Ar)の流
量を略200sccmとしている。そして、アルミニウ
ム膜7の上に、フォトレジストを塗布し、フォトリソグ
ラフィの技法によって所定のパターンをフォトレジスト
に転写して、フォトレジストマスクを形成し、リン酸と
硝酸と酢酸との混合液からなるエッチング液に浸して、
フォトレジストマスクに覆われていない箇所のアルミニ
ウム膜7を除去し、さらに、剥離液に浸して、フォトレ
ジストマスクを除去する。Next, the silicon nitride film 5 is etched by a dry etching method using a fluorine-based etching gas to form a contact window H as shown in FIG. The resist mask 6 is removed. Thereafter, as shown in FIG. 2G, an aluminum film 7 is formed on the silicon nitride film 5 and the like by sputtering to have a thickness of several 100 nm. here,
The sputtering conditions are as follows: the temperature is about 200 ° C., the degree of vacuum is about 0.4 Pa, and the flow rate of argon (Ar) as a discharge gas is about 200 sccm. Then, a photoresist is applied on the aluminum film 7, a predetermined pattern is transferred to the photoresist by a photolithography technique, a photoresist mask is formed, and a photoresist is formed from a mixed solution of phosphoric acid, nitric acid, and acetic acid. Immerse in etchant,
The aluminum film 7 that is not covered with the photoresist mask is removed, and the aluminum film 7 is further immersed in a stripping solution to remove the photoresist mask.
【0020】このようにして、コンタクト窓H,H,…
の大きさが略12μm四方の電気的コンタクトを形成
し、評価用配線パターンを用いて電気抵抗を測定したと
ころ、略2000個の電気的コンタクトについて、略数
10kΩという抵抗値が得られ、従来技術による略数1
000kΩという測定結果から大幅に改善され、導電不
良は認められなかった。また、ESCAによって、電気
的コンタクト形成後の被処理体の表面から任意の深さに
おける各成分のスペクトル強度を測定して、成分組成を
分析したところ、図3に示すように、酸化クロム膜4
(クロム膜2)とアルミニウム膜7との界面近傍には、
弗素は殆ど存在していないことが確認され、電気的コン
タクトの高抵抗化の原因が取り除かれていることがわか
った。Thus, the contact windows H, H,.
An electrical contact having a size of approximately 12 μm square was formed, and the electrical resistance was measured using a wiring pattern for evaluation. As a result, a resistance value of approximately several tens of kΩ was obtained for approximately 2,000 electrical contacts. Abbreviation 1 by
The measurement result was significantly improved from the measurement result of 000 kΩ, and no poor conductivity was observed. Further, the spectral intensity of each component at an arbitrary depth from the surface of the object after the formation of the electrical contact was measured by ESCA, and the component composition was analyzed. As shown in FIG.
In the vicinity of the interface between the (chromium film 2) and the aluminum film 7,
It was confirmed that almost no fluorine was present, and it was found that the cause of the increase in the resistance of the electrical contact was eliminated.
【0021】上記構成によれば、ガラス基板1上にクロ
ム膜2を形成した後に、クロム膜2表面を酸化させるこ
とによって薄い酸化クロム膜4を形成し、この後に、シ
リコン窒化膜5を形成しエッチングを行って、コンタク
ト窓Hを設けるようにしたので、弗素系のエッチングガ
スを用いてシリコン窒化膜5をエッチングしても、酸化
クロム膜4が、クロム膜2への弗素の付着を防ぐため、
クロム膜2表面が変質することがない。また、酸化クロ
ム膜4は、膜厚が略数nmの極めて薄い膜であるので、
導電に影響を与えることはない。それ故、コンタクト窓
H生成後に、アルミニウム膜7を成膜して電気的コンタ
クトを形成しても、この電気的コンタクトの高抵抗化を
招くことはないので、歩留りが向上し、一段と信頼性の
高い電気的コンタクトを製造することができる。また、
酸化クロム膜4を形成する工程は、ガラス基板1上にク
ロム膜2が形成されてなる被処理体を、高温の大気雰囲
気中に略30min間放置するだけの簡易なものである
ので、複雑な装置や煩雑な工程を必要とすることなく、
コストを最小限に抑えた上で、良好な電気的コンタクト
を製造することができる。According to the above configuration, after the chromium film 2 is formed on the glass substrate 1, the thin chromium oxide film 4 is formed by oxidizing the surface of the chromium film 2, and then the silicon nitride film 5 is formed. Since the etching is performed to provide the contact window H, even if the silicon nitride film 5 is etched using a fluorine-based etching gas, the chromium oxide film 4 prevents the fluorine from adhering to the chromium film 2. ,
The surface of the chromium film 2 does not deteriorate. Further, since the chromium oxide film 4 is an extremely thin film having a thickness of about several nm,
It does not affect conductivity. Therefore, even if the electrical contact is formed by forming the aluminum film 7 after the formation of the contact window H, the resistance of the electrical contact is not increased, so that the yield is improved and the reliability is further improved. High electrical contacts can be manufactured. Also,
The process of forming the chromium oxide film 4 is a simple process in which the object to be processed, in which the chromium film 2 is formed on the glass substrate 1, is left in a high-temperature air atmosphere for approximately 30 minutes, and is therefore complicated. Without the need for equipment and complicated processes,
Good electrical contacts can be manufactured while minimizing costs.
【0022】◇第2実施例 図4は、この発明の第2実施例である電気的コンタクト
の製造方法を説明するための工程図である。この第2実
施例が上述の第1実施例と大きく異なるところは、第1
実施例では、図1に示すように、クロム膜2を所定のパ
ターンに加工した後に、クロム膜2表面を酸化させて酸
化クロム層4を形成したのに対して、図4(a)乃至同
図(c)に示すように、クロム膜2表面を酸化させて酸
化クロム層4を形成した後に、クロム膜2及び酸化クロ
ム層4を所定のパターンに加工した点である。これに伴
って、同図(c)乃至同図(f)に示すように、酸化ク
ロム層4はクロム膜2の側面部には形成されない。これ
以外は、第1実施例で述べた工程と略同一であるので、
その説明を省略する。Second Embodiment FIG. 4 is a process chart for explaining a method of manufacturing an electrical contact according to a second embodiment of the present invention. The difference between the second embodiment and the first embodiment is that the first embodiment is different from the first embodiment.
In the embodiment, as shown in FIG. 1, the chromium film 2 is processed into a predetermined pattern, and then the surface of the chromium film 2 is oxidized to form the chromium oxide layer 4. As shown in FIG. 3C, the chromium film 2 and the chromium oxide layer 4 are processed into a predetermined pattern after the surface of the chromium film 2 is oxidized to form a chromium oxide layer 4. Accordingly, the chromium oxide layer 4 is not formed on the side surface of the chromium film 2 as shown in FIGS. Other than this, the steps are almost the same as those described in the first embodiment.
The description is omitted.
【0023】上記構成によれば、第1実施例で述べたと
同様の効果が得られる。According to the above configuration, the same effects as described in the first embodiment can be obtained.
【0024】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、上述した
実施例では、アクティブマトリクスカラー液晶ディスプ
レイで採用されるTFTスイッチのゲート電極を構成す
るクロム膜と走査線を構成するアルミニウム膜との間の
電気的コンタクトを形成する場合について述べたが、用
途は、勿論これに限られるものではない。また、上述し
た実施例では、クロム膜2をエッチングする際に、ドラ
イエッチング法を用いたが、例えば、硫酸第2セリウム
アンモニウムと過塩素酸とを主成分とするエッチング液
によるウェットエッチング法を用いても良い。Although the embodiment of the present invention has been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and there are design changes and the like that do not depart from the gist of the present invention. Is also included in the present invention. For example, in the above-described embodiment, a case has been described in which an electrical contact is formed between a chrome film constituting a gate electrode of a TFT switch and an aluminum film constituting a scanning line employed in an active matrix color liquid crystal display. The use is, of course, not limited to this. In the above-described embodiment, when the chromium film 2 is etched, the dry etching method is used. For example, a wet etching method using an etchant containing ceric ammonium sulfate and perchloric acid as main components is used. May be.
【0025】[0025]
【発明の効果】以上説明したように、この発明の構成に
よれば、下層導体膜としてクロム膜の表面に形成された
酸化クロム膜が、絶縁膜のエッチングを行う際に、クロ
ム膜表面が変質してしまうのを防止すると共に、形成さ
れた酸化クロム膜は極めて薄い膜であるので、電気抵抗
の低い良好な電気的コンタクトを製造できる。As described above, according to the structure of the present invention, the chromium oxide film formed on the surface of the chromium film as the lower conductor film is deteriorated when the insulating film is etched. In addition, since the formed chromium oxide film is an extremely thin film, a good electric contact with low electric resistance can be manufactured.
【図1】この発明の第1実施例である電気的コンタクト
の製造方法を説明するための工程図である。FIG. 1 is a process chart for explaining a method of manufacturing an electrical contact according to a first embodiment of the present invention.
【図2】同電気的コンタクトの製造方法を説明するため
の工程図である。FIG. 2 is a process chart for explaining a method of manufacturing the electrical contact.
【図3】被処理体表面からの深さと該深さにおける被処
理体を構成する各成分のスペクトル強度との関係を示す
特性図である。FIG. 3 is a characteristic diagram showing a relationship between a depth from a surface of a target object and spectral intensities of components constituting the target object at the depth.
【図4】この発明の第2実施例である電気的コンタクト
の製造方法を説明するための工程図である。FIG. 4 is a process chart illustrating a method for manufacturing an electrical contact according to a second embodiment of the present invention.
【図5】従来技術を説明するための説明図である。FIG. 5 is an explanatory diagram for explaining a conventional technique.
【図6】従来技術を説明するための工程図である。FIG. 6 is a process chart for explaining a conventional technique.
【図7】従来技術を説明するための特性図である。FIG. 7 is a characteristic diagram for explaining a conventional technique.
【図8】従来技術を説明するための説明図である。FIG. 8 is an explanatory diagram for explaining a conventional technique.
【図9】従来技術を説明するための工程図である。FIG. 9 is a process chart for explaining a conventional technique.
1 ガラス基板(基板) 2 クロム膜(下層導体膜) 4 酸化クロム膜 5 窒化シリコン膜 7 アルミニウム膜(上層導体膜) H コンタクト窓 Reference Signs List 1 glass substrate (substrate) 2 chromium film (lower conductor film) 4 chromium oxide film 5 silicon nitride film 7 aluminum film (upper conductor film) H contact window
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768 H01L 29/786 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/28-21/288 H01L 21/3205-21/3213 H01L 21/768 H01L 29/786
Claims (4)
ロム膜と、該クロム膜の上に形成された絶縁膜と、該絶
縁膜に開口されたコンタクト窓を通じて前記クロム膜と
電気的に接続されている上層導体膜とからなる電気的コ
ンタクトを製造する方法において、 前記基板上に前記クロム膜を形成した後に、該クロム膜
表面を酸化させて厚さ1nm以上9nm以下の酸化クロ
ム膜を形成し、 次いで、該酸化クロム膜の上に前記絶縁膜を形成し、こ
の後、フッ素系のエッチングガスを用いて、前記絶縁膜
に前記コンタクト窓を、前記酸化クロム膜が前記コンタ
クト窓の底に残存する態様で、開口することを特徴とす
る電気的コンタクトの製造方法。1. A chromium film formed as a lower conductor film on a substrate, an insulating film formed on the chromium film, and electrically connected to the chromium film through a contact window opened in the insulating film. A method for manufacturing an electrical contact comprising an upper conductive film, wherein the chromium film is formed on the substrate, and then the chromium film surface is oxidized to form a chromium oxide film having a thickness of 1 nm or more and 9 nm or less. Next, the insulating film is formed on the chromium oxide film, and thereafter, the contact window is formed on the insulating film using a fluorine-based etching gas, and the chromium oxide film is formed on the bottom of the contact window. A method for manufacturing an electrical contact, characterized in that an opening is formed in a remaining mode.
とする請求項1記載の電気的コンタクトの製造方法。2. The method according to claim 1, wherein the substrate is a transparent substrate.
ることを特徴とする請求項1記載の電気的コンタクトの
製造方法。3. The method according to claim 1, wherein the upper conductor film is an aluminum film.
とを特徴とする請求項1記載の電気的コンタクトの製造
方法。4. The method according to claim 1, wherein the insulating film is a silicon nitride film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21860196A JP2921503B2 (en) | 1996-08-20 | 1996-08-20 | Manufacturing method of electrical contact |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21860196A JP2921503B2 (en) | 1996-08-20 | 1996-08-20 | Manufacturing method of electrical contact |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1064999A JPH1064999A (en) | 1998-03-06 |
JP2921503B2 true JP2921503B2 (en) | 1999-07-19 |
Family
ID=16722521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21860196A Expired - Fee Related JP2921503B2 (en) | 1996-08-20 | 1996-08-20 | Manufacturing method of electrical contact |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2921503B2 (en) |
-
1996
- 1996-08-20 JP JP21860196A patent/JP2921503B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1064999A (en) | 1998-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2637078B2 (en) | Method of depositing gate electrode material for tipping thin film field effect transistor | |
US7262085B2 (en) | Display device | |
JP4458563B2 (en) | Thin film transistor manufacturing method and liquid crystal display device manufacturing method using the same | |
JP3238020B2 (en) | Method for manufacturing active matrix display device | |
US7157319B2 (en) | Method of patterning a thin film transistor that includes simultaneously forming a gate electrode and a pixel electrode | |
US6432755B2 (en) | Thin film transistor and manufacturing method therefor | |
EP0249211A2 (en) | Method of manufacturing a thin film transistor | |
US8053295B2 (en) | Liquid crystal display device and method of fabricating the same | |
JP2000002892A (en) | Liquid crystal display device, matrix array substrate, and manufacture thereof | |
JP5741992B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
JP2639356B2 (en) | Method for manufacturing thin film transistor | |
JP3975014B2 (en) | Manufacturing method of liquid crystal display device | |
JPH05323373A (en) | Production of thin film transistor panel | |
JPS62131578A (en) | Manufacture of thin film transistor | |
KR20000059689A (en) | a manufacturing methods of thin film transistor substrates for liquid crystal displays | |
JP2921503B2 (en) | Manufacturing method of electrical contact | |
JP2737982B2 (en) | Method for manufacturing thin film transistor | |
JP3200639B2 (en) | Method for manufacturing thin film transistor panel | |
JP2752983B2 (en) | Method of manufacturing thin film transistor for liquid crystal display | |
JPS60170261A (en) | Constituting method of thin-film transistor | |
KR100580397B1 (en) | manufacturing methods of a thin film transistor substrate for a liquid crystal display | |
KR960012270B1 (en) | Forming pattern method of transparent electrode | |
KR100451849B1 (en) | manufacturing method of an array panel of liquid crystal display | |
JP4693219B2 (en) | TFT array substrate for liquid crystal display device and manufacturing method thereof | |
KR100372305B1 (en) | Thin film transistor substrate of liquid crystal display and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090430 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100430 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20120430 |
|
LAPS | Cancellation because of no payment of annual fees |