JP2920999B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2920999B2
JP2920999B2 JP2058490A JP5849090A JP2920999B2 JP 2920999 B2 JP2920999 B2 JP 2920999B2 JP 2058490 A JP2058490 A JP 2058490A JP 5849090 A JP5849090 A JP 5849090A JP 2920999 B2 JP2920999 B2 JP 2920999B2
Authority
JP
Japan
Prior art keywords
film
etching
sio
gas
selectivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2058490A
Other languages
Japanese (ja)
Other versions
JPH03259518A (en
Inventor
勉 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2058490A priority Critical patent/JP2920999B2/en
Publication of JPH03259518A publication Critical patent/JPH03259518A/en
Application granted granted Critical
Publication of JP2920999B2 publication Critical patent/JP2920999B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 [概要] 窒化シリコン膜のドライエッチング法に関し、 SiO2膜に対する高いエッチング選択比をもち、且つ、
Si3N4膜を速いエッチング速度でエッチングすることを
目的とし、 20〜5容積%の硫化水素(H2S)ガスを添加した三弗
化窒素(NF3)ガスを反応ガスとし、減圧度を0.15〜0.3
Torrにして窒化シリコン膜をプラズマエッチングするよ
うにしたドライエッチング工程が含まれてなることを特
徴とする。
DETAILED DESCRIPTION OF THE INVENTION [Summary] A dry etching method for a silicon nitride film has a high etching selectivity to a SiO 2 film, and
Nitrogen trifluoride (NF 3 ) gas to which 20 to 5 % by volume of hydrogen sulfide (H 2 S) gas is added as a reaction gas for the purpose of etching a Si 3 N 4 film at a high etching rate, 0.15 ~ 0.3
The method is characterized by including a dry etching step in which the silicon nitride film is plasma-etched at Torr.

[産業上の利用分野] 本発明は半導体装置の製造方法にかかり、特に窒化シ
リコン膜のドライエッチング方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for dry-etching a silicon nitride film.

ICなどの半導体デバイスを製造する際、多種類の絶縁
膜が用いられて、例えば、酸化シリコン膜,燐シリケー
トガラス膜,窒化シリコン膜がその代表的な絶縁膜であ
る。そのうちの窒化シリコン膜は絶縁膜として用いる以
外に、遮蔽マスクとしての利用度も高く、半導体デバイ
スにとつては必須の材料になっている。本発明はそのよ
うな窒化シリコン膜のドライエッチング方法に関してい
る。
When a semiconductor device such as an IC is manufactured, various types of insulating films are used. For example, a silicon oxide film, a phosphor silicate glass film, and a silicon nitride film are typical insulating films. Among them, the silicon nitride film is used not only as an insulating film but also as a shielding mask, and is an essential material for semiconductor devices. The present invention relates to such a dry etching method for a silicon nitride film.

[従来の技術] 従来、窒化シリコン膜(Si3N4)膜を遮蔽マスクとし
て用いる著名な方法にLOCOS法があり、第3図にそのLOC
OS法の工程順断面図を示している。まず、第3図(a)
に示すように、シリコン基板1面上に酸化シリコン(Si
O2)膜2(膜厚200Å程度)を介して窒化シリコン(Si3
N4)膜3(膜厚2000Å程度)を被着し、これをレジスト
膜4をマスクにして選択的にSi3N4膜/SiO2膜をエッチン
グする。このSi3N4膜/SiO2膜が素子形成領域を被覆した
遮蔽マスクになる。次いで、レジスト膜4マスクを除去
した後、第3図(b)に示すように、高温高湿の酸化雰
囲気中で遮蔽マスクを除いたシリコン基板面を熱酸化し
て厚いSiO2膜からなる絶縁膜5(膜厚6000Å程度;素子
間分離領域)を形成する。ここに、SiO2膜2を介在させ
る理由は固い膜質のSi3N4膜3が直接シリコン基板に接
触するとシリコン基板(素子形成領域の部分)にストレ
スを与えるから、それを緩和させる緩衝膜の役目をさせ
るためである。
[Prior Art] Conventionally, a prominent method using a silicon nitride film (Si 3 N 4 ) film as a shielding mask is the LOCOS method, and FIG.
FIG. 4 is a cross-sectional view in the order of steps of the OS method. First, FIG. 3 (a)
As shown in the figure, silicon oxide (Si)
O 2 ) silicon nitride (Si 3
N 4 ) A film 3 (with a thickness of about 2000 °) is deposited, and the Si 3 N 4 film / SiO 2 film is selectively etched using the resist film 4 as a mask. This Si 3 N 4 film / SiO 2 film serves as a shielding mask covering the element formation region. Next, after removing the resist film 4 mask, as shown in FIG. 3B, the silicon substrate surface excluding the shielding mask is thermally oxidized in a high-temperature, high-humidity oxidizing atmosphere to form an insulating film made of a thick SiO 2 film. A film 5 (thickness of about 6000Å; element isolation region) is formed. Here, the reason why the SiO 2 film 2 is interposed is that when the hard Si 3 N 4 film 3 comes into direct contact with the silicon substrate, a stress is applied to the silicon substrate (part of the element formation region). This is to make it work.

次に、第4図はドライエッチング装置の要部図を示し
ており、図中の記号11は真空チャンバ,12は上部電極,13
は下部電極,14はシリコン基板,15はガス導入口,16は排
気口,17は高周波電源(周波数5KHZ〜13.56MHZ)であ
る。図示のように、高周波を印加した下部電極13と上部
電極12とを対向配置した平行平板型で、下部電極13上に
載置したシリコン基板14に対して上部電極12の下面から
エッチングガスを垂直に噴射してプラズマ化し、シリコ
ン基板にプラズマガスを衝突させてエッチングするもの
で、エッチングガスとして化学反応の伴うガスを用いる
場合、反応性イオンエッチングと呼んでいる。
Next, FIG. 4 shows a main part diagram of the dry etching apparatus, in which symbol 11 is a vacuum chamber, 12 is an upper electrode, 13
Is a lower electrode, 14 is a silicon substrate, 15 is a gas introduction port, 16 is an exhaust port, and 17 is a high frequency power supply (frequency 5 KHZ to 13.56 MHZ). As shown in the drawing, a parallel plate type in which a lower electrode 13 to which a high frequency is applied and an upper electrode 12 are arranged to face each other, and an etching gas is vertically applied from a lower surface of the upper electrode 12 to a silicon substrate 14 mounted on the lower electrode 13. The etching is performed by injecting the gas into a plasma and colliding the plasma gas with the silicon substrate for etching. When a gas accompanied by a chemical reaction is used as the etching gas, it is called reactive ion etching.

例えば、シリコン基板面のSi3N4膜をエッチングする
際、四弗化炭素(CF4;商品名フレオン)+酸素(O2)な
どの反応性ガスを用いれば反応性イオンエッチング(Re
active Ion Etching)ということになる。なお、このよ
うなドライエッチング装置には接地電極側にウエハーを
載置するアノードカップル型と上記第4図のような高周
波電源側にウエハーを載置するカソードカップル型との
二種類があるが、その性能に差異はない。
For example, when etching a Si 3 N 4 film on a silicon substrate surface, a reactive gas such as carbon tetrafluoride (CF 4 ; trade name of Freon) + oxygen (O 2 ) is used to perform reactive ion etching (Re).
active Ion Etching). Note that there are two types of such dry etching apparatuses: an anode-coupled type in which a wafer is mounted on the ground electrode side and a cathode-coupled type in which a wafer is mounted on the high-frequency power supply side as shown in FIG. There is no difference in its performance.

且つ、最近、半導体デバイスは高集積化,微細化され
て、例えば、上記したLOCOS法におけるSi3N4膜/SiO2
の遮蔽マスクもバーズビークを小さくするためにSiO2
を膜厚200Åと薄く形成するようになっており、微細寸
法を精度良く形成することが重要で、速いエッチング速
度(etching rate)で、他の材質膜に対して高エッチン
グ選択比をもったエッチング法が要望されて、特にSi3N
4膜は関わりの深いSiO2膜に対するエッチング選択比の
高いことが要求されている。
In recent years, semiconductor devices have been highly integrated and miniaturized. For example, the shielding mask of the Si 3 N 4 film / SiO 2 film in the LOCOS method described above has a SiO 2 film thickness of 200 Å in order to reduce bird's beak. It is important to form fine dimensions with high precision, and there is a demand for an etching method with a high etching rate and a high etching selectivity with respect to other material films. Especially Si 3 N
The four films are required to have a high etching selectivity with respect to the closely related SiO 2 film.

[発明が解決しようとする課題] ところで、上記のようなドライエッチング装置を用い
て、Si3N4膜を反応性イオンエッチングする場合、通
常、反応ガスとしてCF4+O2を用いた反応性イオンエッ
チングをおこなっているが、そのSiO2膜に対するエッチ
ング選択比が3以下と低いのが問題である。また、反応
ガスとして六弗化硫黄(SF6)を用いる場合、あるい
は、SF6+O2を用いる場合にはSiO2膜に対するエッチン
グ選択比は6程度に高くなるが、エッチング速度が500
Å/分と低いことが欠点になる。
[Problems to be Solved by the Invention] When reactive ion etching is performed on a Si 3 N 4 film using a dry etching apparatus as described above, usually, reactive ions using CF 4 + O 2 as a reactive gas are used. Although etching is performed, a problem is that the etching selectivity to the SiO 2 film is as low as 3 or less. Further, when sulfur hexafluoride (SF 6 ) is used as the reaction gas or when SF 6 + O 2 is used, the etching selectivity to the SiO 2 film is increased to about 6, but the etching rate is 500
The disadvantage is that it is as low as Å / min.

その他、CH3F(フロロメタン;商品名フロン32)また
はCH2F2(ジフロロメタン;商品名フロン41)を反応ガ
スとして用いると、SiO2膜に対するエッチング選択比が
15以上になるという報告があるが、他の設定条件が狭
く、しかも、析出し易い反応ガスであるために真空チャ
ンバ内が汚染して、製造工程に適用するには困難な問題
がある。更に、マイクロ波プラズマエッチングを用いれ
ばSiO2膜に対する高いエッチング選択比が得られること
が判っているが、ダウンフロー型エッチング装置(プラ
ズマ発生室とエッチング室を別々にした装置)となるた
めに、垂直な異方性エッチングが無理になって等方的な
エッチングになり、微細寸法の制御性が低下する。
In addition, when CH 3 F (fluoromethane; trade name: Freon 32) or CH 2 F 2 (difluoromethane; trade name: Freon 41) is used as the reaction gas, the etching selectivity to the SiO 2 film is reduced.
Although there is a report that the value is 15 or more, the other setting conditions are narrow, and the reaction gas is easily precipitated, so that the inside of the vacuum chamber is contaminated, and there is a problem that it is difficult to apply to the manufacturing process. Furthermore, it has been known that the use of microwave plasma etching can provide a high etching selectivity to the SiO 2 film. However, since it is a downflow type etching apparatus (an apparatus in which a plasma generation chamber and an etching chamber are separated), Vertical anisotropic etching becomes impossible, resulting in isotropic etching, and controllability of fine dimensions is reduced.

従って、本発明はこのような問題点を低減させて、Si
O2膜に対する高いエッチング選択比をもち、且つ、Si3N
4膜を速いエッチング速度でエッチングすることを目的
としたドライエッチング方法を提案するものである。
Therefore, the present invention reduces such problems,
High etching selectivity to O 2 film and Si 3 N
The present invention proposes a dry etching method for etching four films at a high etching rate.

[課題を解決するための手段] その課題は、20〜5容積%の硫化水素(H2S)ガスを
添加した三弗化窒素(NF3)ガスを反応ガスとし、減圧
度を0.15〜0.3Torrにして窒化シリコン膜をプラズマエ
ッチングするようにしたドライエッチング方法によつて
達成される。
[Means for Solving the Problems] The problem is that nitrogen trifluoride (NF 3 ) gas to which hydrogen sulfide (H 2 S) gas of 20 to 5% by volume is added is used as a reaction gas, and the degree of pressure reduction is 0.15 to 0.3. This is achieved by a dry etching method in which the silicon nitride film is plasma-etched at Torr.

[作用] 即ち、本発明は、NF3+H2S(20〜5容積%)を反応ガ
スにし、減圧度0.15〜0.3Torrにしてプラズマエッチン
グする。
[Operation] That is, in the present invention, plasma etching is performed by using NF 3 + H 2 S ( 20 to 5 % by volume) as a reaction gas and reducing the pressure to 0.15 to 0.3 Torr.

そうすれば、Si3N4膜をエッチング速度1000〜1500Å
/分程度、SiO2膜に対するエッチング選択比を8〜15程
度にして、半導体デバイスの微細化に適応できるエッチ
ングをおこなうことができる。
Then, the etching rate of the Si 3 N 4 film is 1000-1500〜
By setting the etching selectivity to the SiO 2 film to about 8 to 15 per minute, etching suitable for miniaturization of semiconductor devices can be performed.

[実施例] 以下、図面を参照して実施例によつて詳細に説明す
る。ドライエッチング装置としては第4図に説明したと
同様の平行平板型ドライエッチング装置を用いる。そし
て、H2S流量を変化させ、また、減圧度を変化させて作
成したデータ図を第1図および第2図に図示している。
[Example] Hereinafter, an example will be described in detail with reference to the drawings. As the dry etching apparatus, a parallel plate type dry etching apparatus similar to that described with reference to FIG. 4 is used. FIGS. 1 and 2 show data diagrams created by changing the H 2 S flow rate and changing the degree of pressure reduction.

第1図はH2S流量変化に対するエッチング速度,選択
比のデータ図である。NF3流量100sccm,圧力0.2Torr,高
周波出力100Wを一定にして、H2S流量を0から30sccmま
で変化させて得たデータ図で、横軸はH2S流量(scc
m),左縦軸はエッチング速度(nm/分),右縦軸はSiO2
膜に対するSi3N4膜の選択比である。且つ、曲線IがSi3
N4膜のエッチング速度,曲線IIがSiO2膜のエッチング速
度,曲線IIIがSiO2膜に対するSi3N4膜の選択比である。
FIG. 1 is a data diagram of an etching rate and a selectivity with respect to a change in H 2 S flow rate. NF 3 flow rate is 100 sccm, pressure is 0.2 Torr, high frequency output is 100 W, and H 2 S flow rate is changed from 0 to 30 sccm. The horizontal axis is H 2 S flow rate (scc
m), left vertical axis is etching rate (nm / min), right vertical axis is SiO 2
It is the selectivity of the Si 3 N 4 film to the film. And curve I is Si 3
The etching rate of the N 4 film, curve II is the etching rate of the SiO 2 film, and curve III is the selectivity of the Si 3 N 4 film to the SiO 2 film.

これより、H2S流量5〜20sccmにするとSi3N4膜のエッ
チング速度が1000〜1700Å/分,SiO2膜に対するSi3N4
のエッチング選択比が8〜17になることが判る。
From this, it can be seen that when the H 2 S flow rate is 5 to 20 sccm, the etching rate of the Si 3 N 4 film is 1000 to 1700 ° / min, and the etching selectivity of the Si 3 N 4 film to the SiO 2 film is 8 to 17.

次の第2図は減圧度変化に対するエッチング速度,選
択比のデータ図である。NF3流量100sccm,H2S流量15scc
m,高周波出力100Wを一定にして、圧力を0.1Torrから0.3
Torrまで変化させたデータ図で、横軸は圧力(Torr),
左縦軸はエッチング速度(nm/分),右縦軸はSiO2膜に
対するSi3N4膜の選択比である。且つ、曲線IがSi3N4
のエッチング速度,曲線IIはSiO2膜のエッチング速度,
曲線IIIがSiO2膜に対するSi3N4膜の選択比を示してい
る。
FIG. 2 is a data diagram of the etching rate and the selectivity with respect to the change in the degree of reduced pressure. NF 3 flow rate 100sccm, H 2 S flow rate 15scc
m, high frequency output 100W constant, pressure from 0.1 Torr to 0.3
In the data diagram changed to Torr, the horizontal axis is pressure (Torr),
The left vertical axis shows the etching rate (nm / min), and the right vertical axis shows the selectivity of the Si 3 N 4 film to the SiO 2 film. Curve I is the etching rate of the Si 3 N 4 film, curve II is the etching rate of the SiO 2 film,
Curve III shows the selectivity of the Si 3 N 4 film to the SiO 2 film.

これより、減圧度を0.15〜0.3TorrにすればSi3N4膜の
エッチング速度が1000〜1700Å/分,SiO2膜に対するSi3
N4膜のエッチング選択比が6〜17になることが判る。
Than this, the etching rate of the Si 3 N 4 film when the degree of vacuum in 0.15~0.3Torr is 1000~1700A / min, Si 3 for SiO 2 film
It can be seen that the etching selectivity of the N 4 film is 6 to 17.

従って、本発明にかかるドライエッチング方法では、
Si3N4膜を1000Å/分以上のエッチング速度でエッチン
グできて、しかも、SiO2膜に対する高いエッチング選択
比を10前後にすることが可能になる。
Therefore, in the dry etching method according to the present invention,
The Si 3 N 4 film can be etched at an etching rate of 1000 ° / min or more, and the high etching selectivity with respect to the SiO 2 film can be set to about 10.

[発明の効果] 以上の説明から明らかなように、本発明による窒化シ
リコン膜のエッチング方法を用いれば、そのエッチング
速度を速くして、且つ、最も関係し易いSiO2膜に対する
Si3N4膜のエッチング選択比を高くすることができて、
半導体デバイスの高集積化,高性能化に顕著に寄与する
ものである。
[Effects of the Invention] As is clear from the above description, when the method for etching a silicon nitride film according to the present invention is used, the etching rate is increased, and the silicon nitride film is most easily related to the SiO 2 film.
The etching selectivity of the Si 3 N 4 film can be increased,
This significantly contributes to higher integration and higher performance of semiconductor devices.

【図面の簡単な説明】[Brief description of the drawings]

第1図はH2S流量変化に対するエッチング速度,選択比
のデータ図、 第2図は減圧度変化に対するエッチング速度,選択比の
データ図、 第3図(a),(b)はLOCOS法の工程順断面図、 第4図はドライエッチング装置の要部図である。 図において、 1はシリコン基板、2はSiO2膜、 3はSi3N4膜、4はレジスト膜、 5は絶縁膜(素子間分離領域)、 11は真空チャンバ、12は上部電極、 13は下部電極、14はシリコン基板、 15はガス導入口、16は排気口、 17は高周波電源 を示している。
FIG. 1 is a data diagram of an etching rate and a selection ratio with respect to a change in H 2 S flow rate, FIG. 2 is a data diagram of an etching rate and a selection ratio with respect to a change in a degree of reduced pressure, and FIGS. FIG. 4 is a main part view of the dry etching apparatus. In the figure, 1 is a silicon substrate, 2 is a SiO 2 film, 3 is a Si 3 N 4 film, 4 is a resist film, 5 is an insulating film (element isolation region), 11 is a vacuum chamber, 12 is an upper electrode, 13 is The lower electrode, 14 is a silicon substrate, 15 is a gas inlet, 16 is an exhaust port, and 17 is a high frequency power supply.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】20〜5容積%の硫化水素(H2S)ガスを添
加した三弗化窒素(NF3)ガスを反応ガスとし、減圧度
を0.15〜0.3Torrにして窒化シリコン膜をプラズマエッ
チングするようにしたドライエッチング工程が含まれて
なることを特徴とする半導体装置の製造方法。
A silicon nitride film is plasma-treated at a reduced pressure of 0.15 to 0.3 Torr using nitrogen trifluoride (NF 3 ) gas to which hydrogen sulfide (H 2 S) gas of 20 to 5% by volume is added as a reaction gas. A method for manufacturing a semiconductor device, comprising a dry etching step for etching.
JP2058490A 1990-03-08 1990-03-08 Method for manufacturing semiconductor device Expired - Fee Related JP2920999B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2058490A JP2920999B2 (en) 1990-03-08 1990-03-08 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2058490A JP2920999B2 (en) 1990-03-08 1990-03-08 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH03259518A JPH03259518A (en) 1991-11-19
JP2920999B2 true JP2920999B2 (en) 1999-07-19

Family

ID=13085872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2058490A Expired - Fee Related JP2920999B2 (en) 1990-03-08 1990-03-08 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2920999B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200080A (en) * 2008-02-19 2009-09-03 Tokyo Electron Ltd Plasma etching method, plasma etching apparatus, control program and computer readable storage medium

Also Published As

Publication number Publication date
JPH03259518A (en) 1991-11-19

Similar Documents

Publication Publication Date Title
US7273566B2 (en) Gas compositions
TW200300276A (en) Method of etching high aspect ratio features
JP2913936B2 (en) Method for manufacturing semiconductor device
KR100759602B1 (en) Method of high selectivity sac etching
WO1999021218A1 (en) Self-aligned contact etch using difluoromethane and trifluoromethane
JPH0545057B2 (en)
US7547639B2 (en) Selective surface exposure, cleans and conditioning of the germanium film in a Ge photodetector
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
JPS63117423A (en) Method of etching silicon dioxide
JP2920999B2 (en) Method for manufacturing semiconductor device
JPH10189537A (en) Dry etching method
JP2921000B2 (en) Method for manufacturing semiconductor device
JPH08288256A (en) Trench etching method
EP1386350A1 (en) Method of wet etching an inorganic antireflection layer
JP2001127039A (en) Manufacturing method of semiconductor device
CN107591399A (en) Semiconductor structure and forming method thereof
JP3718537B2 (en) Plasma etching method for silicon oxide material layer
JP2907314B2 (en) Method for manufacturing semiconductor device
JPH11330045A (en) Method for etching laminated film of oxide film and silicon layer
JPS59167021A (en) Manufacture of semiconductor device
JP4568444B2 (en) Etching of thin films of materials containing porous silica deposited on a substrate
JP3305270B2 (en) Method for manufacturing semiconductor device
KR900006020B1 (en) Etching method for insulating film
JPH07297174A (en) Manufacture of semiconductor device
JPH02128422A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees