JP2919953B2 - Method for manufacturing multilayer substrate - Google Patents

Method for manufacturing multilayer substrate

Info

Publication number
JP2919953B2
JP2919953B2 JP33561490A JP33561490A JP2919953B2 JP 2919953 B2 JP2919953 B2 JP 2919953B2 JP 33561490 A JP33561490 A JP 33561490A JP 33561490 A JP33561490 A JP 33561490A JP 2919953 B2 JP2919953 B2 JP 2919953B2
Authority
JP
Japan
Prior art keywords
hole
layer
holes
substrate
electroless plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33561490A
Other languages
Japanese (ja)
Other versions
JPH04206694A (en
Inventor
寿 沢田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33561490A priority Critical patent/JP2919953B2/en
Publication of JPH04206694A publication Critical patent/JPH04206694A/en
Application granted granted Critical
Publication of JP2919953B2 publication Critical patent/JP2919953B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、多層構造マイクロ波回路等のスルーホール
を有する多層基板の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a method for manufacturing a multilayer substrate having through holes such as a multilayer microwave circuit.

(従来の技術) マイクロ波を伝送する線路としては、中心導体を上下
の接地導体により遮蔽してなるトリプレートラインが知
られている。
(Prior Art) As a line for transmitting a microwave, a triplate line in which a center conductor is shielded by upper and lower ground conductors is known.

多層構造マイクロ波回路は、こうしたトリプレートラ
インを多層構造とし、トリプレートライン間のスルーホ
ールにて接続してなるものである。
The multi-layer structure microwave circuit has such a tri-plate line in a multi-layer structure and is connected by through holes between the tri-plate lines.

多層構造マイクロ波回路では、各層に各種のマイクロ
波回路を実装できるため、マイクロ波回路の高密度実装
化が容易に実現される。
In a multi-layer microwave circuit, various microwave circuits can be mounted on each layer, so that high-density mounting of the microwave circuit is easily realized.

第8図はこのような多層構造マイクロ波回路における
従来の製造方法の工程を示す図である。
FIG. 8 is a diagram showing the steps of a conventional manufacturing method for such a multilayer microwave circuit.

まず、第8図(a)に示すように、一方の面の中心導
体12以外は導体が取り除かれた第2層部基板22と、一方
の面に中心導体14が形成され他方の面の全面(後述する
スルーホールが形成される部分の近傍は除く)に接地導
体13が形成された第3〜4層部基板234とを接着させ
る。
First, as shown in FIG. 8 (a), the one side than the center conductor 1 2 and the second layer unit substrate 2 2 conductors is removed, the other is the central conductor 1 4 formed on one surface adhering the first 3-4 layer portion substrate 2 34 to which the ground conductor 1 3 formed (except for the vicinity of the portion where the through hole is formed to be described later) faces the entire surface.

次に、第8図(b)に示すように、第2層の中心導体
12と第4層の中心導体14と間で導通を取るスルーホール
324を形成するため、所定の位置に穴424を貫通させる。
そして、その穴424の内面に無電解メッキがのり易くす
るように溶剤で表面を処理した後、その穴424の中に無
電解メッキ溶液を流し込み、穴424の内面に薄いメッキ
層を形成させる。さらに、穴424の内側の薄いメッキ層
に電解メッキをかけ厚いメッキ層524を形成させる。
Next, as shown in FIG. 8 (b), the center conductor of the second layer is formed.
1 2 a through hole to take the continuity between the central conductor 1 4 of the fourth layer
To form a 3 24, pass through holes 4 24 to a predetermined position.
Then, after treating the surface with a solvent so as to facilitate electroless plating glue to the inner surface of the hole 4 24, pouring an electroless plating solution in the hole 4 24, a thin plating layer on the inner surface of the hole 4 24 Let it form. Further, to form a thick plating layer 5 24 multiplied by electroplating inside a thin plating layer of the holes 4 24.

そして、第8図(c)に示すように、第2層部基板22
と第3〜4層基板234の上下に、一方の面にのみ接地導
体11,15が形成された第1層部基板21および第5層部基
板25を接着させる。
Then, as shown in FIG. 8 (c), the second layer substrate 22
When the upper and lower of the 3-4-layer substrate 2 34, to bond the only ground conductor 1 1, 1 first layer substrate 2 1 and the fifth layer portion substrate 2 5 5 is formed on one surface.

さらに、第8図(d)に示すように、スルーホール3
24の周囲を囲むように、第1層部基板21の接地導体11
第5層部基板25の接地導体15とを数個のスルーホール3
15,…により接続する。なお、これらスルーホール315,
…は、上述したスルーホール324と同様の方法で形成す
る。これらスルーホール315,…により、スルーホール3
24は同軸線路と見なせるようになる。
Further, as shown in FIG.
So as to surround the periphery of the 24, first layer substrate 2 1 of the ground conductor 1 1 and the ground conductor 1 5 and several through holes 3 a of the fifth layer portion substrate 2 5
15 Connect by. These through holes 3 15 ,
... are formed in the same manner as the through hole 3 24 described above. These through holes 3 15 ,.
24 can be regarded as a coaxial line.

以上のような方法により多層構造マイクロ波回路は製
造される。
The multilayer microwave circuit is manufactured by the above method.

ところで、昨今マイクロ波回路をさらに高密度実装す
べく要望が極めて強い。
By the way, recently, there is an extremely strong demand for mounting a microwave circuit at a higher density.

このため、多層構造マイクロ波回路を上記の5層より
さらに多層とし各層に各種のマイクロ波回路を実装する
ことで、高密度実装のさらなる向上が可能である。
For this reason, it is possible to further improve the high-density mounting by making the multi-layer structure microwave circuit more multilayer than the above five layers and mounting various microwave circuits on each layer.

しかしながら、多層構造マイクロ波回路を上記の5層
よりさらに多層とする場合、上述した従来の製造方法で
は製造することができないという問題がある。
However, when the multi-layered microwave circuit has more layers than the above five layers, there is a problem that it cannot be manufactured by the above-described conventional manufacturing method.

このことを第9図に基づき説明する。同図は、多層構
造マイクロ波回路を7層にする場合を示している。
This will be described with reference to FIG. This figure shows a case where the multilayer microwave circuit has seven layers.

同図に示すように、中心導体62以外は導体が取り除か
れた第2層部基板72と一方の面に中心導体64が形成され
他方の面の全面に接地導体73が形成された第3〜4層部
基板734とを接着させ、第2層部基板72の中心導体62
第3〜4層部基板間734の中心導体64の導通を取るため
のスルーホール824を形成させた後、第3〜4層部基板7
34の中心導体64と第6層部基板76の中心導体66の導通を
取るためのスルーホールのための穴9を開けてある第5
層部基板75と第6層部基板76とを接着させる。
As shown in the figure, other than the center conductor 6 2 the second layer substrate 7 2 are central conductor 6 4 formed on one side entire surface of another face to the ground conductor 7 3 are formed a conductor is removed and a second 3-4 layer portion substrate 7 34 adhered, through for taking conduction of the center conductor 6 4 of the second layer portion substrate 7 2 of the center conductor 6 2 and the 3-4-layer portion between the substrates 7 34 After the holes 824 are formed, the third and fourth layer substrate 7
Fifth 34 center conductor 6 4 and are pierced 9 for the through hole to take the conduction of the center conductor 6 6 sixth layer portion substrate 7 6
Adhering a layer portion substrate 7 5 and the sixth layer portion substrate 7 6.

次に、第3〜4層部基板734の中心導体64と第6層部
基板76の中心導体66の導通を取るためのスルーホールの
穴9の中に無電解メッキ溶液を流し込まなければならな
いが、この穴9の両側が開いていないため無電解メッキ
溶液を流し込むことができない。すなわち、従来の製造
方法では、第3〜4層部基板734の中心導体64と第6層
部基板76の中心導体66の導通を取るためのスルーホール
を形成できないのである。
Next, poured an electroless plating solution in the hole 9 of the through hole for making the center conductor 6 4 of the 3-4-layer portion substrate 7 34 conducting central conductor 6 6 sixth layer portion substrate 7 6 However, since both sides of the hole 9 are not open, the electroless plating solution cannot be poured. That is, in the conventional manufacturing method, it can not form a through hole for making the center conductor 6 4 of the 3-4-layer portion substrate 7 34 conducting central conductor 6 6 sixth layer portion substrate 7 6.

(発明が解決しようとする課題) このように多層構造マイクロ波回路の従来の製造方法
では、多層構造マイクロ波回路を5層よりさらに多層と
する場合には製造することができないという問題があっ
た。
(Problems to be Solved by the Invention) As described above, the conventional manufacturing method of the multilayer microwave circuit has a problem that it cannot be manufactured when the multilayer microwave circuit has more than five layers. .

本発明は、このような事情に基づき成されたもので、
多層構造でかつスルーホールにより各層間を接続してな
る多層基板を製造することができる多層基板の製造方法
を提供することを目的としている。
The present invention has been made based on such circumstances,
It is an object of the present invention to provide a method of manufacturing a multilayer substrate having a multilayer structure and capable of manufacturing a multilayer substrate formed by connecting the respective layers by through holes.

[発明の構成] (課題を解決するための手段) 本発明は、各層をスルーホールにより接続してなる多
層基板を製造する方法において、前記各層の前記スルー
ホールを形成する位置に穴を開ける第1の工程と、前記
穴の内面のうちメッキを必要としない穴の内面に除去の
容易な溶剤を塗布する第2の工程と、前記穴の内面に無
電解メッキ溶液を塗布する第3の工程と、前記穴の内面
から前記塗布された除去の容易な溶剤とともに、この溶
剤上に塗布された前記無電解メッキを除去する第4の工
程と、前記穴の内面のうち前記無電解メッキの残存する
面に電解メッキを施す第5の工程とを具備する。
[Constitution of the Invention] (Means for Solving the Problems) The present invention relates to a method of manufacturing a multilayer board in which each layer is connected by a through hole, wherein a hole is formed at a position where the through hole is formed in each layer. A first step, a second step of applying an easily removable solvent to the inner surface of the hole that does not require plating, and a third step of applying an electroless plating solution to the inner surface of the hole And a fourth step of removing the electroless plating applied on the solvent from the inner surface of the hole together with the easily removed solvent, and the remaining electroless plating remaining on the inner surface of the hole. A fifth step of subjecting the surface to be subjected to electrolytic plating.

(作 用) 本発明では、多層基板を5層以上に積層しても無電解
メッキ溶液を流し込む際にスルーホールの穴を基板で閉
じてしまうことがないので、多層構造でかつスルーホー
ルにより各層間を接続してなる多層基板を製造すること
ができる。
(Operation) In the present invention, even when the multilayer substrate is laminated into five or more layers, the hole of the through hole is not closed by the substrate when pouring the electroless plating solution. It is possible to manufacture a multilayer substrate formed by connecting the layers.

(実施例) 以下、本発明の実施例の詳細を図面に基づき説明す
る。
(Example) Hereinafter, details of an example of the present invention will be described based on the drawings.

ここでは、7層構造マイクロ波回路を製造する場合の
一実施例を説明する。
Here, an embodiment in the case of manufacturing a seven-layer structure microwave circuit will be described.

第1図(a)〜(g)は各層の構成を示す図であり、
これらは基板をエッチングすることにより製造される。
1 (a) to 1 (g) are diagrams showing the configuration of each layer,
These are manufactured by etching a substrate.

第1図(a)に示すように、第1層部111は、誘電体1
21の一方の面の全面に接地導体131を形成してなる。第
2層部112は、第1図(b)に示すように、誘電体122
一方の面に中心導体132を形成してなる。第3〜4層部1
13,114は、第1図(c)に示すように、それぞれ誘電体
1234の一方の面の全面に接地導体133を形成し、他方の
面に中心導体134を形成してなる。第5層部115は、第1
図(d)に示すように、誘電体125の一方の面の全面に
接地導体135を形成してなる。第6層部116は、第1図
(e)に示すように、誘電体126の一方の面に中心導体1
36を形成してなる。第7層部117は、第1図(d)に示
すように、誘電体127の一方の面の全面に接地導体137
形成してなる。そして、これら誘電体121,122,1234,1
25,126,127を第1図(g)に示すように配置する。
As shown in FIG. 1 (a), a first layer portion 11 1, the dielectric 1
The entire surface of one side of the 2 1 by forming a ground conductor 13 1. The second layer portion 11 2, as shown in Fig. 1 (b), by forming a center conductor 13 2 on a surface of the dielectric 12 2. 3rd-4th layer part 1
1 3, 11 4, as shown in FIG. 1 (c), respectively dielectric
12 34 One of the entire surface to form the ground conductor 13 third surface of, by forming a center conductor 13 4 on the other surface. Fifth layer portion 11 5, first
As shown in FIG. (D), by forming a ground conductor 13 5 on the entire surface of one surface of the dielectric 12 5. Sixth layer 11 6, as shown in FIG. 1 (e), the central conductor 1 on one surface of the dielectric 12 6
3 6 was formed composed of. Seventh layer portion 11 7, as shown in FIG. 1 (d), by forming a ground conductor 13 7 on the entire surface of one surface of the dielectric 12 7. And these dielectrics 12 1 , 12 2 , 12 34 , 1
2 5, 12 arranged 6, 12 7, as shown in FIG. 1 (g).

次に、第2図に示すように、誘電体122上の中心導体1
32と誘電体1234上の中心導体134とを、誘電体1234上の
中心導体134と誘電体126上の中心導体136とをそれぞれ
接続するスルーホールを形成するため、誘電体121,122,
1234,125,126,127の所定位置に穴14を開け、各穴14の内
面に樹脂用表面処理剤を注入して表面処理をし、無電解
メッキがのり易くする。
Next, as shown in FIG. 2, the central conductor 1 on the dielectric 12 2
3 2 and the center conductor 13 4 on the dielectric 12 34, for forming a through hole for connecting each of the central conductor 13 6 on the central conductor 13 4 and the dielectric 12 6 on the dielectric 12 34, dielectric Body 12 1 , 12 2 ,
12 34, 12 5, 12 drilled 14 to 6, 12 7 predetermined position, and the surface treated by injecting resin for surface treatment agent on the inner surface of each hole 14, the electroless plating is easily glue.

次に、第3図に示すように、メッキを必要としない穴
14の内面にエッチングレジスト膜形成剤15を塗布する。
Next, as shown in FIG. 3, holes that do not require plating
An etching resist film forming agent 15 is applied to the inner surface of the substrate.

次に、第4図に示すように、誘電体121,122,1234,1
25,126,127を接着し積層する。
Next, as shown in FIG. 4, the dielectrics 12 1 , 12 2 , 12 34 , 1
2 5, 12 6, 12 7 adhering the laminated.

次に、第5図に示すように、穴14に無電解メッキ溶液
を注入しその内面に無電解メッキを形成する。なお、エ
ッチングレジスト膜形成剤15上に形成された無電解メッ
キは、エッチングレジスト膜形成剤15とはなじみにくい
ので、すぐに剥がれやすい状態となっている。
Next, as shown in FIG. 5, an electroless plating solution is injected into the hole 14 to form electroless plating on the inner surface thereof. Since the electroless plating formed on the etching resist film forming agent 15 is hardly compatible with the etching resist film forming agent 15, the electroless plating is easily peeled off immediately.

次に、第6図に示すように、穴14をHC1等の水溶液に
てエッチングレジスト膜形成剤15をその表面に形成され
た無電解メッキとともに分離するように除去する。
Next, as shown in FIG. 6, the holes 14 are removed with an aqueous solution such as HC1 so as to separate the etching resist film forming agent 15 together with the electroless plating formed on the surface thereof.

そして、無電解メッキ上に電解メッキをかけ厚いメッ
キ層16を形成させる。
Then, electrolytic plating is performed on the electroless plating to form a thick plating layer 16.

これにより誘電体122上の中心導体132と誘電体1234
の中心導体134とを、誘電体1234上の中心導体134と誘電
体126上の中心導体136とをそれぞれ接続するスルーホー
ル1724,1746が形成される。
Each Thus the central conductor 13 4 on the central conductor 13 2 and the dielectric 12 34 on the dielectric 12 2, on the dielectric 12 34 center conductor 13 4 and the dielectric 12 on the 6 center conductor 13 6 and the through holes 17 24, 17 46 to be connected are formed.

次に、第7図に示すように、スルーホール1724,1746
の各周囲を囲むように、接地導体131,133,135,137を数
個のスルーホール18,…により接続する。これらスルー
ホール18,…により、スルーホール1724,1746は同軸線路
と見なせるようになる。
Next, as shown in FIG. 7, the through holes 17 24 , 17 46
Are connected by several through-holes 18 so as to surround each of the conductors 13 1 , 13 3 , 13 5 and 13 7 . These through-holes 18, ..., the through hole 17 24, 17 46 is as regarded as coaxial line.

よって本実施例によれば、多層構造マイクロ波回路に
おいて、5層以上積層する際でも無電解メッキ溶液を流
し込む際にスルーホールの穴を基板で閉じてしまうこと
がないので無電解メッキ溶液を流し込みスルーホールを
形成することができる。
Therefore, according to the present embodiment, even when five or more layers are stacked in the multi-layered microwave circuit, the through hole is not closed by the substrate when the electroless plating solution is poured, so that the electroless plating solution is poured. Through holes can be formed.

なお、上述した実施例は、多層基板として多層構造マ
イクロ波回路の場合について説明したが、本発明は他の
多層回路基板であっても同様に実施することができる。
Although the above-described embodiment has been described with reference to the case where the multilayer substrate is a microwave circuit having a multilayer structure, the present invention can be similarly applied to other multilayer circuit substrates.

[発明の効果] 上記のような製造方法により、多層基板を5層以上に
積層しても無電解メッキ溶液を流し込む際にスルーホー
ルの穴を基板で閉じてしまうことがないので、多層構造
でかつスルーホールにより各層間を接続してなる多層基
板を製造することができる。この結果、本発明の製造方
法により高密度実装が可能となる。
[Effects of the Invention] According to the manufacturing method as described above, even if the multilayer substrate is laminated into five or more layers, the hole of the through hole is not closed by the substrate when pouring the electroless plating solution. Further, it is possible to manufacture a multilayer substrate in which the respective layers are connected by through holes. As a result, high-density mounting becomes possible by the manufacturing method of the present invention.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明における各層の上面図と断面図、第2図
は本発明における各層にスルーホールのための穴を開け
た際の断面図、第3図は本発明における各層のスルーホ
ールのための穴にエッチングレジスト膜剤を塗布した際
の断面図、第4図は本発明における各層を接着し積層し
た際の断面図、第5図は本発明においてスルーホールの
ための穴に無電解メッキを形成した際の断面図、第6図
は本発明においてスルーホールのための穴のエッチング
レジスト膜形成剤を取り除いた際の断面図、第7図は本
発明において各層の中心導体を接続するスルーホールの
穴の周りに数個の地導体間の導通を取るためのアース用
スルーホールを形成した際の断面図と上面図、第8図は
従来の製造方法による5層構造マイクロ波回路の上面図
と断面図、第9図は従来の製造方法による7層構造マイ
クロ波回路の断面図である。 111……第1層部、112……第2層部、113……第3層
部、114……第4層部、115……第5層部、116……第6
層部、117……第7層部、121,122,1234,125,126,127
…誘電体、131,133,135,137……接地導体、132,134,136
……中心導体、14……穴、15……エッチングレジスト膜
形成剤、16……メッキ層、1724,1746,18……スルーホー
ル。
FIG. 1 is a top view and a cross-sectional view of each layer in the present invention, FIG. 2 is a cross-sectional view when a hole for a through hole is formed in each layer in the present invention, and FIG. Sectional view when an etching resist film agent is applied to holes for bonding, FIG. 4 is a sectional view when each layer in the present invention is bonded and laminated, and FIG. 5 is an electroless hole in a hole for a through hole in the present invention. FIG. 6 is a cross-sectional view when plating is formed, FIG. 6 is a cross-sectional view when the etching resist film forming agent is removed from a hole for a through-hole in the present invention, and FIG. 7 is a diagram for connecting the center conductor of each layer in the present invention. FIG. 8 is a cross-sectional view and a top view when a ground through-hole for forming conduction between several ground conductors is formed around the hole of the through-hole. FIG. Top view and cross section, Fig. 9 It is a cross-sectional view of a seven-layer structure microwave circuit according to the conventional manufacturing method. 11 1第 first layer portion, 11 2 … second layer portion, 11 3 3third layer portion, 11 4 … 4th layer portion, 11 5 … 5th layer portion, 11 6 …. 6
Layer part, 11 7 …. Seventh layer part, 12 1 , 12 2 , 12 34 , 12 5 , 12 6 , 12 7
… Dielectric, 13 1 , 13 3 , 13 5 , 13 7 …… Ground conductor, 13 2 , 13 4 , 13 6
...... center conductor 14 ...... hole, 15 ...... etching resist film forming agent, 16 ...... plating layer, 17 24, 17 46, 18 ...... through hole.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】各層をスルーホールにより接続してなる多
層基板を製造する方法において、 前記各層の前記スルーホールを形成する位置に穴を開け
る第1の工程と、 前記穴の内面のうちメッキを必要としない穴の内面に除
去の容易な溶剤を塗布する第2の工程と、 前記穴の内面に無電解メッキ溶液を塗布する第3の工程
と、 前記穴の内面から前記塗布された除去の容易な溶剤とと
もに、この溶剤上に塗布された前記無電解メッキを除去
する第4の工程と、 前記穴の内面のうち前記無電解メッキの残存する面に電
解メッキを施す第5の工程と を具備することを特徴とする多層基板の製造方法。
1. A method of manufacturing a multilayer board comprising layers connected by through holes, a first step of forming holes in the respective layers at positions where the through holes are formed, and plating the inner surface of the holes by plating. A second step of applying an easily removable solvent to the inner surface of the hole that is not required; a third step of applying an electroless plating solution to the inner surface of the hole; and a step of applying the applied removal from the inner surface of the hole. A fourth step of removing the electroless plating applied on the solvent together with an easy solvent, and a fifth step of electroplating the remaining surface of the electroless plating among the inner surfaces of the holes. A method for manufacturing a multilayer substrate, comprising:
JP33561490A 1990-11-30 1990-11-30 Method for manufacturing multilayer substrate Expired - Fee Related JP2919953B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33561490A JP2919953B2 (en) 1990-11-30 1990-11-30 Method for manufacturing multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33561490A JP2919953B2 (en) 1990-11-30 1990-11-30 Method for manufacturing multilayer substrate

Publications (2)

Publication Number Publication Date
JPH04206694A JPH04206694A (en) 1992-07-28
JP2919953B2 true JP2919953B2 (en) 1999-07-19

Family

ID=18290555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33561490A Expired - Fee Related JP2919953B2 (en) 1990-11-30 1990-11-30 Method for manufacturing multilayer substrate

Country Status (1)

Country Link
JP (1) JP2919953B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144511A (en) * 1999-11-17 2001-05-25 Mitsubishi Electric Corp Connecting converter for plane waveguide
EP2893784B1 (en) 2013-06-05 2016-10-05 Telefonaktiebolaget LM Ericsson (publ) Selective partitioning of via structures in printed circuit boards

Also Published As

Publication number Publication date
JPH04206694A (en) 1992-07-28

Similar Documents

Publication Publication Date Title
US6767616B2 (en) Metal core substrate and process for manufacturing same
KR100346400B1 (en) Multi-layer pcb and the manufacturing method the same
US3760091A (en) Multilayer circuit board
US20040091821A1 (en) Manufacturing methods for printed circuit boards
EP0331909A1 (en) High performance circuit boards
JP2919953B2 (en) Method for manufacturing multilayer substrate
US6586687B2 (en) Printed wiring board with high density inner layer structure
JP2004146742A (en) Manufacturing method for wiring board
US20220248531A1 (en) Wiring substrate and method for manufacturing wiring substrate
JPH0794868A (en) Multilayered wiring board and its manufacture
JP2002223076A (en) Multilayer wiring board
JPH10135640A (en) Structure of printed wiring board and its manufacture
JP3165617B2 (en) Multilayer printed wiring board and method of manufacturing the same
JPH04354180A (en) Manufacture of multilayer printed wiring board
JP4176283B2 (en) Manufacturing method of flexible fine multilayer circuit board
JPH088539A (en) Multilayer printed wiring board and manufacture thereof
JPH05335745A (en) Multilayer printed wiring board and manufacture thereof
JPS62186595A (en) Multilayer printed wiring board and manufacture of the same
JPH11284342A (en) Package and manufacture thereof
JP2621293B2 (en) Printed circuit board manufacturing method
JP2727614B2 (en) Method of manufacturing printed wiring board and method of manufacturing multilayer wiring board
JPH05114788A (en) Manufacture of multilayer printed wiring board
JP2001068807A (en) Wiring board and manufacture thereof
JPH03165093A (en) Multilayer printed wiring board
JPH05299838A (en) Manufacture of multilayer wiring board

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20080423

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees