JP2917787B2 - Embedded semiconductor optical waveguide device and method of manufacturing the same - Google Patents

Embedded semiconductor optical waveguide device and method of manufacturing the same

Info

Publication number
JP2917787B2
JP2917787B2 JP33464093A JP33464093A JP2917787B2 JP 2917787 B2 JP2917787 B2 JP 2917787B2 JP 33464093 A JP33464093 A JP 33464093A JP 33464093 A JP33464093 A JP 33464093A JP 2917787 B2 JP2917787 B2 JP 2917787B2
Authority
JP
Japan
Prior art keywords
layer
optical waveguide
buried
growth
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33464093A
Other languages
Japanese (ja)
Other versions
JPH07202333A (en
Inventor
友章 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP33464093A priority Critical patent/JP2917787B2/en
Publication of JPH07202333A publication Critical patent/JPH07202333A/en
Application granted granted Critical
Publication of JP2917787B2 publication Critical patent/JP2917787B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】 本発明は埋め込み構造半導体光
導波路素子およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a buried semiconductor optical waveguide device and a method of manufacturing the same.

【0002】[0002]

【従来の技術】より大容量化する近年の通信需要に伴な
い、潜在的な高速性・大容量性を備えた光ファイバ通信
システムを広く一般の加入者まで普及させる上で不可欠
な、低コストの光半導体素子や光集積回路の実現が望ま
れている。従来は、光導波路デバイスの形成手段として
専ら半導体層をエッチングする方法が用いられていた
が、基板面内でのプロセス不均一に伴う素子特性のバラ
ツキや、ドライエッチング時に表面に生成されるダメー
ジ層の吸収損失など、大面積化・高均一化が要求される
光集積回路を実用化する上で問題となっていた。
2. Description of the Related Art With the recent demand for higher capacity communication, low cost is indispensable for widely distributing an optical fiber communication system having potential high speed and large capacity to general subscribers. It is desired to realize optical semiconductor elements and optical integrated circuits. Conventionally, a method of etching a semiconductor layer has been used exclusively as a means for forming an optical waveguide device.However, variations in element characteristics due to non-uniform process in a substrate surface and a damage layer generated on the surface during dry etching have been used. This has been a problem in practical use of an optical integrated circuit that requires a large area and high uniformity, such as absorption loss.

【0003】これらの問題点を解決する新しい光半導体
素子の製造技術として、半導体基板上にストライプ状の
開口部を挟んで対向した成長阻止マスクを設けて、この
開口部に有機金属気相成長法(以下MOVPE)を用い
て部分的に半導体層をエピタキシャル成長する技術(以
下選択MOVPE)が注目されている。この技術は、半
導体層をエッチングすること無く光導波路素子を製作す
ることが可能で、製造工程の簡略化、制御性・均一性の
大幅な向上など量産性に優れる。
As a new optical semiconductor device manufacturing technique for solving these problems, a growth inhibition mask is provided on a semiconductor substrate with a stripe-shaped opening interposed therebetween, and a metal organic chemical vapor deposition method is provided in the opening. (Hereinafter, referred to as MOVPE), a technique for partially epitaxially growing a semiconductor layer using MOVPE (hereinafter, referred to as MOVPE) has attracted attention. This technique can manufacture an optical waveguide element without etching a semiconductor layer, and is excellent in mass productivity such as simplification of a manufacturing process, and significant improvement in controllability and uniformity.

【0004】また、選択成長層の側面は原子層オーダで
平坦化され光信号の散乱損失が無視できるため、低損失
性にも優れる。さらに、選択成長層の組成や膜厚が成長
阻止マスク幅に依存することを巧みに応用して、わずか
1回の結晶成長で同一基板面内のバンドギャップエネル
ギーを部分的に変えることも可能なため、複数の異なっ
たバンドギャップエネルギーからなる光機能素子のモノ
リシック化が要求される光集積回路の製造方法としてま
さに理想的である。既に、この技術を用いて電界吸収型
光変調器と分布帰還レーザをモノリシック集積した集積
化光源や、波長可変DBRレーザなどが発明者等によっ
て実現されている。
Further, the side surface of the selective growth layer is flattened on the order of an atomic layer, and the scattering loss of an optical signal can be ignored. Furthermore, it is also possible to partially change the bandgap energy within the same substrate plane with only one crystal growth, by skillfully applying the fact that the composition and thickness of the selective growth layer depend on the growth inhibition mask width. Therefore, it is ideally suited as a method of manufacturing an optical integrated circuit that requires monolithic optical functional elements having a plurality of different band gap energies. The inventors have already realized an integrated light source in which an electroabsorption optical modulator and a distributed feedback laser are monolithically integrated, a wavelength tunable DBR laser, and the like using this technology.

【0005】これらの光源デバイスをはじめとして、導
波光制御作用を電流注入で行う光導波路デバイスでは、
光導波層(活性層)への効率的な電流注入が行えるよう
に電流ブロック作用を実現する必要がある。その一例と
して、活性層の周囲を半導体基板と極性が反対のドーピ
ングを施したクラッド層で満たす埋め込み構造が知られ
ている。この埋め込み構造は、単一モード化に必要な導
波路幅の緩和も図れるため、素子製作上の観点からも極
めて重要であり、広く用いられている。
[0005] In addition to these light source devices, optical waveguide devices that perform guided light control by current injection are:
It is necessary to realize a current blocking function so that current can be efficiently injected into the optical waveguide layer (active layer). As one example, a buried structure is known in which the periphery of the active layer is filled with a cladding layer doped with a polarity opposite to that of the semiconductor substrate. This buried structure is extremely important from the viewpoint of device fabrication because it can reduce the waveguide width required for a single mode, and is widely used.

【0006】[0006]

【発明が解決しようとする課題】上記の選択MOVPE
技術で形成された活性層を埋め込み構造とする場合、こ
の選択MOVPE成長に用いた成長阻止マスクを部分的
あるいは全面にわたって除去した後に埋め込み成長を行
うが、半導体基板の極性とは逆の不純物をいきなり高濃
度にドーピングした埋め込み成長を行うと、素子の逆方
向耐圧が劣化して漏れ電流による素子劣化を招き、素子
の長期信頼性を著しく劣化させる。これは、高濃度にド
ーピングされたことによってpn接合界面の空乏層幅が
より薄くなり、実効的に増加した空乏層電界が結晶性の
不安定な埋め込み再成長界面に印加されるため、通過す
るトンネル電流が急増することによる。また、一般に電
流注入をともなわず常に逆方向バイアス状態で使用する
光検出器や電界吸収型光変調器などでも、埋め込み層の
耐圧が実使用バイアス条件に対して不十分な場合には光
吸収層への印加電圧が埋め込み層のブレークダウン電圧
でクランプされるため、必要な特性を得られないなどの
問題が生じる。
The above-mentioned selective MOVPE
In the case where the active layer formed by the technique has a buried structure, buried growth is performed after partially or entirely removing the growth inhibition mask used for the selective MOVPE growth, but the impurity opposite to the polarity of the semiconductor substrate is suddenly removed. When the buried growth is heavily doped, the reverse breakdown voltage of the device is deteriorated, which causes the device to be deteriorated due to the leakage current, and significantly deteriorates the long-term reliability of the device. This is because the depletion layer width at the pn junction interface becomes thinner due to the high concentration of doping, and the effectively increased depletion layer electric field is applied to the buried regrowth interface having unstable crystallinity. This is due to a sudden increase in tunnel current. In general, even for photodetectors and electroabsorption optical modulators that always use a reverse bias without current injection, if the withstand voltage of the buried layer is insufficient for the actual use bias condition, the light absorption layer Since the voltage applied to the buried layer is clamped by the breakdown voltage of the buried layer, there arises a problem that required characteristics cannot be obtained.

【0007】また、光導波層の直近を高濃度にドーピン
グした埋め込み層とした場合には、導波光のフィールド
分布がこの埋め込み層にも広がるため、ここでの不純物
吸収による過剰損失も少なからず問題となる。さらに、
電流注入や電界印加を行う必要上から活性層は通常アン
ドープであるが、埋め込み成長直前の状態ではこの活性
層の側面が露出しており、この状態でいきなり高濃度に
ドーピングされた埋め込み成長を行うと、アンドープ活
性層に向かって不純物が側面から拡散するため、光学的
結晶性や逆方向耐圧の劣化を招くことが懸念される。
In the case where the buried layer is heavily doped near the optical waveguide layer, the field distribution of the guided light spreads to this buried layer, so that excess loss due to impurity absorption here is not a small problem. Becomes further,
The active layer is usually undoped because of the necessity of performing current injection and electric field application, but the side surface of this active layer is exposed immediately before the burying growth, and in this state, the buried growth doped with a high concentration is performed immediately. Then, since impurities diffuse from the side toward the undoped active layer, there is a concern that the optical crystallinity and the reverse breakdown voltage may deteriorate.

【0008】本発明では、半導体光導波路デバイスの製
作時に問題となる上記の点を解決するべく、選択MOV
PE成長技術との整合性に優れた埋め込み構造光導波路
デバイスの製造方法を提案するものである。
In the present invention, in order to solve the above-mentioned problem which is a problem when fabricating a semiconductor optical waveguide device, a selective MOV is required.
The present invention proposes a method for manufacturing a buried-structured optical waveguide device having excellent compatibility with the PE growth technique.

【0009】[0009]

【課題を解決するための手段】本発明による埋め込み構
造半導体光導波路素子の製造方法は、ストライプ状の開
口部を挟んで対向する1対の成長阻止膜を(100)半
導体基板上に[011]方向に形成する工程と、該半導体
基板より屈折率が大きく光を伝搬したり発光したりまた
あるいは吸収したりする光導波層と該光導波層より屈折
率が小さくかつ該光導波層を上下から挟むクラッド層と
を選択的有機金属気相成法を用いて該開口部にエピタキ
シャル成長する工程と、該成長阻止膜を該開口部内側よ
り部分的あるいは全面にわたって除去する工程と、側面
が(111)面である前記光導波層および前記クラッド
層の側面を覆い、前記クラッド層頂上の層厚に比較して
活性層側面および基板上の再成長界面付近の層厚の方が
厚い、不純物濃度が5×1016cm-3以下の電界緩和層
と、不純物濃度が5×1017cm-3以上の埋め込み層と
をこの順に埋め込みエピタキシャル成長する工程とを少
なくとも有することを特徴とする。
According to a method of manufacturing a semiconductor optical waveguide device having a buried structure according to the present invention, a pair of growth-inhibiting films opposed to each other with a stripe-shaped opening interposed therebetween is formed on a (100) semiconductor substrate [011]. Forming a light guide layer having a higher refractive index than the semiconductor substrate, transmitting light, emitting light, or absorbing light, and having a lower refractive index than the light guide layer and lowering the light guide layer from above and below. A step of epitaxially growing the sandwiched cladding layer in the opening using a selective metal organic chemical vapor deposition method, a step of partially or entirely removing the growth inhibiting film from the inside of the opening, the optical waveguide layer is the surface and not covered the sides of the cladding layer, as compared to the layer thickness of the cladding layer atop
The layer thickness on the side of the active layer and near the regrowth interface on the substrate
Thick, the impurity concentration is the 5 × 10 16 cm -3 or less of the electric field relaxation layer, characterized in that it has at least a step of impurity concentration is epitaxially grown embedded and 5 × 10 17 cm -3 or more embedded layer in this order .

【0010】またこの埋め込み構造光導波路素子の製造
方法において成長阻止膜の幅がストライプ状の開口部の
長手軸方向の位置に応じて部分的に異なることを特徴と
する。
In the method of manufacturing the buried-structured optical waveguide element, the width of the growth blocking film is partially different depending on the position of the stripe-shaped opening in the longitudinal axis direction.

【0011】[0011]

【作用】本発明では、埋め込み構造光導波路デバイスが
本質的に抱える問題点として、埋め込み成長層と半導体
基板とのpn接合界面における空乏層電界強度が逆方向
漏れ電流を支配していることに注目し、この空乏層電界
強度を実効的に低下させて逆方向耐圧の改善を図る層構
造を提案するものである。電界強度を低下させるために
は実効的な空乏層幅を広げればよく、不純物濃度を埋め
込み層と半導体基板とに対して約1桁以上小さくした適
当な層厚の電界緩和層をこれらの間に挟めばよい。電界
緩和層を挟む方法としては、埋め込み成長時に埋め込み
層に先立って電界緩和層を成長する方法と、半導体基板
側にあらかじめ電界緩和層を形成しておく方法とが考え
られる。
In the present invention, as a problem inherent in the buried structure optical waveguide device, attention is paid to the fact that the electric field strength of the depletion layer at the pn junction interface between the buried growth layer and the semiconductor substrate controls the reverse leakage current. The present invention proposes a layer structure for effectively reducing the electric field strength of the depletion layer to improve the reverse breakdown voltage. To reduce the electric field strength, the effective depletion layer width may be increased, and an electric field relaxation layer having an appropriate thickness with an impurity concentration reduced by about one digit or more with respect to the buried layer and the semiconductor substrate is provided between them. I just need to pinch it. As a method of sandwiching the electric field relaxation layer, a method of growing the electric field relaxation layer prior to the buried layer at the time of burying growth and a method of forming the electric field relaxation layer on the semiconductor substrate side in advance are conceivable.

【0012】特に、前者では後者と比較して成長回数が
1回少なくて済むことから製造工程の簡略化・低コスト
化が可能である。また、光導波層周辺に広がる光フィー
ルドが受ける吸収損失も、活性層の両側面が不純物吸収
を抑制した電界緩和層で覆われることにより改善され
る。さらに、埋め込み成長時に埋め込み層からアンドー
プ活性層に向かって拡散してくる不純物を食い止める効
果も期待できる。
In particular, the former requires only one less growth than the latter, so that the manufacturing process can be simplified and the cost can be reduced. Further, the absorption loss received by the light field spreading around the optical waveguide layer is also improved by covering both side surfaces of the active layer with the electric field relaxation layer in which the absorption of impurities is suppressed. Further, an effect of preventing impurities diffused from the buried layer toward the undoped active layer during the buried growth can be expected.

【0013】図1は本発明の作用を説明するための図で
ある。図1(a)に示すように、選択MOVPEを用い
て形成された活性層を埋め込む際には、その側面に安定
な(111)B面が自然形成されている都合上、図1
(b)に示すように、この活性層ふもとの部分における
[311]方向への成長速度が著しく増加して成長原料
種を大量に消費するため、選択成長されたクラッド層頂
上の層厚に比較して活性層側面および基板上の再成長界
面付近の層厚の方が約3倍ほど増加する。この結果、逆
方向耐圧や光学的特性に影響を及ぼす活性層側面および
基板上の再成長界面における電界緩和層の効果を保った
まま、クラッド層頂上付近のみクラッド層と埋め込み層
を不純物拡散で導通させることが可能になる。
FIG. 1 is a diagram for explaining the operation of the present invention. As shown in FIG. 1A, when burying an active layer formed by using selective MOVPE, a stable (111) B plane is naturally formed on the side surface thereof.
As shown in (b), the growth rate in the [311] direction at the foot of the active layer is remarkably increased and a large amount of the growth material is consumed. As a result, the thickness of the layer near the regrowth interface on the side surface of the active layer and on the substrate increases about three times. As a result, while maintaining the effect of the electric field relaxation layer on the side of the active layer and the regrowth interface on the substrate that affect the reverse breakdown voltage and optical characteristics, the cladding layer and the buried layer are conducted only by impurity diffusion near the top of the cladding layer. It becomes possible to do.

【0014】以上述べたように、本発明による埋め込み
構造半導体光導波路素子の製造方法を用いれば、素子製
作の簡略化、埋め込み再成長界面の耐圧改善、活性層へ
の不純物拡散による光学的な結晶性劣化の抑制、光導波
層周辺の吸収損失低減による光導波特性の向上などの相
乗効果で素子信頼性の面からも極めて有利である。その
上、本発明では光導波層形成時に ・半導体層のウェットエッチングが不要なため、歩留ま
りや均一性に優れる ・半導体層のドライエッチングに見られる表面ダメージ
層は無いため、不要な吸収損失が皆無 ・原子層オーダの平滑な光導波路側面が成長中に自然形
成されるため、散乱損失が皆無 ・部分成長を繰り返して形成された光導波路接続部(バ
ットジョイント)に見られる反射が皆無 といった、選択MOVPE成長特有の優れた特徴が組み
合わさるため、光集積回路を実現する上で理想的な製造
技術を提供することが可能になる。
As described above, when the method of manufacturing a buried semiconductor optical waveguide device according to the present invention is used, the device can be simplified, the breakdown voltage of the buried regrowth interface can be improved, and the optical crystal can be diffused by diffusing impurities into the active layer. It is extremely advantageous also from the viewpoint of device reliability due to a synergistic effect such as suppression of deterioration of performance and improvement of optical waveguide characteristics by reduction of absorption loss around the optical waveguide layer. In addition, in the present invention, when forming the optical waveguide layer, there is no need for wet etching of the semiconductor layer, so the yield and uniformity are excellent. Since there is no surface damage layer seen in the dry etching of the semiconductor layer, there is no unnecessary absorption loss.・ Smooth optical waveguide side of atomic layer order is naturally formed during growth, so there is no scattering loss ・ Selection such as no reflection seen in optical waveguide connection part (butt joint) formed by repeating partial growth The combination of excellent features unique to MOVPE growth makes it possible to provide an ideal manufacturing technique for realizing an optical integrated circuit.

【0015】[0015]

【実施例】【Example】

(実施例1)以下に本発明を図面を用いて詳細に説明す
る。図2(a)〜(d)は本発明の第1の実施例である
電界吸収型光変調器とDFBレーザをモノリシック集積
した集積化光源の製造方法を説明する図である。その製
造方法を工程順に説明する。
(Embodiment 1) Hereinafter, the present invention will be described in detail with reference to the drawings. FIGS. 2A to 2D are diagrams illustrating a method of manufacturing an integrated light source in which an electro-absorption optical modulator and a DFB laser according to a first embodiment of the present invention are monolithically integrated. The manufacturing method will be described in the order of steps.

【0016】まず、図2(a)に示すように、面方位が
(100)のn−InP基板101上に、[011]方
向への周期が240nm、深さ30nmの回折格子10
2を部分的に形成し、この回折格子102を設けた部分
をDFBレーザ領域103(長さ400μm)、回折格
子102がなく平坦な部分を光変調器領域104(長さ
200μm)とする。この基板上に、熱CVD法を用い
てSiO2 膜を形成し、フォトリソグラフィ技術とエッ
チングによって、幅2μmのストライプ状の開口部10
5を有し、その両脇の幅がDFBレーザ領域103で1
7μm、光変調器領域104で8μmで、開口部105
の長手軸方向がn−InP基板101の[011]方向
に平行であるような一対の成長阻止マスク106に加工
する。ただし、成長阻止マスク106の幅は、DFBレ
ーザ領域103と光変調器領域104との間で長さ25
μmにわたってテーパ状に変化させている。また、光変
調器領域側の端面から15μmの部分は、このストライ
プ状の開口部105の無い窓領域107とする。
First, as shown in FIG. 2A, a diffraction grating 10 having a period in the [011] direction of 240 nm and a depth of 30 nm is placed on an n-InP substrate 101 having a plane orientation of (100).
2 is partially formed, a portion where the diffraction grating 102 is provided is a DFB laser region 103 (length 400 μm), and a flat portion without the diffraction grating 102 is an optical modulator region 104 (length 200 μm). An SiO 2 film is formed on this substrate by using a thermal CVD method, and a stripe-shaped opening 10 having a width of 2 μm is formed by photolithography and etching.
5 and the width on both sides thereof is 1 in the DFB laser region 103.
7 μm, 8 μm in the optical modulator region 104, and the opening 105
Are processed into a pair of growth inhibition masks 106 whose longitudinal axis directions are parallel to the [011] direction of the n-InP substrate 101. However, the width of the growth blocking mask 106 is 25 mm between the DFB laser region 103 and the optical modulator region 104.
It is changed in a tapered shape over μm. Further, a portion 15 μm from the end face on the side of the optical modulator region is a window region 107 without the stripe-shaped opening 105.

【0017】次に、図2(b)に示すように、このスト
ライプ状の開口部105に減圧MOVPE成長装置を用
いて、波長組成1.15μmのn−InGaAsP光導
波層108(厚さ100nm)、n−InPスペーサ層
109(厚さ40nm)、波長組成1.3μmのアンド
ープInGaAsPバリア層(厚さ10nm)とアンド
ープInGaAs井戸層(厚さ7nm)からなる7周期
のアンドープ量子井戸層110、波長組成1.15μm
のアンドープInGaAsPホール加速層111(厚さ
40nm)、p−InPクラッド層112(厚さ200
nm)を連続して選択MOVPE成長する。この際、ア
ンドープInGaAs井戸層および波長組成1.3μm
のアンドープInGaAsPバリア層がDFBレーザ領
域103においてn−InP基板101へ格子整合する
ように成長条件を調節する。アンドープ量子井戸層11
0のバンドギャップ波長は、DFBレーザ領域103に
おいて1.55μm、光変調器領域104において1.
48μmになる。
Next, as shown in FIG. 2B, an n-InGaAsP optical waveguide layer 108 (100 nm thick) having a wavelength composition of 1.15 μm is formed in the stripe-shaped opening 105 by using a reduced pressure MOVPE growth apparatus. , An n-InP spacer layer 109 (thickness 40 nm), a seven-period undoped quantum well layer 110 including an undoped InGaAsP barrier layer (thickness 10 nm) having a wavelength composition of 1.3 μm and an undoped InGaAs well layer (thickness 7 nm), Composition 1.15 μm
Undoped InGaAsP hole accelerating layer 111 (thickness: 40 nm), p-InP cladding layer 112 (thickness: 200 nm)
nm) is continuously grown by selective MOVPE. At this time, an undoped InGaAs well layer and a wavelength composition of 1.3 μm
The growth conditions are adjusted so that the undoped InGaAsP barrier layer of FIG. 1 is lattice-matched to the n-InP substrate 101 in the DFB laser region 103. Undoped quantum well layer 11
The bandgap wavelength of 1.5 is 1.55 μm in the DFB laser region 103, and 1.0 band in the optical modulator region 104.
48 μm.

【0018】次に、図2(c)に示すように、成長阻止
マスク106のストライプ状の開口部105をDFBレ
ーザ領域103で幅7μm、光変調器領域104で幅5
μmまで、フォトリソグラフィ技術とエッチングによっ
て拡幅し、ここにアンドープInP電界緩和層113
(厚さ40nm)、p−InP埋め込み層114(厚さ
1.4μm)、p+ −InGaAsコンタクト層115
(厚さ200nm)を選択MOVPEによって成長す
る。DFBレーザ領域103と光変調器領域104の電
気的分離を行うため、両領域の境界から光変調器領域側
に長さ25μmにわたってp+ −InGaAsコンタク
ト層115を除去し、分離領域116とする。
Next, as shown in FIG. 2C, a stripe-shaped opening 105 of the growth blocking mask 106 has a width of 7 μm in the DFB laser region 103 and a width of 5 μm in the optical modulator region 104.
The width of the undoped InP electric field relaxation layer 113 is increased to μm by photolithography and etching.
(Thickness: 40 nm), p-InP buried layer 114 (thickness: 1.4 μm), p + -InGaAs contact layer 115
(Thickness 200 nm) is grown by selective MOVPE. In order to electrically separate the DFB laser region 103 and the optical modulator region 104, the p + -InGaAs contact layer 115 is removed over a length of 25 μm from the boundary between the two regions toward the optical modulator region to form an isolation region 116.

【0019】次に、図2(d)に示すように、この表面
全体に絶縁膜117(厚さ0.3μm)を形成し、埋め
込み成長後の頂上部でp+ −InGaAsコンタクト層
115が残っている部分にのみフォトリソグラフィ技術
とエッチングによって絶縁膜に開口を設ける。Ti/A
u電極118を蒸着し、フォトリソグラフィ技術とエッ
チングによって電極パターンニングを行う。n−InP
基板101を100μm厚に研磨後、裏面にTi/Au
電極119を蒸着する。最後に、光変調器領域側の端面
に低反射膜120、DFBレーザ領域側の端面に高反射
膜121を形成する(なお、本実施例で記述されている
各層厚は、DFBレーザ領域の開口部に選択成長された
ものの値である)。
Next, as shown in FIG. 2D, an insulating film 117 (thickness: 0.3 μm) is formed on the entire surface, and the p + -InGaAs contact layer 115 remains on the top after the buried growth. An opening is provided in the insulating film only by the photolithography technique and the etching in the portion where the insulating film is formed. Ti / A
A u-electrode 118 is deposited, and electrode patterning is performed by photolithography and etching. n-InP
After polishing the substrate 101 to a thickness of 100 μm, a Ti / Au
The electrode 119 is deposited. Finally, a low-reflection film 120 is formed on the end face on the side of the optical modulator area and a high-reflection film 121 is formed on the end face on the side of the DFB laser area. Is the value of those selectively grown in the part).

【0020】このようにして製作された集積化光源で
は、DFBレーザ領域103に電流注入していくと、回
折格子102のピッチおよびこの領域の断面構造より求
まる実効屈折率から決定される波長で単一軸モード発振
する。また光変調器領域104では、この波長における
無バイアス時の光吸収が実用上問題ない程度に抑制され
るよう、量子井戸構造からなる光吸収層のバンドギャッ
プエネルギーを1.48μmに設定してある。この光吸
収層へ電界を印加すると、量子閉じ込めシュタルク効果
(QCSE)によって透過光に対する吸収係数が増加す
るため、光強度変調器として動作する。
In the integrated light source manufactured as described above, when current is injected into the DFB laser region 103, the integrated light source has a wavelength determined by the pitch of the diffraction grating 102 and the effective refractive index obtained from the sectional structure of this region. Oscillates in uniaxial mode. Further, in the optical modulator region 104, the band gap energy of the light absorption layer having the quantum well structure is set to 1.48 μm so that light absorption at this wavelength when there is no bias is practically suppressed. . When an electric field is applied to this light absorbing layer, the absorption coefficient for transmitted light increases due to the quantum confined Stark effect (QCSE), so that the layer operates as a light intensity modulator.

【0021】光変調器領域104に3Vの逆方向電圧を
印加すると、量子井戸構造の光吸収層は200kV/c
mもの強電界でバイアスされるため、QCSEにより
1.55μmの発振波長に対する吸収係数は4300c
-1も増加する。全7層からなる井戸層への光閉じ込め
係数が4%あるので、素子長を200μmとすれば15
dBの消光比が得られる。また、埋め込み成長時にアン
ドープInP電界緩和層113を挟んだことによって、
埋め込み再成長界面の逆方向漏れ電流が抑制され、光変
調器領域104の実使用バイアス3Vに対して約3倍の
10Vの逆方向耐圧を得た。
When a reverse voltage of 3 V is applied to the optical modulator region 104, the light absorption layer of the quantum well structure becomes 200 kV / c.
m, the absorption coefficient for the oscillation wavelength of 1.55 μm is 4300c by QCSE.
m -1 also increases. Since the light confinement coefficient in the well layer composed of all seven layers is 4%, if the element length is 200 μm, 15
An extinction ratio of dB is obtained. In addition, by sandwiching the undoped InP electric field relaxation layer 113 during the burying growth,
The reverse leakage current at the buried regrowth interface was suppressed, and a reverse withstand voltage of 10 V was obtained, which was about three times the actually used bias of 3 V in the optical modulator region 104.

【0022】このアンドープInP電界緩和層113
は、第1回目の選択MOVPE成長で形成されたp−I
nPクラッド層112頂上とp−InP埋め込み層11
4との間にも当然のことながら成長して、両者の電気的
導通が不十分になることが懸念されるが、選択MOVP
Eの成長機構上、選択成長層のふもと部分における[3
11]方向への成長速度増大に伴って、成長阻止マスク
105側から供給される成長原料種が大量に消費される
ため、p−InPクラッド層112頂上部での層厚は1
5nmと選択成長層ふもとでの層厚に対して約1/3に
減少する。この程度の層厚であればp型不純物(Zn)
の拡散によってアンドープInP電界緩和層113がp
型に転換し、p−InPクラッド層112とp−InP
埋め込み層114との間で電気的導通も実用上問題な
い。一方、量子井戸層110側面での層厚は上述の効果
のため、約100nmまで厚くなる。このため、p−I
nP埋め込み層114からの不純物拡散は抑制されると
同時に、不純物吸収が大きなp−InP埋め込み層11
4が光フィールドから遠ざかるために損失低減の効果も
ある。
This undoped InP electric field relaxation layer 113
Is the p-I formed by the first selective MOVPE growth.
The top of the nP cladding layer 112 and the p-InP buried layer 11
4 naturally grows and the electrical conduction between the two becomes insufficient.
Due to the growth mechanism of E, [3] at the foot of the selective growth layer
11], the growth material species supplied from the growth inhibition mask 105 side is consumed in large amounts as the growth rate increases, so that the layer thickness at the top of the p-InP cladding layer 112 is 1
5 nm, which is about 1/3 of the layer thickness at the bottom of the selective growth layer. With this layer thickness, a p-type impurity (Zn)
Undoped InP electric field relaxation layer 113
The p-InP cladding layer 112 and the p-InP
There is no practical problem with electrical conduction with the buried layer 114. On the other hand, the layer thickness on the side surface of the quantum well layer 110 increases to about 100 nm due to the above-described effect. Therefore, pI
The diffusion of impurities from the nP buried layer 114 is suppressed, and at the same time, the p-InP buried layer 11 having a large impurity absorption.
4 is further away from the light field, so that there is also an effect of loss reduction.

【0023】なお、本実施例に示したような集積化光源
では、光変調器領域側の出射端面に反射が存在する場
合、光変調器領域104を往復して反射光がDFBレー
ザ領域103にフィードバックされる。この残留端面反
射が光強度変調を通じて動的に変化することにより、発
振波長が光強度変調とともにわずかに変動する波長チャ
ーピングと呼ばれる現象が生じ、光ファイバ中を長距離
伝送させた後の光信号波形劣化を招く。実用上問題の無
いレベルまで波長変動を抑制するためには、およそ0.
1%以下の端面反射率が要求されるが、光デバイス製造
に通常用いられている低反射膜の反射率は成膜装置性能
上の制約から平均して1%程度であり、集積化光源に要
求される極低反射率を実現するのは極めて困難である。
通常の低反射膜でもこの極低反射率を実現可能な方法と
して、本実施例では光変調器側端面に長さ15μmにわ
たって光導波層が途切れた窓領域107を設けている。
光変調器領域104を通過後に窓領域107との境界に
達した光は、横方向の閉じ込めが無いこの窓領域107
を円錐状に広がりながら伝搬して端面に達する。この端
面で反射された光のうち、光変調器領域104の光吸収
層に再結合できるのは端面に垂直入射した成分のみであ
るため、低反射膜121と組み合わせることで実効的に
0.1%以下の反射率を比較的簡単に実現できる。
In the integrated light source as shown in this embodiment, when there is a reflection on the exit end face on the side of the optical modulator area, the reflected light reciprocates in the optical modulator area 104 and the reflected light enters the DFB laser area 103. Feedback will be given. This residual end face reflection dynamically changes through light intensity modulation, causing a phenomenon called wavelength chirping, in which the oscillation wavelength fluctuates slightly with the light intensity modulation, and the optical signal after long-distance transmission in the optical fiber. This causes waveform deterioration. In order to suppress the wavelength fluctuation to a level at which there is no problem in practical use, it is necessary to set the wavelength variation to about 0.
Although the end face reflectance of 1% or less is required, the reflectance of a low-reflection film generally used for manufacturing an optical device is about 1% on average due to the restriction on the performance of a film forming apparatus. It is extremely difficult to achieve the required extremely low reflectance.
As a method capable of realizing this extremely low reflectance even with a normal low reflection film, in this embodiment, a window region 107 in which the optical waveguide layer is interrupted over a length of 15 μm is provided on the end face on the optical modulator side.
Light that has reached the boundary with the window region 107 after passing through the optical modulator region 104 is not confined in the horizontal direction.
Propagates while spreading in a conical manner to reach the end face. Of the light reflected at this end face, only the component that is perpendicularly incident on the end face can be recombined with the light absorbing layer of the light modulator region 104. % Or less can be realized relatively easily.

【0024】DFBレーザ領域103は発振波長1.5
5μm、しきい値電流10mAで単一軸モード発振し
た。また、DFBレーザ領域103から光変調器領域1
04への光の結合効率は100%であり、光変調器領域
側端面から10mWの出射光パワーを得た。また、光変
調器領域104に3Vの電圧を印加すると15dBの消
光比が得られた。DFBレーザ領域103と光変調器領
域間104の抵抗は10kΩと、実用上問題ない程度の
電気的分離が実現できた。また、本実施例による集積化
光源を用いて2.5Gb/s帯における80km伝送を
行なったところ、波長チャーピングが十分抑制されて符
号誤りの無い、良好な伝送特性を実現できた。さらに、
50℃を越える高温環境下における通電劣化試験では5
000時間以上を経ても各領域の逆方向耐圧劣化は観測
されず、アンドープInP電界緩和層113の素子信頼
性向上の効果が確認された。
The DFB laser region 103 has an oscillation wavelength of 1.5
Single axis mode oscillation was performed at 5 μm and a threshold current of 10 mA. Also, from the DFB laser region 103 to the optical modulator region 1
The coupling efficiency of light to the light-receiving element 04 was 100%, and an output light power of 10 mW was obtained from the end face on the side of the light modulator region. When a voltage of 3 V was applied to the optical modulator region 104, an extinction ratio of 15 dB was obtained. The resistance between the DFB laser region 103 and the optical modulator region 104 was 10 kΩ, and electrical separation that was practically acceptable was realized. Further, when transmission was performed for 80 km in the 2.5 Gb / s band by using the integrated light source according to the present embodiment, wavelength chirping was sufficiently suppressed, and good transmission characteristics without code errors could be realized. further,
In a current deterioration test under a high temperature environment exceeding 50 ° C, 5
Even after a lapse of 000 hours or more, the reverse breakdown voltage deterioration of each region was not observed, and the effect of improving the device reliability of the undoped InP electric field relaxation layer 113 was confirmed.

【0025】(実施例2)図3(a)〜(d)は本発明
の第2の実施例である波長可変分布ブラッグ反射型(D
BR)レーザの製造方法を説明する図である。その製造
方法を製作工程順に説明する。
(Embodiment 2) FIGS. 3A to 3D show a wavelength tunable distributed Bragg reflection type (D) according to a second embodiment of the present invention.
It is a figure explaining a manufacturing method of (BR) laser. The manufacturing method will be described in the order of the manufacturing steps.

【0026】まず、図3(a)に示すように、面方位が
(100)のn−InP基板201上に、[011]方
向への周期が240nm、深さ30nmの回折格子20
2を部分的に形成し、この回折格子を設けた部分をDB
R領域203(長さ250μm)、また回折格子202
が無い領域を2分したうちのDBR領域203に近い方
を位相制御領域204(長さ150μm)およびDBR
領域203から遠い方を活性領域205(長さ400μ
m)とする。この基板上に、熱CVD法を用いてSiO
2 膜を形成し、フォトリソグラフィ技術とエッチングに
よって、幅2μmのストライプ状の開口部206を有
し、その両脇の幅がDBRレーザ領域203で12μ
m、位相制御領域204で8μm、活性領域205で1
7μmで、開口部206の長手軸方向がn−InP基板
201の[011]方向に平行であるような一対の成長
阻止マスク207に加工する。ただし、成長阻止マスク
207の幅は、各領域の境界部で長さ25μmにわたっ
てテーパ状に変化させている。
First, as shown in FIG. 3A, a diffraction grating 20 having a period in the [011] direction of 240 nm and a depth of 30 nm is placed on an n-InP substrate 201 having a plane orientation of (100).
2 is partially formed, and the portion provided with this diffraction grating is referred to as DB.
R region 203 (length 250 μm), diffraction grating 202
The phase control area 204 (length 150 μm) and the DBR
The active area 205 (400 μm long)
m). On this substrate, SiO 2 is formed by thermal CVD.
Two films are formed, and a stripe-shaped opening 206 having a width of 2 μm is formed by photolithography and etching, and the width on both sides thereof is 12 μm in the DBR laser region 203.
m, 8 μm in the phase control region 204, 1 in the active region 205
A pair of growth inhibiting masks 207 having a thickness of 7 μm and having the longitudinal direction of the opening 206 parallel to the [011] direction of the n-InP substrate 201 is processed. However, the width of the growth blocking mask 207 is tapered over a length of 25 μm at the boundary between the regions.

【0027】次に図3(b)に示すように、このストラ
イプ状の開口部206に減圧MOVPE成長装置を用い
て、波長組成1.15μmのn−InGaAsP光導波
層208(厚さ100nm)、n−InPスペーサ層2
09(厚さ40nm)、波長組成1.3μmのアンドー
プInGaAsPバリア層(厚さ10nm)とアンドー
プInGaAs井戸層(厚さ7nm)からなる7周期の
アンドープ量子井戸層210、波長組成1.15μmの
アンドープInGaAsPホール加速層211(厚さ4
0nm)、p−InPクラッド層212(厚さ200n
m)を連続して選択MOVPE成長する。この際、アン
ドープInGaAs井戸層および波長組成1.3μmの
アンドープInGaAsPバリア層が活性領域205に
おいてn−InP基板101へ格子整合するように成長
条件を調節する。アンドープ量子井戸層210のバンド
ギャップ波長は、DBR領域203、位相制御領域20
4、活性領域205においてそれぞれ1.51μm、
1.48μm、1.55μmになる。
Next, as shown in FIG. 3B, an n-InGaAsP optical waveguide layer 208 (100 nm thick) having a wavelength composition of 1.15 μm is formed in the stripe-shaped opening 206 by using a reduced pressure MOVPE growth apparatus. n-InP spacer layer 2
09 (40 nm thick), a seven-period undoped quantum well layer 210 composed of an undoped InGaAsP barrier layer (thickness: 10 nm) and a undoped InGaAs well layer (thickness: 7 nm) having a wavelength composition of 1.3 μm, and an undoped wavelength composition of 1.15 μm InGaAsP hole acceleration layer 211 (thickness 4
0 nm), p-InP cladding layer 212 (200 nm thick)
m) is continuously subjected to selective MOVPE growth. At this time, the growth conditions are adjusted so that the undoped InGaAs well layer and the undoped InGaAsP barrier layer having a wavelength composition of 1.3 μm are lattice-matched to the n-InP substrate 101 in the active region 205. The band gap wavelength of the undoped quantum well layer 210 depends on the DBR region 203 and the phase control region 20.
4, 1.51 μm each in the active region 205,
1.48 μm and 1.55 μm.

【0028】次に、図3(c)に示すように、成長阻止
マスク207を内側から幅2μmずつエッチング除去し
てストライプ状の開口部206を拡幅し、ここにアンド
ープInPスペーサ層213(厚さ40nm)、p−I
nP埋め込み層214(厚さ1.4μm)、p+ −In
GaAsコンタクト層215(厚さ200nm)を選択
MOVPEによって成長する。各領域間の電気的分離を
行うため、各領域の境界に均等にまたがる部分を長さ2
5μmにわたってp+ −InGaAsコンタクト層21
5を除去し、分離領域216とする。
Next, as shown in FIG. 3C, the growth preventing mask 207 is etched away from the inside by 2 μm in width to widen the stripe-shaped opening 206, where the undoped InP spacer layer 213 (thickness) is formed. 40 nm), p-I
nP buried layer 214 (1.4 μm thick), p + -In
A GaAs contact layer 215 (200 nm thick) is grown by selective MOVPE. In order to perform electrical isolation between the regions, a portion equally spanning the boundary of each region has a length of 2
P + -InGaAs contact layer 21 over 5 μm
5 is removed to form a separation region 216.

【0029】次に、図3(d)に示すように、この表面
全体に絶縁膜217(厚さ0.3μm)を形成し、埋め
込み成長後の頂上部でp+ −InGaAsコンタクト層
215が残っている部分にのみフォトリソグラフィ技術
とエッチングによって絶縁膜217に開口を設ける。T
i/Au電極218を蒸着し、フォトリソグラフィ技術
とエッチングによって電極パターンニングを行う。n−
InP基板201を100μm厚に研磨後、裏面にTi
/Au電極219を蒸着する。最後に、DBR領域側の
端面に低反射膜220、活性領域側の端面に高反射膜2
21を形成する(なお、本実施例で記述されている各層
厚は、活性領域の開口部に選択成長されたものの値であ
る)。
Next, as shown in FIG. 3D, an insulating film 217 (thickness: 0.3 μm) is formed on the entire surface, and the p + -InGaAs contact layer 215 remains on the top after the buried growth. An opening is provided in the insulating film 217 only by the photolithography technique and the etching at the portion where the insulating film 217 is formed. T
An i / Au electrode 218 is deposited, and electrode patterning is performed by photolithography and etching. n-
After polishing the InP substrate 201 to a thickness of 100 μm,
/ Au electrode 219 is deposited. Finally, the low reflection film 220 is formed on the end face on the DBR region side, and the high reflection film 2 is formed on the end face on the active region side.
21 are formed (note that each layer thickness described in the present embodiment is a value of a layer selectively grown in the opening of the active region).

【0030】このようにして製作された波長可変DBR
レーザでは、活性領域205に電流注入していくと、回
折格子202のピッチおよびDBR領域203の断面構
造より求まる実効屈折率で決定される波長で単一軸モー
ド発振する。またDBR領域203に電流注入していく
と、プラズマ分散効果による屈折率減少に伴って、発振
波長は軸モードジャンプを繰り返しながら短波側に向か
って離散的に変化する。さらに、共振器内を往復する光
の位相整合条件を、位相制御領域204への電流注入に
よって調節すると、離散的に変化した発振波長間でも発
振が可能になり、発振波長の擬似連続チューニング動作
が実現できる。
The wavelength tunable DBR thus manufactured
When a current is injected into the active region 205, the laser oscillates in a single axis mode at a wavelength determined by the effective refractive index determined from the pitch of the diffraction grating 202 and the sectional structure of the DBR region 203. When a current is injected into the DBR region 203, the oscillation wavelength discretely changes toward the short wave side while repeating the axial mode jump with the decrease in the refractive index due to the plasma dispersion effect. Furthermore, if the phase matching condition of light reciprocating in the resonator is adjusted by injecting current into the phase control region 204, oscillation can be performed even between discretely changed oscillation wavelengths. realizable.

【0031】本実施例による波長可変DBRレーザで
は、活性領域205への注入電流が15mAで単一軸モ
ード発振し、最大光出力15mWを得た。また、DBR
領域203に50mAの電流注入を行うことにより、最
大波長可変幅7nmを得た。さらに、位相制御領域20
4への電流注入も同時に行うことで発振波長の擬似連続
チューニング特性を実現した。また、各領域はいずれも
電流注入で導波光制御を行う必要上、埋め込み層の電流
ブロック作用が極めて重要であるが、アンドープInP
電界緩和層213の採用で埋め込み再成長されたpn接
合面の逆方向漏れ電流が抑制されており、素子特性の長
期安定性および信頼性の向上が期待できる。
In the wavelength tunable DBR laser according to the present embodiment, single axis mode oscillation was performed at an injection current of 15 mA into the active region 205, and a maximum optical output of 15 mW was obtained. DBR
By performing current injection of 50 mA into the region 203, a maximum wavelength variable width of 7 nm was obtained. Further, the phase control area 20
Simultaneous injection of current into 4 also realized a pseudo-continuous tuning characteristic of the oscillation wavelength. In addition, since it is necessary to control the guided light by current injection in each of the regions, the current blocking function of the buried layer is extremely important.
By employing the electric field relaxation layer 213, the reverse leakage current of the pn junction surface buried and regrown is suppressed, and improvement in long-term stability and reliability of device characteristics can be expected.

【0032】[0032]

【発明の効果】以上説明したように、本発明による埋め
込み構造光導波路素子の製造方法では、埋め込み層と半
導体基板との再成長界面に電界緩和層を挟むことによっ
てここを通過する逆方向トンネル漏れ電流を抑制可能で
ある。これから、半導体レーザや光変調器、光フィル
タ、半導体光増幅器、受光器等の光導波路素子およびこ
れらをモノリシック化した光集積回路を、簡単かつ高均
一・高歩留りで実現可能であり、電気的・光学的な特性
向上ならびに信頼性の向上が期待できる。
As described above, in the method of manufacturing a buried-structure optical waveguide device according to the present invention, the reverse tunnel leakage passing through the regrowth interface between the buried layer and the semiconductor substrate by sandwiching the electric field relaxation layer therebetween. The current can be suppressed. From now on, optical waveguide devices such as semiconductor lasers, optical modulators, optical filters, semiconductor optical amplifiers, and optical receivers and monolithically integrated optical integrated circuits can be realized easily and with high uniformity and high yield. Improvements in optical characteristics and reliability can be expected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(b)は、本発明による埋め込み構造
半導体光導波路素子の製造方法の作用を説明する、埋め
込み構造半導体光導波路素子の断面図である。
FIGS. 1A and 1B are cross-sectional views of a buried semiconductor optical waveguide device for explaining the operation of a method of manufacturing a buried semiconductor optical waveguide device according to the present invention.

【図2】(a)は、本発明による第1の実施例であるD
FBレーザと電界吸収型光変調器をモノリシック化した
集積化光源の製造方法を説明する平面図であり、(b)
〜(d)は集積化光源の製造方法を工程順に説明する
(a)におけるA−A’での断面図である。
FIG. 2A shows a first embodiment D of the present invention.
FIG. 7B is a plan view illustrating a method for manufacturing an integrated light source in which the FB laser and the electroabsorption optical modulator are monolithically integrated, and FIG.
FIGS. 4A to 4D are cross-sectional views taken along the line AA ′ in FIG.

【図3】(a)は、本発明による第2の実施例である波
長可変DBRレーザの構造を説明する平面図であり、
(b)〜(d)は波長可変DBRレーザの製造方法を工
程順に説明する(a)におけるB−B’での断面図であ
る。
FIG. 3A is a plan view illustrating a structure of a tunable DBR laser according to a second embodiment of the present invention;
(B)-(d) is sectional drawing in BB 'in (a) explaining the manufacturing method of a wavelength tunable DBR laser in order of a process.

【符号の説明】[Explanation of symbols]

101 面方位が(100)のn−InP基板 102 回折格子 103 DFBレーザ領域 104 光変調器領域 105 幅2μmのストライプ状の開口部 106 成長阻止マスク 107 窓領域 108 波長組成1.15μmのn−InGaAsP光
導波層(厚さ100nm) 109 n−InPスペーサ層(厚さ40nm) 110 アンドープInGaAs/InGaAsP量子
井戸層(バリア層の波長組成1.3μm) 111 波長組成1.15μmのアンドープInGaA
sPホール加速層(厚さ40nm) 112 p−InPクラッド層(厚さ200nm) 113 アンドープInPスペーサ層(厚さ40nm) 114 p−InP埋め込み層(厚さ1.4μm) 115 p+ −InGaAsコンタクト層(厚さ200
nm) 116 分離領域 117 絶縁膜 118、119 Ti/Au電極 120 低反射膜 121 高反射膜 201 面方位が(100)のn−InP基板 202 回折格子 203 DBR領域 204 位相制御領域 205 活性領域 206 幅2μmのストライプ状の開口部 207 成長阻止マスク 208 波長組成1.15μmのn−InGaAsP光
導波層(厚さ100nm) 209 n−InPスペーサ層(厚さ40nm) 210 アンドープInGaAs/InGaAsP量子
井戸層(バリア層の波長組成1.3μm) 211 波長組成1.15μmのアンドープInGaA
sPホール加速層(厚さ40nm) 212 p−InPクラッド層(厚さ200nm) 213 アンドープInPスペーサ層(厚さ40nm) 214 p−InP埋め込み層(厚さ1.4μm) 215 p+ −InGaAsコンタクト層(厚さ200
nm) 216 分離領域 217 絶縁膜 218、219 Ti/Au電極 220 低反射膜 221 高反射膜
101 n-InP substrate having a (100) plane orientation 102 diffraction grating 103 DFB laser region 104 optical modulator region 105 stripe-shaped opening having a width of 2 μm 106 growth inhibition mask 107 window region 108 n-InGaAsP having a wavelength composition of 1.15 μm Optical waveguide layer (thickness 100 nm) 109 n-InP spacer layer (thickness 40 nm) 110 Undoped InGaAs / InGaAsP quantum well layer (wavelength composition of barrier layer 1.3 μm) 111 Undoped InGaAs with wavelength composition 1.15 μm
sP hole acceleration layer (thickness: 40 nm) 112 p-InP cladding layer (thickness: 200 nm) 113 Undoped InP spacer layer (thickness: 40 nm) 114 p-InP buried layer (thickness: 1.4 μm) 115 p + -InGaAs contact layer (Thickness 200
116) Isolation region 117 Insulating film 118, 119 Ti / Au electrode 120 Low reflection film 121 High reflection film 201 n-InP substrate with (100) plane orientation 202 Diffraction grating 203 DBR region 204 Phase control region 205 Active region 206 Width 2 μm stripe-shaped opening 207 Growth inhibition mask 208 n-InGaAsP optical waveguide layer having a wavelength composition of 1.15 μm (thickness: 100 nm) 209 n-InP spacer layer (thickness: 40 nm) 210 Undoped InGaAs / InGaAsP quantum well layer (barrier) (Wavelength composition of layer 1.3 μm) 211 Undoped InGaAs with wavelength composition 1.15 μm
sP hole acceleration layer (40 nm thick) 212 p-InP cladding layer (200 nm thickness) 213 undoped InP spacer layer (40 nm thickness) 214 p-InP buried layer (1.4 μm thickness) 215 p + -InGaAs contact layer (Thickness 200
nm) 216 Isolation region 217 Insulating film 218, 219 Ti / Au electrode 220 Low reflection film 221 High reflection film

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 埋め込み構造半導体光導波路素子の製造
方法であって、ストライプ状の開口部を挟んで対向する
1対の成長阻止膜を(100)半導体基板上に[011]
方向に形成する工程と、該半導体基板より屈折率が大き
く光を伝搬したり発光したりまたあるいは吸収したりす
る光導波層と該光導波層より屈折率が小さくかつ該光導
波層を上下から挟むクラッド層とを選択的有機金属気相
成法を用いて該開口部にエピタキシャル成長する工程
と、該成長阻止膜を該開口部内側より部分的あるいは全
面にわたって除去する工程と、側面が(111)面であ
る前記光導波層および前記クラッド層の側面を覆い、前
記クラッド層頂上の層厚に比較して活性層側面および基
板上の再成長界面付近の層厚の方が厚い、不純物濃度が
5×1016cm-3以下の電界緩和層と、不純物濃度が5
×1017cm-3以上の埋め込み層とをこの順に埋め込み
エピタキシャル成長する工程とを少なくとも有すること
を特徴とする埋め込み構造半導体光導波路素子の製造方
法。
1. A method of manufacturing a buried semiconductor optical waveguide device, comprising: forming a pair of growth-inhibiting films opposed to each other across a stripe-shaped opening on a (100) semiconductor substrate;
Forming a light guide layer having a higher refractive index than the semiconductor substrate, transmitting light, emitting light, or absorbing light, and having a lower refractive index than the light guide layer and lowering the light guide layer from above and below. A step of epitaxially growing the sandwiched cladding layer in the opening using a selective metal organic chemical vapor deposition method, a step of partially or entirely removing the growth inhibiting film from the inside of the opening, the optical waveguide layer is the surface and not covered the side surface of the clad layer, before
Compared to the layer thickness on the top of the cladding layer,
An electric field relaxation layer having a thicker layer near the regrowth interface on the plate and having an impurity concentration of 5 × 10 16 cm −3 or less;
At least a step of burying and epitaxially growing a buried layer of × 10 17 cm −3 or more in this order.
【請求項2】 成長阻止膜の幅がストライプ状の開口部
の長手軸方向の位置に応じて部分的に異なることを特徴
とする請求項1に記載の埋め込み構造半導体光導波路素
子の製造方法。
2. The method of manufacturing a buried-structure semiconductor optical waveguide device according to claim 1, wherein the width of the growth blocking film partially varies depending on the position of the stripe-shaped opening in the longitudinal axis direction.
【請求項3】 (100)半導体基板上に、該半導体基
板より屈折率が大きく光を伝搬、発光、あるいは吸収す
る光導波層と、該光導波層より屈折率が小さくかつ該光
導波層を上下から挟むクラッド層と、前記半導体基板と
異なる導電型で前記光導波層とクラッド層の側面を覆う
埋め込み層とを有し、前記光導波層とクラッド層が[0
11]方向のメサストライプを形成し、かつ、側面が
(111)面である埋め込み構造半導体光導波路素子に
おいて、前記光導波層とクラッド層の側面を覆い、前記
クラッド層頂上の層厚に比較して活性層側面および基板
上の再成長界面付近の層厚の方が厚い、不純物濃度が5
×1016cm-3以下の電界緩和層と、該電界緩和層上に
形成された不純物濃度が5×1017cm-3以上の埋め込
み層とを有することを特徴とする埋め込み構造半導体光
導波路素子。
3. An optical waveguide layer having a higher refractive index than the semiconductor substrate and propagating, emitting, or absorbing light on the (100) semiconductor substrate, and an optical waveguide layer having a lower refractive index than the optical waveguide layer and having a lower refractive index. A cladding layer sandwiched from above and below, and a buried layer covering the side surfaces of the optical waveguide layer and the cladding layer with a conductivity type different from that of the semiconductor substrate, wherein the optical waveguide layer and the cladding layer are [0]
11] formed in the direction of the mesa stripe, and the buried structure semiconductor optical waveguide element is a side (111) plane, have covered the sides of the optical waveguide layer and the cladding layer, wherein
Active layer side and substrate compared to layer thickness on top of cladding layer
The layer thickness near the upper regrowth interface is thicker, and the impurity concentration is 5
× 10 16 cm -3 or less electric field relaxation layer and, buried structure semiconductor optical waveguide element impurity concentration formed on the electric field relaxation layer is characterized by having a 5 × 10 17 cm -3 or more embedded layer .
JP33464093A 1993-12-28 1993-12-28 Embedded semiconductor optical waveguide device and method of manufacturing the same Expired - Fee Related JP2917787B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33464093A JP2917787B2 (en) 1993-12-28 1993-12-28 Embedded semiconductor optical waveguide device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33464093A JP2917787B2 (en) 1993-12-28 1993-12-28 Embedded semiconductor optical waveguide device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH07202333A JPH07202333A (en) 1995-08-04
JP2917787B2 true JP2917787B2 (en) 1999-07-12

Family

ID=18279636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33464093A Expired - Fee Related JP2917787B2 (en) 1993-12-28 1993-12-28 Embedded semiconductor optical waveguide device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2917787B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178232A (en) * 1996-12-17 1998-06-30 Nec Corp Semiconductor laser and its manufacture

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6325991A (en) * 1986-07-18 1988-02-03 Toshiba Corp Optical semiconductor device
JPH0195583A (en) * 1987-10-07 1989-04-13 Sharp Corp Buried-type semiconductor laser device
JPH02105485A (en) * 1988-10-13 1990-04-18 Nec Corp Buried type semiconductor laser
JP2701569B2 (en) * 1991-04-01 1998-01-21 日本電気株式会社 Method for manufacturing optical semiconductor device
JPH05299771A (en) * 1992-04-17 1993-11-12 Nec Corp Semiconductor laser diode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1991年電子情報通信学会秋季大会 C−133 p.4−163

Also Published As

Publication number Publication date
JPH07202333A (en) 1995-08-04

Similar Documents

Publication Publication Date Title
US6455338B1 (en) Method of manufacturing an integrated semiconductor laser-modulator device
JP5170236B2 (en) Waveguide type semiconductor optical modulator and manufacturing method thereof
JP2682421B2 (en) Method for manufacturing semiconductor optical integrated circuit
WO1993003411A1 (en) Separate confinement electroabsorption modulator
US5703974A (en) Semiconductor photonic integrated circuit and fabrication process therefor
JP2937751B2 (en) Method for manufacturing optical semiconductor device
JP2701569B2 (en) Method for manufacturing optical semiconductor device
JP2019008179A (en) Semiconductor optical element
JPH069280B2 (en) Semiconductor laser device
US20050185689A1 (en) Optoelectronic device having a Discrete Bragg Reflector and an electro-absorption modulator
JP2917787B2 (en) Embedded semiconductor optical waveguide device and method of manufacturing the same
US6363093B1 (en) Method and apparatus for a single-frequency laser
JP7071646B2 (en) Tunable laser
CN115280609A (en) Optical device
JP2907234B2 (en) Semiconductor wavelength tunable device
JP2760276B2 (en) Selectively grown waveguide type optical control device
US20230035055A1 (en) Electroabsorption Modulated Laser
JPS6373585A (en) Frequency tunable distributed bragg reflection-type semiconductor laser
JP4961732B2 (en) Light modulator integrated light source
JP2687884B2 (en) Tunable semiconductor laser and manufacturing method thereof
JP2001148542A (en) Optical semiconductor device, manufacturing method therefor and optical communication apparatus
JP3450573B2 (en) Semiconductor laser device, driving method thereof, and optical communication system using the same
JP2776381B2 (en) Semiconductor laser device
JPH03192788A (en) Integrated optical modulator
JPH1065275A (en) Semiconductor laser integrated with modulator

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees