JP2701569B2 - Method for manufacturing optical semiconductor device - Google Patents

Method for manufacturing optical semiconductor device

Info

Publication number
JP2701569B2
JP2701569B2 JP3067498A JP6749891A JP2701569B2 JP 2701569 B2 JP2701569 B2 JP 2701569B2 JP 3067498 A JP3067498 A JP 3067498A JP 6749891 A JP6749891 A JP 6749891A JP 2701569 B2 JP2701569 B2 JP 2701569B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
dielectric thin
thin film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3067498A
Other languages
Japanese (ja)
Other versions
JPH04303982A (en
Inventor
達也 佐々木
郁夫 水戸
友章 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3067498A priority Critical patent/JP2701569B2/en
Priority to DE69115596T priority patent/DE69115596T2/en
Priority to DE69128097T priority patent/DE69128097T2/en
Priority to EP94118307A priority patent/EP0643461B1/en
Priority to US07/750,172 priority patent/US5250462A/en
Priority to EP91114272A priority patent/EP0472221B1/en
Publication of JPH04303982A publication Critical patent/JPH04303982A/en
Application granted granted Critical
Publication of JP2701569B2 publication Critical patent/JP2701569B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/164Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising semiconductor material with a wider bandgap than the active layer

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、光通信、光情報処理な
どに用いられる、半導体レーザ単体や、半導体レーザと
半導体光変調器、あるいは光導波路を同一半導体基板上
に集積した光半導体素子の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser alone, a semiconductor laser and a semiconductor optical modulator, or an optical semiconductor device in which an optical waveguide is integrated on the same semiconductor substrate, which is used for optical communication and optical information processing. It relates to a manufacturing method.

【0002】[0002]

【従来の技術】光通信や光情報処理に用いられる半導体
レーザには、よりいっそうの高性能化が必要になってき
ている。一方で加入者光通信用などの所要が多く、低価
格が要求される用途に対応するためには、歩留まりの高
い素子を大面積ウエハを用いて作製する必要がある。こ
うした要求を満たすためには、大面積高均一成長が可能
な有機金属気相成長法(MOVPE)などの気相成長法
によって結晶成長を行うことが必要である。また気相成
長法を用いれば、低しきい値高効率動作、狭スペクトル
線幅動作など数々の特徴を有する量子井戸構造半導体レ
ーザの作製も可能である。
2. Description of the Related Art Semiconductor lasers used for optical communication and optical information processing are required to have higher performance. On the other hand, in order to cope with an application requiring a low price, such as for a subscriber optical communication, it is necessary to manufacture devices with a high yield using a large-area wafer. In order to satisfy such demands, it is necessary to perform crystal growth by a vapor phase growth method such as metal organic vapor phase epitaxy (MOVPE) capable of high-area uniform growth. Also, by using the vapor phase growth method, it is possible to manufacture a semiconductor laser having a quantum well structure having various features such as a low threshold high efficiency operation and a narrow spectral line width operation.

【0003】図7に、MOVPEを用いた光通信用半導
体レーザの典型的な製造方法を示す。ここでは単一モー
ド動作する分布帰還型(DFB)レーザであり、埋め込
みリッジ構造によって電流狭窄を行っている。まずn−
InP基板1上にグレーティングを形成した後、n−I
nGaAsPガイド層8、InGaAsP活性層3、p
−InPクラッド層4を積層し(図7(a))、次にS
iO2膜21を幅2μmのストライプ状に形成し(図7
(b))、基板1に達するまでメサエッチングを行う
(図7(c))。その後、全面にp−InP層5、p+
InGaAsPキャップ層7を成長し(図7(d))、
活性層の周囲にプロトンを打ち込んだ高抵抗領域31を
形成するなどして電流を狭窄している(図7(e))。
FIG. 7 shows a typical method of manufacturing a semiconductor laser for optical communication using MOVPE. Here, it is a distributed feedback (DFB) laser that operates in a single mode, and current is confined by a buried ridge structure. First n-
After forming the grating on the InP substrate 1, the n-I
nGaAsP guide layer 8, InGaAsP active layer 3, p
-InP clad layer 4 is laminated (FIG. 7A),
The iO 2 film 21 is formed in a stripe shape having a width of 2 μm (FIG. 7).
(B)), mesa etching is performed until the substrate 1 is reached (FIG. 7 (c)). Thereafter, the p-InP layer 5 and p +
An InGaAsP cap layer 7 is grown (FIG. 7D),
The current is narrowed by forming a high-resistance region 31 into which protons are implanted around the active layer (FIG. 7E).

【0004】半導体発光素子においては、半導体レーザ
単体では得られない特徴を有した半導体光集積素子、例
えば高速変調時のスペクトル広がりが小さい、DFB半
導体レーザと半導体光変調器の集積素子や、波長可変機
能をもつ分布反射型(DBR)半導体レーザといった素
子の需要も増大してきている。これらの集積素子におい
ても一層の特性向上が必要であるとともに、アレイ化な
どを考えると均一性、歩留まりの改善が必要不可欠にな
っている。 こうした集積素子の従来例として、半導体
レーザ2素子と合波器、光導波路を集積した構造を図8
に示す。図8(a)は素子の概略を示す平面図、図8
(b)は素子の構造を示す斜視図である。活性層3はレ
ーザ領域のみに存在し、ガイド層8はレーザ領域と導波
路領域全体にわたって存在する。例として活性層3に波
長1.55μm組成のInGaAsPを用いた場合、ガ
イド層8には波長1.3μm組成のInGaAsPを用
いている。電流をレーザ領域のみに流し、2つのレーザ
素子間の電気的絶縁をとるために、高抵抗InP13で
埋め込まれた 高抵抗埋め込み構造とし、メサエッチン
グを用いている。
In a semiconductor light emitting device, a semiconductor optical integrated device having characteristics that cannot be obtained by a semiconductor laser alone, for example, an integrated device of a DFB semiconductor laser and a semiconductor optical modulator having a small spectrum spread at the time of high-speed modulation, a wavelength tunable There is also an increasing demand for devices such as distributed reflection (DBR) semiconductor lasers having functions. In these integrated devices, further improvement in characteristics is necessary, and improvement in uniformity and yield is indispensable in consideration of arraying. As a conventional example of such an integrated device, a structure in which two semiconductor laser devices, a multiplexer, and an optical waveguide are integrated is shown in FIG.
Shown in FIG. 8A is a plan view schematically showing an element.
(B) is a perspective view showing the structure of the element. The active layer 3 exists only in the laser region, and the guide layer 8 exists over the entire laser region and the waveguide region. For example, when InGaAsP having a wavelength of 1.55 μm is used for the active layer 3, InGaAsP having a wavelength of 1.3 μm is used for the guide layer 8. In order to allow a current to flow only in the laser region and to provide electrical insulation between the two laser elements, a high resistance buried structure buried with high resistance InP13 is used, and mesa etching is used.

【0005】この素子の作製工程を述べる。結晶成長に
はMOVPEを用いるのが一般的である。まず、n−I
nP基板1の上に、レーザ領域のみにグレーティングを
形成し、n−InGaAsPガイド層8、InGaAs
P活性層3、p−InPクラッド層4を成長する。次に
SiO2 膜を選択マスクとして導波路領域のp−InP
クラッド層4、InGaAsP活性層3を除去し、In
GaAsP導波層およびp−InPクラッド層(図中に
は示されていない)を選択成長する。次にSiO2 膜を
マスクとしてメサエッチングし、Feドープ高抵抗In
P層13を埋め込み成長する。SiO2 膜を除去した
後、さらに全面にp−InPクラッド層5およびp+
InGaAsキャップ層7を成長する。レーザ領域と導
波路領域の間、および二つのレーザ素子の間に絶縁用の
溝をエッチングにより形成してから、全面にSiO2
21を堆積し、レーザ部の上部を窓開けしてp側のパッ
ド電極32を、また基板側にn側電極33を形成して完
成する。この例では、二つのレーザ領域でグレーティン
グのピッチを変えたり、多電極構造にするなどして多波
長光源とすることができる。
[0005] The fabrication process of this device will be described. MOVPE is generally used for crystal growth. First, nI
A grating is formed only on the laser region on the nP substrate 1, and the n-InGaAsP guide layer 8 and the InGaAs
A P active layer 3 and a p-InP cladding layer 4 are grown. Next, using the SiO 2 film as a selection mask, the p-InP
The cladding layer 4 and the InGaAsP active layer 3 are removed, and In
A GaAsP waveguide layer and a p-InP cladding layer (not shown in the figure) are selectively grown. Next, mesa etching is performed using the SiO 2 film as a mask, and Fe-doped high-resistance In
The P layer 13 is buried and grown. After removing the SiO 2 film, the p-InP cladding layer 5 and p +
The InGaAs cap layer 7 is grown. After forming an insulating groove between the laser region and the waveguide region and between the two laser elements by etching, an SiO 2 film 21 is deposited on the entire surface, and the upper portion of the laser portion is opened to open the p-side. And the n-side electrode 33 on the substrate side is completed. In this example, a multi-wavelength light source can be obtained by changing the pitch of the grating in the two laser regions or by using a multi-electrode structure.

【0006】[0006]

【発明が解決しようとする課題】このように多数の半導
体レーザを製造したり、さまざまな光集積素子を製造す
るためには、大面積のウエハを用いて、しかも層構造を
精密に制御することが重要である。層厚はMOVPEな
どの気相成長法を用いれば充分に制御が可能であるが、
導波路幅は従来SiO2 などをマスクとして用いたメサ
エッチングにより制御しており、サイドエッチングなど
によりじゅうぶんな制御性が得られないなどの問題があ
った。例えば図7(c)に示したメサエッチングにおい
て、SiO2 膜21の幅が正確に2μmになっていて
も、メサ構造のばらつきや活性層エッチング時のサイド
エッチングにより、活性層幅はばらついてしまう。特に
2インチ基板などの大口径ウエハを用いたプロセスでは
ウエハ面内のばらつきはかなり大きくなる。活性層、導
波路幅のばらつきはしきい値電流、発振波長、ビームパ
ターンなどの素子特性に影響を与えるため、素子の歩留
まりを低下させるだけでなく、設計通りの動作が得られ
にくいなどの問題があり、改善が必要であった。また光
集積素子の製造の際、活性層と導波層を突き合わせて作
製する必要があるが、そのためのエッチングおよび埋め
込み成長工程は複雑な上に均一性、再現性に乏しく、特
性向上の点でも、また歩留まり向上の点でも問題があっ
た。
In order to manufacture a large number of semiconductor lasers and various integrated optical devices, it is necessary to use a large-area wafer and precisely control the layer structure. is important. The layer thickness can be sufficiently controlled by using a vapor phase growth method such as MOVPE.
Conventionally, the waveguide width is controlled by mesa etching using SiO 2 or the like as a mask, and there is a problem that sufficient controllability cannot be obtained by side etching or the like. For example, in the mesa etching shown in FIG. 7C, even if the width of the SiO 2 film 21 is exactly 2 μm, the width of the active layer varies due to variations in the mesa structure and side etching during the active layer etching. . In particular, in a process using a large-diameter wafer such as a 2-inch substrate, the variation in the wafer surface becomes considerably large. Variations in active layer and waveguide width affect device characteristics such as threshold current, oscillation wavelength, and beam pattern, which not only reduce device yield but also make it difficult to operate as designed. There was a need for improvement. Also, when manufacturing an optical integrated device, it is necessary to fabricate the active layer and the waveguide layer by abutting each other, but the etching and burying growth process is complicated and lacks uniformity and reproducibility. There was also a problem in terms of improving the yield.

【0007】[0007]

【課題を解決するための手段】上記の課題を解決するた
めの本発明の光半導体素子の製造方法は以下の通りであ
る。
A method for manufacturing an optical semiconductor device according to the present invention for solving the above problems is as follows.

【0008】(1)半導体基板上に、間に光導波路形成
領域を挟んで対向する2本の誘電体薄膜ストライプを形
成する工程と、前記誘電体薄膜ストライプ以外の前記半
導体基板上に活性層を含む半導体多層膜を積層する選択
結晶成長工程とを含む光半導体素子の製造方法におい
て、前記選択結晶成長工程の後に、前記誘電体薄膜スト
ライプの対向する内側の側縁部を部分的に除去し、前記
半導体基板の一部を露出させる工程と、この工程に引き
続き前記選択成長した半導体多層膜を覆って半導体クラ
ッド層を選択成長する工程とを付加させたことを特徴と
する光半導体素子の製造方法。
(1) A step of forming two opposing dielectric thin film stripes on a semiconductor substrate with an optical waveguide forming region interposed therebetween, and forming an active layer on the semiconductor substrate other than the dielectric thin film stripes A selective crystal growth step of laminating a semiconductor multilayer film including the step of: after the selective crystal growth step, partially removing the opposing inner side edge of the dielectric thin film stripe, A method of exposing a part of the semiconductor substrate, and a step of selectively growing a semiconductor cladding layer covering the selectively grown semiconductor multilayer film following this step. .

【0009】(2)表面に回折格子が形成された第1領
域と表面が平坦な第2領域とに分かれた結晶基板の上
に、半導体ガイド層を含む多層膜半導体基板を形成する
工程と、前記多層膜半導体基板上に、間に光導波路形成
領域を挟んで対向する2本の誘電体薄膜ストライプを形
成する工程と、前記誘電体薄膜ストライプ以外の前記多
層膜半導体基板上に活性層を含む半導体多層膜を積層す
る選択結晶成長工程とを含み、かつ前記2本の誘電体薄
膜ストライプに挟まれた光導波路形成領域の幅は一定で
あるが前記誘電体薄膜ストライプの幅が前記第1領域で
は前記第2領域でのストライプ幅よりも広く形成されて
おり、前記第1領域には半導体レーザを形成し、前記第
2領域には半導体光変調器を形成することを特徴とする
光半導体素子の製造方法。
(2) forming a multi-layer semiconductor substrate including a semiconductor guide layer on a crystal substrate divided into a first region having a diffraction grating formed on the surface and a second region having a flat surface; Forming two opposing dielectric thin film stripes on the multilayer semiconductor substrate with an optical waveguide formation region therebetween, and including an active layer on the multilayer semiconductor substrate other than the dielectric thin film stripes; A selective crystal growth step of laminating a semiconductor multilayer film, wherein the width of the optical waveguide forming region sandwiched between the two dielectric thin film stripes is constant, but the width of the dielectric thin film stripe is the first region. Wherein the semiconductor laser is formed in the first region and a semiconductor optical modulator is formed in the second region. Manufacturing of Law.

【0010】(3)表面が平坦な第1領域と第2領域、
および表面に回折格子が形成された第3領域とに分割さ
れ、この順番で並んだ結晶基板の上に半導体ガイド層を
含む多層膜半導体基板を形成する工程と、前記多層膜半
導体基板上に、間に光導波路形成領域を挟んで対向する
2本の誘電体薄膜ストライプを形成する工程と、前記誘
電体薄膜ストライプ以外の前記多層膜半導体基板上に活
性層を含む半導体多層膜を積層する選択結晶成長工程と
を含み、かつ前記2本の誘電体薄膜ストライプに挟まれ
る光導波路形成領域の幅は前記第1領域、第2領域、第
3領域で同一であり、前記誘電体薄膜ストライプの幅は
前記第2領域と第3領域では同じであるが、前記第1領
域でのストライプ幅は前記第2領域および第3領域より
も広く形成されており、前記第1領域には発光部、第2
領域には位相制御部、第3領域には波長可変ブラッグ反
射器が形成されることを特徴とする光半導体素子の製造
方法。
(3) a first region and a second region having a flat surface;
And a step of forming a multilayer semiconductor substrate including a semiconductor guide layer on a crystal substrate arranged in this order, divided into a third region having a diffraction grating formed on the surface thereof; and Forming two opposing dielectric thin film stripes with an optical waveguide forming region therebetween, and selectively crystallizing a semiconductor multi-layer film including an active layer on the multi-layer semiconductor substrate other than the dielectric thin film stripes And a width of the optical waveguide forming region sandwiched between the two dielectric thin film stripes is the same in the first region, the second region, and the third region, and the width of the dielectric thin film stripe is The second region and the third region are the same, but the stripe width in the first region is formed wider than the second region and the third region.
A method for manufacturing an optical semiconductor device, wherein a phase control unit is formed in a region, and a variable wavelength Bragg reflector is formed in a third region.

【0011】[0011]

【作用】(100)方位の半導体基板表面の[011]
方向に2本の平行なSiO2 膜などの誘電体薄膜ストラ
イプを形成し、ダブルヘテロ(DH)構造をMOVPE
法により選択成長すると、ストライプに挟まれた部分は
表面が平坦な(100)面、側面が平滑な(111)B
面であるリッジ状に成長するため、活性層幅をメサエッ
チングなどの均一性に欠ける手法を用いずにSiO2
のパターニングだけで決定できる。またこの選択成長に
おいては成長中に活性層側面を上部クラッド層で覆うこ
とができる。このため制御性および再現性に優れ、界面
再結合成分の少ない良好な特性を有した半導体レーザの
作製が可能となった。
The [011] of the surface of the (100) -oriented semiconductor substrate
A thin film of dielectric thin film such as a SiO 2 film is formed in two parallel directions to form a double hetero (DH) structure in MOVPE.
After selective growth by the method, the portion sandwiched between the stripes is a (100) plane with a flat surface and a (111) B with a smooth side surface.
Since the active layer is grown in a ridge shape as a surface, the width of the active layer can be determined only by patterning the SiO 2 film without using a method lacking in uniformity such as mesa etching. In this selective growth, the side surface of the active layer can be covered with the upper cladding layer during the growth. For this reason, it has become possible to manufacture a semiconductor laser having excellent controllability and reproducibility and having good characteristics with little interfacial recombination component.

【0012】また本発明の方法ではp−InPクラッド
層およびp+InGaAsキャップ層の形成も選択成長
によって行なう。このため、素子作製プロセスがSiO
2 などの誘電体薄膜のパターニングおよび選択成長のみ
によって構成され、諸問題の根源となる半導体のエッチ
ングを全く用いる必要がない。こうして、大面積ウエハ
を用いた均一性、再現性に優れた一括成長/プロセスに
よって素子を作製でき、活性層を選択成長で形成するこ
とによる利点を最大限引き出すことができる。
In the method of the present invention, the p-InP cladding layer and the p + InGaAs cap layer are also formed by selective growth. Therefore, the device fabrication process is
It is constituted only by patterning and selective growth of a dielectric thin film such as 2, and there is no need to use any semiconductor etching which is a source of various problems. In this way, elements can be manufactured by batch growth / process excellent in uniformity and reproducibility using a large-area wafer, and the advantage of forming the active layer by selective growth can be maximized.

【0013】さらにこのMOVPE選択成長では、Si
2 ストライプ幅が広いほど成長速度が高くなり、さら
に混晶成長時にはそのIII族組成も変化するという特
徴がある。図5(a)に選択成長したInPおよびIn
GaAs混晶のストライプ幅と成長速度の関係、図5
(b)に選択成長したInx Ga1ーx As、Inx Ga
1ーx As0.6 0.4 混晶(1.3μm波長組成)のスト
ライプ幅とIn組成xの関係を測定した結果の一例を示
す。ストライプ幅が広いほど成長速度は高くなるのは、
SiO2 膜上から横方向拡散して半導体表面に到達する
成長種の量が増加するためである。またIn組成が増加
するのは、Ga原料種に比べてIn原料種の方が横方向
拡散しやすいためと考えられる。このことから、InG
aAsあるいはInGaAsPをウェルに用いた量子井
戸構造の選択成長において、ストライプ幅を広くすれば
ウェル層厚が厚くなるとともに、ウェルのIn組成が増
加するように格子歪(圧縮応力)が加わるため、両者の
効果により量子井戸構造の遷移エネルギーが低くなる。
Furthermore, in this MOVPE selective growth, Si
The feature is that the growth rate increases as the O 2 stripe width increases, and the group III composition also changes during mixed crystal growth. FIG. 5A shows InP and In grown selectively.
Relationship between stripe width and growth rate of GaAs mixed crystal, FIG.
(B) In x Ga 1-x As and In x Ga selectively grown
An example of the result of measuring the relationship between the stripe width of 1-x As 0.6 P 0.4 mixed crystal (1.3 μm wavelength composition) and the In composition x is shown. The growth rate increases as the stripe width increases.
This is because the amount of grown species that diffuse laterally from the SiO 2 film and reach the semiconductor surface increases. The increase in the In composition is considered to be due to the fact that the In source species is more likely to diffuse in the lateral direction than the Ga source species. From this, InG
In the selective growth of a quantum well structure using aAs or InGaAsP for a well, if the stripe width is increased, the well layer thickness is increased, and lattice strain (compressive stress) is applied so that the In composition of the well is increased. Reduces the transition energy of the quantum well structure.

【0014】図6にInx Ga1ーx AsウェルおよびI
nx Ga1ーx Asy 1ーy バリアからなる多重量子井戸
(MQW)構造を選択成長した時の、選択成長層からの
発光波長のストライプ幅依存性の測定結果を示す。スト
ライプ幅が広いほど波長は長くなり、幅約4μmで波長
約1.4μm、幅10μmで波長約1.55μmとなっ
た。このことから、半導体レーザと光導波路などの集積
素子において、レーザ領域のストライプ幅を導波領域に
比べて広くすることにより、波長1.55μm帯の半導
体レーザと波長1.3μm帯の導波層をも一括して形成
することが可能である。すなわち1回の結晶成長工程に
より、導波路方向でレーザ発振領域と、この光に対して
透明な導波路領域を形成することができ、種々の構造の
光素子製造方法に適用することができる。 また本発明
の光集積素子の作製においては、ガイド層を全面に成長
してから活性層を選択成長することにより、選択成長層
の層厚が厚くならず、成長の進行に従って発生する格子
歪を最小限に抑えることができる。量子井戸活性層のI
nGaAsウェルは層厚が数nm程度であるため、格子
歪が発生してもウェル内で緩和された歪量子井戸構造と
なるので、結晶欠陥を発生しない。なおバリアに使用さ
れるInGaAsPについては、InGaAsほどスト
ライプ幅による組成変動は大きくなく、成長にともなう
組成変動も大きくないので問題は生じない。
FIG. 6 shows Inx Ga 1 -x As well and Ix Ga 1 -x As well.
nx Ga 1 over x As y P 1 over y of the barrier multi-quantum well (MQW) when the structure is selectively grown, showing the measurement results of the stripe width dependence of the emission wavelength from the selective growth layer. The wavelength becomes longer as the stripe width becomes wider, and the wavelength becomes about 1.4 μm when the width is about 4 μm and about 1.55 μm when the width is 10 μm. Therefore, in an integrated device such as a semiconductor laser and an optical waveguide, by increasing the stripe width of the laser region as compared with the waveguide region, a semiconductor laser having a wavelength of 1.55 μm band and a waveguide layer having a wavelength of 1.3 μm band are obtained. Can also be formed collectively. That is, by one crystal growth step, a laser oscillation region and a waveguide region transparent to this light can be formed in the waveguide direction, and can be applied to optical element manufacturing methods of various structures. In the production of the optical integrated device of the present invention, by selectively growing the active layer after growing the guide layer over the entire surface, the layer thickness of the selectively grown layer does not increase, and lattice strain generated as the growth proceeds is reduced. Can be minimized. I of the quantum well active layer
Since the nGaAs well has a layer thickness of about several nm, even if lattice distortion occurs, the strained quantum well structure is relaxed in the well, so that crystal defects do not occur. In InGaAsP used for the barrier, there is no problem because the composition variation due to the stripe width is not so large as that of InGaAs and the composition variation due to the growth is not so large.

【0015】[0015]

【実施例】まず、本発明の請求項1の発明を用いて、埋
め込みリッジ構造半導体レーザを作製した結果について
述べる。図1がその製造方法である。(100)方位の
n−InP基板1の表面にCVD法を用いてSiO2
21(厚さ約2000A(オングストローム))を堆積
し、フォトリソグラフィの手法を用いて幅10μm、間
隔1.8μmの2本のストライプを形成した(図1
(a))。そして、減圧MOVPE法により、Siドー
プn−InPクラッド層2(層厚1000A、キャリア
濃度1×1018cmー3 )、InGaAsP活性層3
(1.55μm組成、層厚800A)、Znドープp−
InPクラッド層4(層厚500A、キャリア濃度5×
1017cmー3)を選択成長した(図1(b))。層厚は
SiO2 膜21にはさまれた活性領域での値であり、こ
の領域内で層厚は一定であった。次に活性領域を中心と
して幅10μmのストライプ状にSiO2 膜21を除去
し(図1(c))、残されたSiO2 膜21を用いて、
p−InPクラッド層6(層厚1.5μm、キャリア濃
度5×1017cmー3)およびp+ −InGaAsキャッ
プ層7(層厚0.3μm、キャリア濃度1×1019cm
ー3 )を選択成長し(図1(d))、再び全面に形成し
たSiO2 膜21の活性領域上部のみを幅約7μmのス
トライプ状に除去して(図1(e))、p側電極32お
よびn側電極33を形成してレーザを完成した(図1
(f))。このレーザを共振器長300μmで評価した
ところ、しきい値電流は平均10.2mA、標準偏差
0.2mA、スロープ効率は平均0.23W/A、標準
偏差0.04W/Aであった。活性層幅は平均1.52
μm、標準偏差0.12μmであった。この結果は従来
例の結果に比べて改善されており、本発明を用いること
により、素子特性が向上することが確認された。こうし
て大面積均一成長が可能なMOVPE成長を用いること
により、特性歩留まりの高い、低価格な半導体レーザを
製造することが可能となる。なお本実施例では活性層に
バルクInGaAsPを用いたが、量子井戸構造(MQ
W)を用いることにより一層の特性改善が図れる。また
基板1にn型を用いたが、p型基板を用いてもよい。こ
の場合、成長層の導電型は反対となる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a description will be given of the result of fabricating a buried ridge structure semiconductor laser using the invention of claim 1 of the present invention. FIG. 1 shows the manufacturing method. An SiO 2 film 21 (about 2000 A (angstrom) in thickness) is deposited on the surface of the (100) -oriented n-InP substrate 1 by the CVD method, and has a width of 10 μm and an interval of 1.8 μm by the photolithography method. Two stripes were formed (FIG. 1).
(A)). Then, the Si-doped n-InP cladding layer 2 (layer thickness: 1000 A, carrier concentration: 1 × 10 18 cm −3 ), the InGaAsP active layer 3 are formed by the reduced pressure MOVPE method.
(1.55 μm composition, layer thickness 800 A), Zn-doped p-
InP cladding layer 4 (layer thickness 500A, carrier concentration 5 ×
10 17 cm -3 ) was selectively grown (FIG. 1B). The layer thickness was a value in the active region sandwiched between the SiO 2 films 21, and the layer thickness was constant in this region. Next, the SiO 2 film 21 is removed in a stripe shape having a width of 10 μm around the active region (FIG. 1C), and the remaining SiO 2 film 21 is used.
p-InP cladding layer 6 (layer thickness 1.5 μm, carrier concentration 5 × 10 17 cm −3 ) and p + -InGaAs cap layer 7 (layer thickness 0.3 μm, carrier concentration 1 × 10 19 cm)
-3 ) is selectively grown (FIG. 1 (d)), and only the upper part of the active region of the SiO 2 film 21 formed again on the entire surface is removed in a stripe shape having a width of about 7 μm (FIG. 1 (e)). The laser was completed by forming the electrode 32 and the n-side electrode 33 (FIG. 1).
(F)). When this laser was evaluated at a cavity length of 300 μm, the threshold current was 10.2 mA on average, the standard deviation was 0.2 mA, the slope efficiency was 0.23 W / A on average, and the standard deviation was 0.04 W / A. The active layer width is 1.52 on average
μm, standard deviation 0.12 μm. This result was improved as compared with the result of the conventional example, and it was confirmed that the device characteristics were improved by using the present invention. By using MOVPE growth capable of uniform growth over a large area in this manner, a low-priced semiconductor laser with high characteristic yield can be manufactured. In this example, bulk InGaAsP was used for the active layer, but the quantum well structure (MQ
By using W), the characteristics can be further improved. Although the n-type substrate is used for the substrate 1, a p-type substrate may be used. In this case, the conductivity type of the growth layer is opposite.

【0016】次に、請求項2の発明の実施例として、M
QW構造の活性層を有するDFB半導体レーザと量子閉
じ込めシュタルク効果を利用した半導体光変調器を集積
した素子を作製した結果について述べる。図2と図3に
製造方法を記す。(100)n−InP基板1のレーザ
領域のみに<011>方向にグレーティング(回折格
子)11を形成し(図2(a))、全面にn−InGa
AsPガイド層8(波長1.3μm組成、キャリア濃度
1×1018cmー3、層厚1000A)、n−InPスペ
ーサ層9(キャリア濃度1×1018cmー3、層厚500
A)を成長した(図2(b))。続いて、2本のSiO
2 膜21を、互いに対向する側の側面は平行な直線(間
隔2μm)であり、ストライプ幅がレーザ領域では10
μm、変調器領域では6μmになるようにパターニング
した(図2(c))。ストライプ幅の遷移領域長は20
μmとした。次にn−InPクラッド層2(キャリア濃
度1×1018cmー3、層厚500A)、MQW活性層
3、p−InPクラッド層4(キャリア濃度5×1017
cmー3、層厚500A)を選択成長した(図3
(a))。MQWはウェル数4で、ウェルはInGaA
s、バリアはInGaAsPとした。また活性領域にお
いてウェルおよびバリアがInP基板1に格子整合し、
ウェル厚75A、バリア厚150Aになるように成長条
件を設定した。この結果活性領域での発光波長は1.5
6μm、変調器領域では約1.45μmになった。次に
導波領域に隣接した両側のSiO2 膜21を、それぞれ
幅2μmにわたって除去し(図3(b))、続いてp−
InP層クラッド層6(キャリア濃度5×1017
ー3、層厚1.5μm)およびp+ −InGaAsキャ
ップ層7(層厚0.3μm、キャリア濃度1×1019
ー3 )を選択成長した(図3(c))。最後に全面に
形成したSiO2 膜を長さ20μmのレーザ・変調器領
域間にわたって窓開けし、p+ −InGaAsキャップ
層7をエッチングで除去して領域間の電気的絶縁を図っ
た。そしてp側電極をパッド状に形成し、基板1側にも
n側電極を形成して素子化した。へき開したレーザ領域
長は500μm、変調器領域長は200μmとした。
Next, as an embodiment of the second aspect of the present invention, M
The result of fabricating a device in which a DFB semiconductor laser having an active layer of a QW structure and a semiconductor optical modulator utilizing the quantum confined Stark effect are manufactured will be described. 2 and 3 show the manufacturing method. A grating (diffraction grating) 11 is formed only in the laser region of the (100) n-InP substrate 1 in the <011> direction (FIG. 2A), and n-InGa is formed on the entire surface.
AsP guide layer 8 (wavelength 1.3 μm composition, carrier concentration 1 × 10 18 cm −3 , layer thickness 1000 A), n-InP spacer layer 9 (carrier concentration 1 × 10 18 cm −3 , layer thickness 500)
A) was grown (FIG. 2 (b)). Then, two SiO
The two films 21 are parallel straight lines (interval of 2 μm) on the sides facing each other and have a stripe width of 10 in the laser region.
μm and 6 μm in the modulator region (FIG. 2C). The transition region length of the stripe width is 20
μm. Next, the n-InP cladding layer 2 (carrier concentration 1 × 10 18 cm −3 , layer thickness 500A), the MQW active layer 3 and the p-InP cladding layer 4 (carrier concentration 5 × 10 17
(cm -3 , layer thickness 500A) was selectively grown (Fig. 3).
(A)). MQW has 4 wells and the wells are InGaAs
s and the barrier were InGaAsP. In the active region, the well and the barrier are lattice-matched to the InP substrate 1,
The growth conditions were set so that the well thickness was 75 A and the barrier thickness was 150 A. As a result, the emission wavelength in the active region is 1.5
6 μm, and about 1.45 μm in the modulator region. Next, the SiO 2 films 21 on both sides adjacent to the waveguide region are respectively removed over a width of 2 μm (FIG. 3B).
InP clad layer 6 (carrier concentration 5 × 10 17 c
m -3 , layer thickness 1.5 μm) and the p + -InGaAs cap layer 7 (layer thickness 0.3 μm, carrier concentration 1 × 10 19 c)
m -3 ) was selectively grown (FIG. 3 (c)). Finally, a window was formed on the entire surface of the SiO 2 film between the laser and modulator regions each having a length of 20 μm, and the p + -InGaAs cap layer 7 was removed by etching to achieve electrical insulation between the regions. Then, a p-side electrode was formed in a pad shape, and an n-side electrode was also formed on the substrate 1 side to make an element. The cleaved laser region length was 500 μm, and the modulator region length was 200 μm.

【0017】典型的な素子の発振しきい値電流は20m
Aで、変調器側からの最大CW光出力は30mWであっ
た。発振波長は1.55μmであり、変調領域に−5V
印加したときの消光比は20dBであった。また、消光
特性から見積った結合効率は98%ときわめて高い値が
得られた。領域間の分離抵抗は10kΩであった。また
無作為に選んだ20個の素子すべてにおいて、−5V印
加時の消光比15dB以上が得られた。このように、本
発明の選択成長により活性層と吸収層を同時に成長する
技術により、良好な結合導波路構造が容易に作製でき、
集積素子が良好な素子特性および均一性を実現できるこ
とが確認された。
The oscillation threshold current of a typical device is 20 m
In A, the maximum CW light output from the modulator side was 30 mW. The oscillation wavelength is 1.55 μm, and -5 V
The extinction ratio when applied was 20 dB. Further, the coupling efficiency estimated from the quenching characteristic was as high as 98%. The separation resistance between the regions was 10 kΩ. In all of the 20 randomly selected devices, an extinction ratio of 15 dB or more when -5 V was applied was obtained. As described above, by the technique of simultaneously growing the active layer and the absorbing layer by the selective growth of the present invention, a good coupling waveguide structure can be easily manufactured,
It was confirmed that the integrated device can realize good device characteristics and uniformity.

【0018】最後に、請求項3の発明のDBR半導体レ
ーザの実施例として、多波長の波長可変DBR半導体レ
ーザアレイを作製した結果について述べる。図4が素子
構造であり、活性領域、位相調整領域、DBR領域に分
かれた導波領域がアレイ状に配列された構造となってい
る。作製方法は図2と図3に準じている。まずDBR領
域のみにグレーティング11を形成したn−InP基板
1の上に、n−InGaAsPガイド層8(波長1.3
μm組成、キャリア濃度1×1018cmー3、層厚約10
00A)、n−InPスペーサ層9(キャリア濃度1×
1018cmー3、層厚約500A)を成長した。続いて、
2本のSiO2 膜を、互いに対向する側の側面は平行な
直線(間隔2μm)であり、ストライプ幅が活性領域で
は10μm、位相調整領域とDBR領域では4μmにな
るようにパターニングした。ストライプ幅の遷移領域幅
は20μmとした。次にn−InPクラッド層2(キャ
リア濃度1×1018cmー3、層厚500A)、MQW活
性層3、p−InPクラッド層4(キャリア濃度5×1
17cmー3、層厚500A)を選択成長した。MQWは
ウェル数4で、ウェルはInGaAs、バリアはInG
aAsPとした。また活性領域においてウェルおよびバ
リアがInP基板に格子整合し、ウェル厚75A、バリ
ア厚150Aになるように成長条件を設定した。この結
果活性領域での発光波長は1.56μm、位相調整領域
とDBR領域では約1.35μmになった。次に導波領
域に隣接した両側のSiO2 膜を、それぞれ幅2μmに
わたって除去し、続いてp−InP層クラッド層6(キ
ャリア濃度5×1017cmー3、層厚1.5μm)および
+ −InGaAsキャップ層7(層厚0.3μm、キ
ャリア濃度1×1019cmー3)を選択成長した。最後に
全面に形成したSiO2 膜を幅20μmの各領域間にわ
たって窓開けし、p+ −InGaAsキャップ層7をエ
ッチングで除去して領域間の電気的絶縁を図った。そし
て各領域のp側電極32をパッド状に形成し、基板側に
もn側電極33を形成して素子化した。へき開した活性
領域長は500μm、位相調整領域長は150μm、D
BR領域長は300μmとした。また導波路間隔は60
0μmとして、活性領域側出射端面に無反射コーティン
グを施した後、4チャンネルずつ切り出して評価した。
Finally, as an embodiment of the DBR semiconductor laser according to the third aspect of the present invention, a result of fabricating a wavelength tunable DBR semiconductor laser array having multiple wavelengths will be described. FIG. 4 shows an element structure in which a waveguide region divided into an active region, a phase adjustment region, and a DBR region is arranged in an array. The manufacturing method is based on FIGS. First, an n-InGaAsP guide layer 8 (wavelength 1.3) is formed on an n-InP substrate 1 having a grating 11 formed only in the DBR region.
μm composition, carrier concentration 1 × 10 18 cm -3 , layer thickness about 10
00A), n-InP spacer layer 9 (carrier concentration 1 ×
10 18 cm-3, the growth of the layer thickness of about 500A). continue,
The two SiO 2 films were patterned so that the side surfaces facing each other were parallel straight lines (interval 2 μm), and the stripe width was 10 μm in the active region and 4 μm in the phase adjustment region and the DBR region. The transition region width of the stripe width was 20 μm. Next, the n-InP cladding layer 2 (carrier concentration 1 × 10 18 cm −3 , layer thickness 500 A), the MQW active layer 3 and the p-InP cladding layer 4 (carrier concentration 5 × 1
0 17 cm -3 , layer thickness 500A) was selectively grown. MQW has 4 wells, the well is InGaAs, the barrier is InG
aAsP. The growth conditions were set so that the well and the barrier were lattice-matched to the InP substrate in the active region, and had a well thickness of 75A and a barrier thickness of 150A. As a result, the emission wavelength in the active region was 1.56 μm, and was approximately 1.35 μm in the phase adjustment region and the DBR region. Next, the SiO 2 films on both sides adjacent to the waveguide region were respectively removed over a width of 2 μm, and then the p-InP layer cladding layer 6 (carrier concentration 5 × 10 17 cm −3 , layer thickness 1.5 μm) and p A + -InGaAs cap layer 7 (layer thickness 0.3 μm, carrier concentration 1 × 10 19 cm −3 ) was selectively grown. Finally, a window was formed in the entire surface of the SiO 2 film over a region having a width of 20 μm, and the p + -InGaAs cap layer 7 was removed by etching to achieve electrical insulation between the regions. Then, the p-side electrode 32 in each region was formed in a pad shape, and the n-side electrode 33 was also formed on the substrate side to make an element. The length of the cleaved active region is 500 μm, the length of the phase adjustment region is 150 μm, and D
The BR region length was 300 μm. The waveguide spacing is 60
The thickness was set to 0 μm, and after applying an anti-reflection coating to the emission end face on the active region side, four channels were cut out and evaluated.

【0019】この4チャンネル波長可変レーザの典型的
な発振しきい値電流は18mAで、活性領域のみに電流
注入した場合の4チャンネルの発振波長は1.553μ
m±0.003μmであった。光出力30mWまで単一
モード動作を確認した。また位相調整領域、DBR領域
に電流注入することにより、光出力を5mWに保った状
態で、各チャンネルで5nm以上の波長可変範囲を得る
ことができた。
The typical oscillation threshold current of this four-channel tunable laser is 18 mA, and the oscillation wavelength of four channels when current is injected only into the active region is 1.553 μm.
m ± 0.003 μm. Single mode operation was confirmed up to an optical output of 30 mW. Further, by injecting current into the phase adjustment region and the DBR region, it was possible to obtain a wavelength tunable range of 5 nm or more in each channel while keeping the optical output at 5 mW.

【0020】なお請求項2ならびに3の発明の実施例に
ついては、請求項1記載の選択成長を用いた電流狭窄構
造を採用したが、従来の方法、例えば図7(e)に表わ
されたのプロトン打ち込みによる構造を用いても、請求
項2と3の発明について述べた格子歪低減の効果は得ら
れる。
In the second and third embodiments of the present invention, the current confinement structure using the selective growth according to the first embodiment is employed. However, a conventional method, such as that shown in FIG. The effect of lattice distortion reduction described in the second and third aspects of the present invention can be obtained even if a structure formed by proton implantation is used.

【0021】[0021]

【発明の効果】以上述べたように、本発明の光半導体素
子の作製方法を用いれば、均一性、再現性に乏しい半導
体のエッチングが全く不要となり、均一な活性層、導波
路幅を有する素子を制御性よく作製できる。この方法を
大面積ウエハを用いた一括成長/プロセスにより行なう
ことにより、高特性の低価格半導体レーザを高歩留まり
で作製することが可能となった。また成長層内に生じる
組成変動も問題ない程度に抑えることができるため、M
QW構造の結晶性を良好に保ったままで、マスク幅を変
えることによる発光波長や実効屈折率の制御が可能とな
った。これにより、従来複雑なプロセスを必要としてい
た各種半導体光集積素子を、高い導波路結合効率などの
良好な特性を維持したままで容易に均一性よく作製する
ことができるようになった。
As described above, when the method of manufacturing an optical semiconductor device according to the present invention is used, etching of a semiconductor having poor uniformity and reproducibility is not required at all, and a device having a uniform active layer and a uniform waveguide width can be obtained. Can be produced with good controllability. By performing this method by batch growth / process using a large-area wafer, a low-priced semiconductor laser with high characteristics can be manufactured at a high yield. Further, since the composition fluctuation occurring in the growth layer can be suppressed to a level that does not cause any problem, M
The emission wavelength and the effective refractive index can be controlled by changing the mask width while keeping the crystallinity of the QW structure good. As a result, various types of semiconductor optical integrated devices, which conventionally required complicated processes, can be easily manufactured with good uniformity while maintaining good characteristics such as high waveguide coupling efficiency.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の請求項1による半導体レーザの製造方
法の一実施例を示す断面図である。
FIG. 1 is a sectional view showing one embodiment of a method for manufacturing a semiconductor laser according to claim 1 of the present invention.

【図2】請求項2の発明による分布帰還型半導体レーザ
と半導体光変調器の集積素子の製造方法の一実施例を示
す図である。
FIG. 2 is a view showing one embodiment of a method for manufacturing an integrated device of a distributed feedback semiconductor laser and a semiconductor optical modulator according to the invention of claim 2;

【図3】請求項2の発明による集積素子の製造方法を示
す図で、図2の続きである。
FIG. 3 is a view showing a method of manufacturing an integrated device according to the invention of claim 2, and is a continuation of FIG. 2;

【図4】請求項3の発明により作製した分布反射型半導
体レーザの構造を表わす図である。
FIG. 4 is a diagram showing a structure of a distributed reflection type semiconductor laser manufactured according to the invention of claim 3;

【図5】誘電体薄膜ストライプ幅と選択成長した結晶の
成長速度および組成の関係を表わす図である。
FIG. 5 is a diagram showing a relationship between a stripe width of a dielectric thin film and a growth rate and a composition of a selectively grown crystal.

【図6】選択成長した量子井戸構造のストライプ幅と発
光波長の関係を表わす図である。
FIG. 6 is a diagram illustrating the relationship between the stripe width and the emission wavelength of a quantum well structure that has been selectively grown.

【図7】従来の半導体レーザの製造方法を説明するため
の図である。
FIG. 7 is a view for explaining a conventional method of manufacturing a semiconductor laser.

【図8】従来の方法により作製された光半導体素子を示
す図である。
FIG. 8 is a diagram showing an optical semiconductor device manufactured by a conventional method.

【符号の説明】[Explanation of symbols]

1 n−InP基板 2 n−InPクラッド層 3 活性層(量子井戸構造を含む) 4 p−InPクラッド層 5 p−InP層 6 p−InPクラッド層 7 p+ InGaAsキャップ層 8 n−InGaAsPガイド層 9 n−InPスペーサ層 11 グレーティング 13 高抵抗InP層 21 SiO2 膜 31 プロトン注入領域 32 p側電極 33 n側電極REFERENCE SIGNS LIST 1 n-InP substrate 2 n-InP cladding layer 3 active layer (including quantum well structure) 4 p-InP cladding layer 5 p-InP layer 6 p-InP cladding layer 7 p + InGaAs cap layer 8 n-InGaAsP guide layer Reference Signs List 9 n-InP spacer layer 11 grating 13 high-resistance InP layer 21 SiO 2 film 31 proton injection region 32 p-side electrode 33 n-side electrode

フロントページの続き (56)参考文献 特開 平2−62090(JP,A) 特開 昭63−90879(JP,A) 特開 平1−321677(JP,A) 特開 平4−100291(JP,A) 1991年(平成3年) 春季応物学会予 稿集 28p−ZK−4 P.222 1990年(平成2年) 秋季応物学会予 稿集 26p−R−2 P.915Continuation of front page (56) References JP-A-2-62090 (JP, A) JP-A-63-90879 (JP, A) JP-A-1-321677 (JP, A) JP-A-4-100291 (JP) , A) 1991 (Heisei Era) Spring Proceedings of the Society of Applied Chemistry 28p-ZK-4 222 1990 (Heisei 2) Proceedings of the Fall Society of Natural Sciences 26p-R-2 915

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に、間に光導波路形成領域
を挟んで対向する2本の誘電体薄膜ストライプを形成す
る工程と、前記誘電体薄膜ストライプ以外の前記半導体
基板上に活性層を含む半導体多層膜を積層する選択結晶
成長工程とを含む光半導体素子の製造方法において、前
記選択結晶成長工程の後に、前記誘電体薄膜ストライプ
の対向する内側の側縁部を部分的に除去し、前記半導体
基板の一部を露出させる工程と、この工程に引き続き前
記選択成長した半導体多層膜を覆って半導体クラッド層
を選択成長する工程とを付加させたことを特徴とする光
半導体素子の製造方法。
A step of forming two opposing dielectric thin film stripes on a semiconductor substrate with an optical waveguide forming region therebetween, and including an active layer on the semiconductor substrate other than the dielectric thin film stripes A selective crystal growth step of laminating a semiconductor multilayer film, wherein the opposing inner side edges of the dielectric thin film stripe are partially removed after the selective crystal growth step, A method for manufacturing an optical semiconductor device, comprising: a step of exposing a part of a semiconductor substrate; and a step of selectively growing a semiconductor cladding layer covering the selectively grown semiconductor multilayer film following this step.
【請求項2】 表面に回折格子が形成された第1領域と
表面が平坦な第2領域とに分かれた結晶基板の上に、半
導体ガイド層を含む多層膜半導体基板を形成する工程
と、前記多層膜半導体基板上に、間に光導波路形成領域
を挟んで対向する2本の誘電体薄膜ストライプを形成す
る工程と、前記誘電体薄膜ストライプ以外の前記多層膜
半導体基板上に活性層を含む半導体多層膜を積層する選
択結晶成長工程とを含み、かつ前記2本の誘電体薄膜ス
トライプに挟まれた光導波路形成領域の幅は一定である
が前記誘電体薄膜ストライプの幅が前記第1領域では前
記第2領域でのストライプ幅よりも広く形成されてお
り、前記第1領域には半導体レーザを形成し、前記第2
領域には半導体光変調器を形成することを特徴とする光
半導体素子の製造方法。
2. A step of forming a multilayer semiconductor substrate including a semiconductor guide layer on a crystal substrate divided into a first region having a diffraction grating formed on a surface thereof and a second region having a flat surface. Forming two opposing dielectric thin film stripes on a multilayer semiconductor substrate with an optical waveguide forming region therebetween, and a semiconductor including an active layer on the multilayer semiconductor substrate other than the dielectric thin film stripes A selective crystal growth step of laminating a multilayer film, wherein the width of the optical waveguide forming region sandwiched between the two dielectric thin film stripes is constant, but the width of the dielectric thin film stripe is in the first region. A semiconductor laser is formed in the first region;
A method for manufacturing an optical semiconductor device, comprising forming a semiconductor optical modulator in a region.
【請求項3】 表面が平坦な第1領域と第2領域、およ
び表面に回折格子が形成された第3領域とに分割され、
この順番で並んだ結晶基板の上に半導体ガイド層を含む
多層膜半導体基板を形成する工程と、前記多層膜半導体
基板上に、間に光導波路形成領域を挟んで対向する2本
の誘電体薄膜ストライプを形成する工程と、前記誘電体
薄膜ストライプ以外の前記多層膜半導体基板上に活性層
を含む半導体多層膜を積層する選択結晶成長工程とを含
み、かつ前記2本の誘電体薄膜ストライプに挟まれる光
導波路形成領域の幅は前記第1領域、第2領域、第3領
域で同一であり、前記誘電体薄膜ストライプの幅は前記
第2領域と第3領域では同じであるが、前記第1領域で
のストライプ幅は前記第2領域および第3領域よりも広
く形成されており、前記第1領域には発光部、第2領域
には位相制御部、第3領域には波長可変ブラッグ反射器
が形成されることを特徴とする光半導体素子の製造方
法。
A first region having a flat surface, a second region having a flat surface, and a third region having a diffraction grating formed on the surface;
A step of forming a multilayer semiconductor substrate including a semiconductor guide layer on a crystal substrate arranged in this order; and two dielectric thin films opposed to each other with an optical waveguide formation region interposed therebetween on the multilayer semiconductor substrate. Forming a stripe, and selectively growing a semiconductor multilayer film including an active layer on the multilayer semiconductor substrate other than the dielectric thin film stripe, and sandwiching the two dielectric thin film stripes. The width of the optical waveguide forming region is the same in the first region, the second region, and the third region, and the width of the dielectric thin film stripe is the same in the second region and the third region. The stripe width in the region is wider than the second region and the third region. The first region has a light emitting portion, the second region has a phase controller, and the third region has a variable wavelength Bragg reflector. Is formed Method for manufacturing an optical semiconductor element characterized.
JP3067498A 1990-08-24 1991-04-01 Method for manufacturing optical semiconductor device Expired - Lifetime JP2701569B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP3067498A JP2701569B2 (en) 1991-04-01 1991-04-01 Method for manufacturing optical semiconductor device
DE69115596T DE69115596T2 (en) 1990-08-24 1991-08-26 Method of manufacturing an optical semiconductor device
DE69128097T DE69128097T2 (en) 1990-08-24 1991-08-26 Method of manufacturing an optical semiconductor device
EP94118307A EP0643461B1 (en) 1990-08-24 1991-08-26 Method for fabricating an optical semiconductor device
US07/750,172 US5250462A (en) 1990-08-24 1991-08-26 Method for fabricating an optical semiconductor device
EP91114272A EP0472221B1 (en) 1990-08-24 1991-08-26 Method for fabricating an optical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3067498A JP2701569B2 (en) 1991-04-01 1991-04-01 Method for manufacturing optical semiconductor device

Publications (2)

Publication Number Publication Date
JPH04303982A JPH04303982A (en) 1992-10-27
JP2701569B2 true JP2701569B2 (en) 1998-01-21

Family

ID=13346715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3067498A Expired - Lifetime JP2701569B2 (en) 1990-08-24 1991-04-01 Method for manufacturing optical semiconductor device

Country Status (1)

Country Link
JP (1) JP2701569B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529602A (en) * 1991-07-22 1993-02-05 Hitachi Ltd Semiconductor optical integrated element and manufacture thereof
JP3306892B2 (en) * 1992-02-28 2002-07-24 株式会社日立製作所 Semiconductor optical integrated device and method of manufacturing the same
EP0606093B1 (en) * 1993-01-07 1997-12-17 Nec Corporation Semiconductor optical integrated circuits and method for fabricating the same
JP2555955B2 (en) * 1993-11-11 1996-11-20 日本電気株式会社 Semiconductor optical amplifier and manufacturing method thereof
US5543957A (en) * 1993-12-20 1996-08-06 Nec Corporation Optical modulator and method of producing the same
JP2917787B2 (en) * 1993-12-28 1999-07-12 日本電気株式会社 Embedded semiconductor optical waveguide device and method of manufacturing the same
JPH07226566A (en) * 1994-02-10 1995-08-22 Nec Corp Quantum well semiconductor laser and its manufacture
JP2937751B2 (en) * 1994-04-28 1999-08-23 日本電気株式会社 Method for manufacturing optical semiconductor device
JP3007928B2 (en) * 1995-02-22 2000-02-14 日本電気株式会社 Method for manufacturing optical semiconductor device
JPH08234148A (en) * 1995-02-28 1996-09-13 Nec Corp Optical semiconductor device and its production
JP2870632B2 (en) * 1995-07-13 1999-03-17 日本電気株式会社 Semiconductor optical integrated circuit and method of manufacturing the same
US5757833A (en) * 1995-11-06 1998-05-26 The Furukawa Electric Co., Ltd. Semiconductor laser having a transparent light emitting section, and a process of producing the same
JP3298619B2 (en) 1998-06-10 2002-07-02 日本電気株式会社 Manufacturing method of semiconductor laser
JP6094043B2 (en) * 2012-03-16 2017-03-15 三菱電機株式会社 Semiconductor laser element

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1990年(平成2年) 秋季応物学会予稿集 26p−R−2 P.915
1991年(平成3年) 春季応物学会予稿集 28p−ZK−4 P.222

Also Published As

Publication number Publication date
JPH04303982A (en) 1992-10-27

Similar Documents

Publication Publication Date Title
US5250462A (en) Method for fabricating an optical semiconductor device
US5459747A (en) Semiconductor optical devices
US5770466A (en) Semiconductor optical integrated circuits and method for fabricating the same
US4815087A (en) High speed stable light emitting semiconductor device with low threshold current
JPH0794833A (en) Semiconductor laser and its manufacturing method
EP0526128B1 (en) A method for producing a distributed feedback semiconductor laser device
JP2701569B2 (en) Method for manufacturing optical semiconductor device
CA2139140C (en) A method for fabricating a semiconductor photonic integrated circuit
JP2870632B2 (en) Semiconductor optical integrated circuit and method of manufacturing the same
EP0680119B1 (en) Fabrication process for semiconductor optical device
KR100632308B1 (en) Gain-coupled distributed feedback semiconductor laser device and manufacturing method thereof
US5870419A (en) Double heterojunction semiconductor laser having improved light confinement
US6204078B1 (en) Method of fabricating photonic semiconductor device using selective MOVPE
JP2950028B2 (en) Method for manufacturing optical semiconductor device
JP2882335B2 (en) Optical semiconductor device and method for manufacturing the same
JPH06196797A (en) Optical modulator integrating light source element and manufacture thereof
JP2763090B2 (en) Semiconductor laser device, manufacturing method thereof, and crystal growth method
GB2292011A (en) Semiconductor optical devices and methods for fabrication
US5360763A (en) Method for fabricating an optical semiconductor device
JPH06283802A (en) Semiconductor laser device and fabrication thereof
JP2783163B2 (en) Distributed feedback semiconductor laser and method of manufacturing the same
JP3251615B2 (en) Semiconductor laser device
JPH06283803A (en) Semiconductor light emitting device
JP2917695B2 (en) Method for manufacturing optical semiconductor device
JP2973215B2 (en) Semiconductor laser device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071003

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 14