JP2909160B2 - 複合計算機システム - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、単体の計算機または密結合計算機システ
ムから成る複数の基本単位が疎結合された複合計算機シ
ステムに関する。

（従来の技術） 複数の計算機（計算機システム）を相互に結合して構
成される複合計算機システムは、次の２つで代表され
る。１つは、複数の計算機が同一のメモリ領域（アドレ
ス空間）を共有できる共有メモリにより結合されるいわ
ゆる共有メモリ型の密結合複合計算機システムである。
もう１つは、LAN（ローカルエリアネットワーク）を用
い、通信手順により複数の計算機が結合される疎結合複
合計算機システムである。

密結合複合計算機システムは、計算機間のデータ送受
が高速に行えるため、システム内の或る計算機に障害が
発生した場合には、他の計算機が障害計算機にとって代
わって直ちに処理（代替処理）を開始することができる
という特長を持つ。しかし、この密結合複合計算機シス
テムは、共有部分がシステムの中核になっているため
に、共有部分の障害や片系計算機の暴走等によりシステ
ム全体に障害が波及する可能性があるという欠点を持
つ。

これに対してLANを用いた疎結合複合計算機システム
は、疎結合故に、部分的な障害がシステム全体に波及す
る虞はないという特長を持つ。しかし、この疎結合複合
計算機システムは、計算機間のデータの送受信（計算機
間通信）にLANを介した通信プロトコルを用いなければ
ならないために高速性に難があり、或る計算機に障害が
発生した場合に他の計算機が障害計算機の代替処理を開
始するのに時間がかかり過ぎたり、またデータを共有す
る場合にはオーバヘッドが多く、共有しない場合には、
処理を引継ぐ際に共有データが無いことから、引継ぎに
制限がある等の欠点を持つ。

（発明が解決しようとする課題） 上記したように従来の複合計算機システムは、共有メ
モリ型の密結合複合計算機システムの場合には、共有メ
モリ部分の障害や片系計算機の暴走時におけるシステム
の耐障害性の点で問題があり、LANを用いた疎結合複合
計算機システムの場合には、計算機障害発生時における
障害計算機の代替の点で問題があった。

この発明は上記事情に鑑みてなされたものでその目的
は、密結合型と疎結合型のそれぞれの利点を持ち、耐障
害性に優れ、計算機障害発生時には障害計算機の機能を
速やかに且つ効率的に代替できる複合計算機システムを
提供することにある。

［発明の構成］ （課題を解決するための手段） この発明は、主記憶装置を備えた単体の計算機から成
る第１の基本単位、または主記憶装置を備えた複数の計
算機がこの主記憶装置とは異なるアドレス空間を割当て
られた共有メモリにより結合された密結合複合計算機シ
ステムから成る第２の基本単位のうち、この第２の基本
単位を少なくとも１つ含む複数の基本単位を設け、この
複数の基本単位を疎結合したことを特徴とするものであ
る。

また、この発明は、上記した複数の基本単位を疎結合
するために、各基本単位内の各計算機に、主記憶装置お
よび共有メモリとは異なるアドレス空間を割当てられ、
その一部領域が自計算機からのみ書込み可能な自計算機
に固有の領域として割当てられた記憶手段を持つメモリ
装置を付加し、更に各計算機のメモリ装置を光結合する
光結合手段を設け、計算機からの自メモリ装置への書込
み時に、その書込みデータおよびその書込みアドレスを
光結合手段を介して他の全ての計算機のメモリ装置に共
通に転送することにより、システム内の全ての計算機の
メモリ装置の記憶手段の同一領域に同一データが書込ま
れるようにしたことを特徴とする。

（作用） 上記の構成によれば、複数の基本単位が疎結合されて
いるため、通常の場合は、個々の基本単位でそれぞれの
処理が行われる。もし、或る基本単位が共有メモリ型の
密結合複合計算機システムを構成しており、同システム
内の１つの計算機に障害が発生した場合には、この障害
計算機の処理が同じシステム内の別の計算機に速やかに
引継がれる。

万が一、或る基本単位全体に故障が発生した場合に
は、疎結合複合計算機システムを構成している他の基本
単位（の或る計算機）がその機能を代替する。

さて、上記の構成における疎結合方式では、基本単位
内の計算機がその計算機に付加されたメモリ装置（自メ
モリ装置）に対する書込みを行う際には、同じ書込みデ
ータがその書込みアドレスと共に自メモリ装置から光結
合手段を介して他の全ての計算機のメモリ装置に共通に
転送（同報転送）される。これにより、他の全てのメモ
リ装置（が持つ記憶手段）の、その計算機に個別に割当
てられた領域内の同一アドレスにも同じデータが書込ま
れるため、システム内の各計算機のメモリ装置（が持つ
記憶手段）の記憶内容の一致が図れ、各メモリ装置は密
結合複合計算機システムにおける共有メモリと等価とな
る。即ち各計算機は自メモリ装置により同一データを共
有する。しかも上記の構成では、各計算機が書込み可能
な自メモリ装置のアドレス空間は各計算機に固有な領域
（即ち、計算機間で重複しない領域）となって単一方向
性の結合となっている。

このため、各計算機が自身に固有の自メモリ装置内領
域に、自身の状態を例えば定期的に書込んでおき、各計
算機が自メモリ装置を定期的に参照して他の計算機の状
態をチェックすることにより、LANを介した複合計算機
システムとは異なって、障害が発生した計算機を極めて
高速に検出でき、例えば密結合複合計算機システムによ
り構成される基本単位内の全ての計算機に障害が発生し
ても、他の基本単位の計算機が速やかに代替処理を行う
ことができる。また、各メモリ装置は共有メモリと等価
ではあるものの独立しており、しかも各計算機に固有な
領域は上記した単一方向性の結合となっているため、或
る計算機のメモリ装置に障害が発生しても、その障害が
システム全体に波及する虞はない。

（実施例） 第１図はこの発明の一実施例に係る複合計算機システ
ムのブロック構成図である。同図において、10a1,10a2,
…10n1,10n2は計算機である。計算機10a1,10a2,…10n1,
10n2は、同計算機10a1,10a2,…10n1,10n2の中枢を成す
演算制御装置11a1,11a2,…11n1,11n2、主記憶装置（以
下、MMと称する）12a1,12a2,…12n1,12n2、およびシス
テムバス13a1,13a2,…13n1,13n2を有している。システ
ムバス13a1,13a2には、計算機10a1,10a2により共有さ
れ、同計算機10a1,10a2を密結合するための共有メモリ
（以下、SMと称する）14aが共通接続され、システムバ
ス13n1,13n2には、計算機10n1,10n2により共有され、同
計算機10n1,10n2を密結合するためのSM（共有メモリ）1
4nが共通接続されている。計算機10a1,10a2およびSM14a
は、１つの共有メモリ型の密結合複合計算機システムを
構成している。同様に、計算機10n1,10n2およびSM14n
は、別の共有メモリ型の密結合複合計算機システムを構
成している。

さて本実施例では、第１図のシステム全体が、高速な
疎結合複合計算機システムを成している。この疎結合複
合計算機システムの基本単位は、単体の計算機、または
２台以上の計算機が共有メモリにより結合される密結合
複合計算機システムであり、複数の基本単位により高速
疎結合複合計算機システムが構成されている。但し、複
数の基本単位の少なくとも１つは密結合複合計算機シス
テムである。第１図の例では、計算機10a1,10a2およびS
M14aによって構成される共有メモリ型の密結合複合計算
機システムが１つの基本単位10aを成し、計算機10n1,10
n2およびSM14nによって構成される共有メモリ型の密結
合複合計算機システムが別の基本単位10nを成してい
る。

基本単位10aの計算機10a1,10a2にはマルチ・リンケー
ジ・メモリ装置（以下、MLMと称する）20a1,20a2が付加
され、基本単位10nの計算機10n1,10n2にはMLM（マルチ
・リンケージ・メモリ装置）20n1,20n2が付加されてい
る。また、図示せぬ他の基本単位の計算機にもMLM（図
示せず）が接続されている。MLM20a1,20a2,…20n1,20n2
は計算機10a1,10a2,…10n1,10n2のシステムバス13a1,13
a2,…13n1,13n2に接続されており、計算機10a1,10a2,…
10n1,10n2からは、ソフトウェア的には割当てアドレス
空間が異なる以外、MM12a1,12a2,…12n1,12n2と同様に
アクセスできるようになっている。

MLM20a1,20a2,…20n1,20n2は、自身が付加された計算
機を含む第１図のシステム内の全ての計算機とデータを
共有するためのメモリ21a1,21n2,…21n1,21n2と、送信
部（Ｔ）22a1,22a2,…22n1,22n2と、受信部（Ｒ）23a1,
23a2,…23n1,23n2とを有している。各MLM20ijの送信部2
2ij（ｉ＝a,…n,j＝1,2）は自MLM20ij（内のメモリ21i
j）に対する自計算機10ijからのデータの書込み時に、
その書込みアドレスおよび書込みデータ（ここではワー
ドデータ）を含む書込み送信情報を光信号により外部に
送信するもので、並列の送信情報を直列の送信情報に変
換するパラレル／シリアル変換機能を有している。この
各MLM20ijの送信部22ijは、光スターカプラ30により、
他の全てのMLM20kl（ｋ＝a,…n,l＝1,2、但しｋ≠ｉま
たはｌ≠ｊ）の受信部23klと放射状に結合されている。
また、各MLM20ijの受信部23ijは、他のMLM20klから送信
されて、光スターカプラ30により分配される書込み送信
情報を受信するもので、直列の受信情報を並列の受信情
報に変換するシリアル／パラレル変換機能を有してい
る。

第２図は第１図の各計算機10ij（ｉ＝a,…n,j＝1,2）
で適用されるアドレス空間（これをシステムアドレス空
間と呼ぶ）と、MM12ij、SM14i並びにMLM20ijにそれぞれ
割当てられるアドレス空間の対応関係、およびMLM20ij
に割当てられる計算機10ijが書込可能なアドレス空間
（計算機＃ij書込み可領域）を説明するための図であ
る。同図において、41は各計算機10ijで適用されるシス
テムアドレス空間である。システムアドレス空間41は、
MMアドレス空間（主記憶アドレス空間）42、MLMアドレ
ス空間（マルチ・リンケージ・メモリ・アドレス空間）
43およびSMアドレス空間（共有メモリアドレス空間）44
に分割されている。MM12ijにはMMアドレス空間42が、ML
M20ij（内のメモリ21ij）にはMLMアドレス空間43が、そ
してSM14iにはSMアドレス空間44が、それぞれ割当てら
れる。またMLM20ijに割当てられたMLMアドレス空間43の
所定サイズの特定領域（特定アドレス空間）は計算機10
ijが書込み可能な領域（計算機＃ij書込み可領域）45ij
として予め設定されている。この計算機＃ij書込み可領
域45ijは、各MLM20ij毎に独立しており重複しないよう
になっている。本実施例においては、計算機10ijからML
M20ijに対するアクセス要求のうち、計算機＃ij書込み
可領域45ij以外の領域に対する要求はアクセス違反扱い
となる。

次に、この発明の一実施例の動作を説明する。

まず、第１図のシステムにおいてSM（共有メモリ）を
持つ基本単位、例えば基本単位10a,10nは、各計算機が
それぞれSM14a,14nを介して密結合される密結合複合計
算機システムを構成している。この複合計算機システム
の運用形態としては、各計算機が負荷分散してそれぞれ
の処理を並行に行うロードシェアの形態や、１つの計算
機がオンライン動作して、他の計算機が待ち状態となる
オンライン／スタンバイ型の形態等が適用される。基本
単位10a,10n内では、システム運用のキーとなるデータ
がSM14a,14nの共有領域に格納される。そして、基本単
位10aを例にとると、同基本単位10a内の計算機10a1,10a
2のいずれか一方に障害が発生した場合には、もう一方
の計算機がSM14aの共有領域のキーデータをもとに、障
害計算機の処理を速やかに代替する。

さて、基本単位10a,10nで代表される第１図のシステ
ム内の各基本単位は、その基本単位内の各計算機に付加
されたMLM（マルチ・リンケージ・メモリ装置）を介し
て高速な疎結合複合計算機システムを構成している。各
基本単位は、それぞれの処理に関するキーデータを、自
身のMLMにより他の基本単位に直結するMLMに同報転送す
ることで格納する。この結果、各基本単位の計算機は、
自MLMによりデータを共有することになる。この動作に
ついて、基本単位10i内の計算機10ij（ｉ＝a,…n,j＝1,
2）から自身のMLM20ijにキーデータの書込み要求が出さ
れた場合を例に詳述する。

まず計算機10ij内の演算制御装置11ijが、MLM20ij
（内のメモリ21ij）に割当てられているMLMアドレス空
間43の計算機＃ij書込み可領域45ij（第２図参照）をラ
イトアクセスするために、そのメモリアドレス（書込み
アドレス）、書込みデータ、およびライトアクセス要求
を示す制御信号をシステムバス13ij上に送出する。この
例のように、システムバス13ij上のメモリアドレスが第
２図に示すシステムアドレス空間41のMLMアドレス空間4
3に属する場合には、MLM20ijがアクセスされる。即ち演
算制御装置11ijは、メモリアドレスの違いだけでMLM20i
jをシステムバス13ijを介してMM12ijと同様にアクセス
することができる。なお、システムバス13ij上のメモリ
アドレスがMMアドレス空間42に属する場合にはMM12ijが
アクセスされ、SMアドレス空間44に属する場合にはSM14
iがアクセスされる。

さて、MLM20ij（内の図示せぬ制御部）は、計算機10i
jの演算制御装置11ijからシステムバス13ijを介してMLM
アドレス空間43を対象とするメモリアクセスが要求され
ると、その要求がライトアクセス要求であるか否かをチ
ェックする。もしライトアクセス要求でなければ、即ち
リードアクセス要求であれば、MLM20ijでは、システム
バス13ijを介して演算制御装置11ijから与えられたメモ
リアドレスに従ってメモリ21ijに対するリードアクセス
が行われる。そして、メモリ21ijから読出されたデータ
が、MLM20ijによりシステムバス13ijを介して演算制御
装置11ijに転送される。

一方、演算制御装置11ijからの要求が本実施例のよう
にライトアクセス要求であれば、MLM20ijでは、演算制
御装置11ijからのメモリアドレス（書込みアドレス）が
（計算機10ijからの書込みが可能な領域として予め設定
されている）計算機＃ij書込み可領域45ijに属している
か否かがチェックされる。もし計算機＃ij書込み可領域
45ij外へのライトアクセス要求であれば、MLM20ijでは
メモリ21ijに対するライトアクセスは実行されず、演算
制御装置11ijに対してアクセス違反が通知される。これ
に対し、本実施例のように計算機＃ij書込み可領域45ij
内へのライトアクセス要求であれば、MLM20ijでは、演
算制御装置11ijから与えられたメモリアドレスに従って
メモリ21ijへのライトアクセスが実行される。この際、
フルワード境界からのフルワードアクセスでない場合に
は、MLM20ijでは、メモリ21ijからフルワードを読出し
て、その一部を演算制御装置11ijから与えられた書込み
データに置換えるゾーン制御を行い、このゾーン制御後
のフルワードデータをメモリ21ijの同じアドレスに書込
みリード・モディファイ・ライトが行われる。このゾー
ン制御を伴うリード・モディファイ・ライト動作は、MM
12ijにおいて通常に行われており周知であるため、詳細
な説明は省略する。

MLM20ij内では、上記したメモリ21ijに対する（フル
ワード）書込み時に、その書込み先を示すアドレス（書
込みアドレス）と書込みデータを含む書込み送信情報が
生成される。この書込み送信情報はMLM20ij内の送信部2
2ijに渡される。送信部22ijは上記書込み送信情報を受
取ると、同情報をパラレル／シリアル変換し、更に光信
号に変換して光スターカプラ30に送出する。光スターカ
プラ30に送出された光信号（シリアルの書込み送信情
報）は、同カプラ30にて放射状に分配され、システム内
の他の全てのMLM20kl（ｋ＝a,…n,l＝1,2、但しｋ≠ｉ
またはｌ≠ｊ）に同報転送される。

MLM20ij（内の送信部22ij）から光スターカプラ30を
介して各MLM20klに同報転送された書込み送信情報は、
同MLM20kl内の受信部23klでそれぞれ受信される。受信
部23klは受信した書込み送信情報（受信書込み情報）を
電気信号に変換し、更にシリアル／パラレル変換する。
MLM20klでは、このシリアル／パラレル変換された受信
書込み情報中の書込みアドレスに従って自メモリ21klへ
のライトアクセスが行われ、そのアドレスで指定される
領域に受信書込み情報中の書込みデータが書込まれる。

このようにして、各MLM20kl、即ちMLM20a1,20a2,…20
n1,20n2のうち、MLM20ijを除く全てのMLMには、MLM20ij
（内のメモリ21ijに割当てられたMLMアドレス空間43内
の）の計算機＃ij書込み可領域45ijの内容の写しが同領
域45ijと同アドレス空間に置かれることになる。このた
め計算機10a1,10a2,…10n1,10n2は、自身が持つMLM20a
1,20a2,…20n1,20n2により、MLM20iの計算機＃ij書込み
可領域45ijの内容を共有する。このことは、他のMLMに
固有の書込み可領域についても同様である。

以上の様子を、４つのMLM20a1,20a2,20n1,20n2につい
て第３図に示す。なお、第３図において、45a1は計算機
10a1が書込み可能なMLM20a1（内のメモリ21a1）の領域
（計算機＃a1書込み可領域）、45a2は計算機10a2が書込
み可能なMLM20a2（内のメモリ21a2）の領域（計算機＃a
2書込み可領域）、45n1は計算機10n1が書込み可能なMLM
20n1（内のメモリ21n1）の領域（計算機＃n1書込み可領
域）、45n2は計算機10n2が書込み可能なMLM20n2（内の
メモリ21n2）の領域（計算機＃n2書込み可領域）であ
る。図に示すように、計算機10a1,10a2,10n1,10n2は、
自身が持つMLM20a1,20a2,20n1,20n2により、計算機10a1
（のMLM20a1）に固有の計算機＃a1書込み可領域45a1、
計算機10a2（のMLM20a2）に固有の計算機＃a2書込み可
領域45a2、計算機10n1（のMLM20n1）に固有の計算機＃n
1書込み可領域45n1、および計算機10n2（のMLM20n2）に
固有の計算機＃a2書込み可領域45n2の各内容を全て共有
する。これは、第１図のシステムにおける他の計算機に
ついても同様である。

したがって、第１図のシステムにおける全ての計算機
10a1,10a2,…10n1,10n2は、各計算機に固有の互いに独
立した書込み可領域の内容を、自計算機が持つMLMによ
り全て共有する。言替えれば、第１図のシステムでは、
或る計算機に固有の書込み可領域に対し、他の全ての計
算機は自計算機が持つMLMにより善出しだけが可能な片
方向結合される。しかも計算機10a1,10a2,…10n1,10n2
は自身のMLM20a1,20a2,…20n1,20n2をMM12a1,12a2,…12
n1,12n2と同様にシステムバス13a1,13a2,…13n1,13n2を
介してアクセスできることから、計算機間のデータ送受
が密結合型の複合計算機システムにおける共有メモリア
クセスの場合と同様に極めて高速に行える。同様の理由
により、第１図のシステムを構成している計算機10a1,1
0a2,…10n1,10n2のいずれのMLMを取除いても（或はいず
れのMLMで障害が発生しても）、他の計算機のMLM（他の
計算機）には支障を及ぼさない。この効果は、各MLM
（各計算機）が光スターカプラ30により電気的に絶縁さ
れている第１図のシステムでは著しい。

さて、計算機10a1,10a2,…10n1,10n2は、自計算機のM
LM20a1,20a2,…20n1,20n2に置かれている他計算機に固
有の書込み可領域の写しを例えば定期的に参照して、他
計算機が正常動作しているか否かをチェックしている。
なお、このチェックを可能とするために、計算機10a1,1
0a2,…10n1,10n2は、自身が持つMLM20a1,20a2,…20n1,2
0n2内の書込み可領域45a1,45a2,…45n1,45n2の所定位置
に、自計算機の状態を示すステータス情報など、自身の
処理に関するキーデータを定期的に書込んでいる。

以上のチェックにより或る基本単位全体（基本単位を
構成する全ての計算機）に障害が発生したことが検出さ
れると、この障害を検出した他の基本単位のいずれかの
計算機10ijは、自身のMLM20ijに置かれている障害発生
基本単位（の各計算機）に固有の書込み可領域の写しを
用いて、代替処理を行う。ここで、１つの基本単位内の
どれか１台でも正常な計算機が残っている場合には、前
記したように同じ基本単位内の別の計算機がSM（共有メ
モリ）に従って代替処理を行い、他の基本単位は代替処
理を行わない。

なお、前記実施例では、MLM20ij（の送信部22ij）か
ら送出される書込み送信情報が、光スターカプラ30を介
して他の全てのMLM（の受信部）に同報転送されるもの
として説明したが、自MLM20ijを含む全てのMLMに同報転
送されるようにしてもよい。この場合、MLM20ijでは、
自身で送信して自身で受信した書込み送信情報をチェッ
クすることにより、この書込み送信情報が他の計算機の
MLMに正常に転送されたか否かを推測することができ、
書込み送信情報の再送を行うことが可能となる。また、
書込み送信情報にチェック用のビットを付加すること
で、同情報が正常に受信できたか否かを各MLMでチェッ
クできるようにし、エラー検出時には、自身のMLMへの
書込みを行わないようにすることも可能である。

［発明の効果］ 以上詳述したようにこの発明によれば、主記憶装置を
備えた単体の計算機から成る第１の基本単位、または主
記憶装置を備えた複数の計算機がこの主記憶装置とは異
なるアドレス空間を割当てられた共有メモリにより結合
された密結合複合計算機システムから成る第２の基本単
位のうち、この第２の基本単位を少なくとも１つ含む複
数の基本単位を設け、この複数の基本単位を疎結合した
構成とすることにより、通常の場合は、個々の基本単位
でそれぞれの処理を行い、もし、第２の基本単位内の１
つの計算機に障害が発生した場合には、この障害計算機
の処理を同じ基本単位内の別の計算機が速やかに引継ぐ
ことができ、或る基本単位全体に障害が発生した場合に
は、この障害基本単位と疎結合された他の基本単位の１
つが代替処理を行えるので、密結合型と疎結合型のそれ
ぞれの利点を持つ複合計算機システムを実現することが
できる。

また、この発明によれば、システム内の各計算機に、
主記憶装置とは異なるアドレス空間が割当てられ、その
一部が自計算機からのみ書込みが可能な固有の領域とな
っているメモリ装置（MLM）を付加し、各計算機から自
メモリ装置への書込み時に、その書込みデータおよびそ
の書込みアドレスが光結合手段を介して他の全ての計算
機のメモリ装置に共通に転送されて、システム内の全て
の計算機のメモリ装置の、その計算機に割当てられた領
域内の同一アドレスに同一データが書込まれる構成とす
ることにより、各計算機は、各計算機に固有の互いに独
立した書込み可領域の内容を自計算機が持つMLMにより
全て共有することができる。このため、各基本単位（内
の計算機）は、自身のメモリ装置により基本単位（内の
計算機）相互間のデータ送受を、疎結合でありながら高
速に行うことができる。同様の理由で、メモリ装置の障
害がシステム全体に波及する虞もない。即ち、この発明
によれば、耐障害性に優れ、計算機障害発生時には障害
計算機の機能を速やかに且つ効率的に代替できる複合計
算機システムを実現できる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る複合計算機システム
のブロック構成図、第２図は同実施例において計算機で
適用されるアドレス空間（システムアドレス空間）とM
M、MLM並びにSMに割当てられるアドレス空間の対応関
係、およびMLMに割当てられる計算機書込み可領域を説
明するための図、第３図は各MLMにおける計算機データ
の共有状態を説明するための図である。 10a,10n……基本単位、11a1,11a2,11n1,11n2……計算
機、12a1,12a2,12n1,12n2……MM（主記憶装置）、13a1,
13a2,13n1,13n2……システムバス、14a,14n……SM（共
有メモリ）、20a1,20a2,20n1,20n2……MLM（マルチ・リ
ンケージ・メモリ装置）、21a1,21a2,21n1,21n2……メ
モリ、22a1,22a2,22n1,22n2……送信部（Ｔ）、23a1,23
a2,23n1,23n2……受信部（Ｒ）、30……光スターカプ
ラ、41……システムアドレス空間、42……MMアドレス空
間、43……MLMアドレス空間、45ij……計算機＃ij書込
み可領域、45a1……計算機＃a1書込み可領域、45a2……
計算機＃a2書込み可領域、45n1……計算機＃n1書込み可
領域、45n2……計算機＃n2書込み可領域。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】主記憶装置を備えた単体の計算機から成る
   第１の基本単位、または主記憶装置を備えた複数の計算
   機がこの主記憶装置とは異なるアドレス空間を割当てら
   れた共有メモリにより結合された密結合複合計算機シス
   テムから成る第２の基本単位のうち、この第２の基本単
   位を少なくとも１つ含む複数の基本単位と、 この複数の基本単位を疎結合する疎結合手段とを具備
   し、 上記疎結合手段は、 上記各基本単位内の各計算機にそれぞれ付加されたメモ
   リ装置であって、上記主記憶装置および共有メモリとは
   異なるアドレス空間を割当てられ、自計算機からはその
   一部領域だけが書込み可能な自計算機に固有の領域とし
   て割当てられた記憶手段を持つメモリ装置と、上記各計
   算機からの自メモリ装置への書込み時に、その書込みデ
   ータをその書込みアドレスと共に他の全ての計算機のメ
   モリ装置に共通に転送することにより、システム内の全
   ての計算機のメモリ装置の記憶手段の、その計算機に割
   当てられた領域内の同一アドレスに同一データが書込ま
   れるようにするために上記各計算機のメモリ装置を結合
   する結合手段とを備えていることを特徴とする複合計算
   機システム。